KR880011660A - 다수의 에러 검출, 정정 방법 및 시스템 - Google Patents

다수의 에러 검출, 정정 방법 및 시스템 Download PDF

Info

Publication number
KR880011660A
KR880011660A KR1019880001444A KR880001444A KR880011660A KR 880011660 A KR880011660 A KR 880011660A KR 1019880001444 A KR1019880001444 A KR 1019880001444A KR 880001444 A KR880001444 A KR 880001444A KR 880011660 A KR880011660 A KR 880011660A
Authority
KR
South Korea
Prior art keywords
error
data
polynomial
input
outputs
Prior art date
Application number
KR1019880001444A
Other languages
English (en)
Inventor
레넨골츠 그리고리
Original Assignee
레넨골츠 그리고리
씨데라 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레넨골츠 그리고리, 씨데라 코포레이션 filed Critical 레넨골츠 그리고리
Publication of KR880011660A publication Critical patent/KR880011660A/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

내용 없음

Description

다수의 에러 검출·정정 방법 및 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 에러 검출 및 정정 시스템의 양호한 실시예의 계통도.
제3도는 제2도에 도시한 시스템 내에 포함된 정정 검증 발생기의 계통도.
제4도는 제2도에 도시한 시스템 내에 포함된 블록의 크기가 510바이트까지인 엔코더/나머지 발생기의 계통도.
제5도는 제2도에 도시한 시스템 내에 포함된 블록크기가 511에서 1275바이트까지인 엔코더/나머지 발생기.

Claims (20)

  1. 모다항식(x)=go(xh){여기서, h는 인터리빙도이고, go(x)는 (여기서, v=2m-1-2이고, α는 갤로이스 필드 GF(2m)의 원시원이다.)형태의 모다항식이다)를 갖고 있는 인터리이브-솔로몬 코드로 데이터로부터 다수의 검사 기호를 발생시키는 수단, 및 데이터에 검사 기호를 부가시키는 수단을 포함하는 것을 특징으로 하는 데이터 블록 엔코딩 방법.
  2. 데이터를 나타내는 신호를 수신하고, 코드워드를 나타내는 신호를 발생시키기 위한 시스템에 있어서, 데이터 신호를 수신하도록 접속된 한 셋트의 입력, 및 정정 검증 발생기 장치가 최소한 1개의 제1검사 신호를 나타내는 신호를 발생시키는 한셋트의 출력을 포함하는 정정 검증 발생기장치, 및 제1검사 기호 신호가 뒤따르는 데이터 신호를 수신하도록 접속된 한셋트의 입력 및 코드워드 신호를 발생시키는 한셋트의 출력을 포함하고, 데이터 및 제 1검사기호로부터 "데이타"로서 모다항식 g(x)=go(xh){여기서, h는 인터리빙도이고, g(x)는
    (여기서, v=2m-1-2이고 α는 갤로이스 필드GF(2m)의 원시원이다)현태의 보다항식이다}갖고 있는 인터리브리드-솔로문 코드로 다수의 제2검사기호를 발생시키고, 코드워드를 발생시키도록 제1 및 제2검사기호를 데이터에 부가시키시 위한 장치를 포함하는 엔토더/나머지 발생기 장치로 구성되는 것을 특징으로 하는 시스템.
  3. 제2항에 있어서, m=8이고, α가 GF(2)에 걸친 원시 다항식 x8+x6+x5+x4+1의 제곱근인 것을 특징으로 하는 시스템.
  4. 제2항에 있어서, 정정 검증 발생기 장치가 갤로이스 필드 GF(2m)에 걸친 모다항식 gv(x)-xp+1(여기서, p는 양의 정수이다)을 갖고 있는 코드로 제1검사 기호를 발생시키기 위한 장치를 포함하는 것을 특징으로 하는 시스템.
  5. 제4항에 있어서, p=2이고, m=8인 것을 특징으로 하는 시스템.
  6. 제4항에 있어서, 정정 검증 발생기 장치가 한셋트의 입력과 한셋트의 출력을 갖고 있고, 출력셋트중 대응 출력에 신호를 각각 선택적으로 결합시키기 위한 다수의 입력 게이트, 한셋트의 입력과 한셋트의 출력을 갖고 있고, 압력셋트에서 발생된 신호를 툴력 셋트중 대응 출력에 각각 선택적으로 결합시키시 위한 다수의 궤환 게이트, 한셋트의 입력과 한셋트의 출력을 갖고 있고, 입력셋트에서 발생된 신호를 출력셋트에 접속된 제2입력셋트, 및 궤한 게이트의 출력셋트에 접속된 한셋트의 입력셋트에 접속된 한셋트의 출력을 갖고 있는 반가산기, 및 궤환 게이트의 출력셋트레 접속된 한셋트의 입력과 반가산기의 제1입력셋트에 접속된 한셋트의 출력을 갖고 있는 쉬프트 레지스터 장치로 구성되는 것을 특징으로 하는 시스템.
  7. 제2항에 있어서, 엔코더/나머지 발생기 장치가, 한셋트의 입력과 한셋트의 출력을 갖고 있고, 출력셋트중 대응 출력에 데이타와 제1검사 기호신호를 각각 선택적으로 결합시키기 위한 다수의 입력 게이트, 한셋트의 입력과 한셋트의 출력을 갖고 있고, 입력셋트에서 발생된 신호를 출력셋트중 대응 출력에 각각 선택적으로 결합시키기 위한 다수의 궤환 게이트, 한셋트의 입력과 한셋트의 출력을 갖고 있고, 입력셋트에서 발생된 신호를 출력셋트중 대응 출력에 각각 선??적으로 결합시키기 위한 다수의 출력게이트, 입력게이트의 출력 셋트에 접속된 제1입력 셋트, 제2입력셋트, 및 출력게이트의 입력셋트와 궤환게이트의 입력 셋트에 접속된 한셋트의 출력을 갖고 있는 제1반가산기, 제1입력셋트, 제2입력셋트, 및 한셋트의 출력을 갖고 있는 제2반가산기, 제1입력셋트, 제2입력셋트 및 한셋트의 출력을 갖고 있는 제3반가산기, 제1입력셋트, 제2입력셋트, 및 한 셋트의 출력을 갖고 있는 제4반가산기, 궤환게이트의 출력셋트에 접속된 한셋트의 입력, 및 제4반가산디의 제1입력셋트와 제2반가산기의 제1입력 셋트에 접속된 한셋트의 출력기를 갖고 있는 제1조합회로?? 궤환게이트의 출력셋트에 접속된 한셋트의 입력, 및 제3반가산기의 제1입력셋트에 접속된 한셋트의 출력을 갖고 있는 제2조합회로, 제2반가산기의 출력셋트에 접속된 한 셋트의 입력, 및 제1반가산기의 제2입력셋트에 접속된 한셋트의 출력을 갖고 있는 제1쉬프트레지스터 장치, 제3반가산기의 출력셋트에 접속된 한셋트의 입력, 및 제2반가산기의 제2입력셋트에 접속된 한셋트의 출력을 갖조 있는 제2쉬프트레지스터 장치, 제4반가산기의 출력 셋트에 접속된 한셋트의 입력, 및 제3반가산기의 제2입력 셋트에 접속된 한셋트의 출력을 갖고 있는 제3쉬프트레지스터 장치, 및 제1반가산기의 출력셋트에 접속된 한셋트의 입력, 및 제4반사간시의 제2입력 셋트에 접속된 한셋트의 출력을 갖고 있는 제4쉬프트 레지스터 장치로 구성되는 것을 특징으로 하는 시스템.
  8. 제7항에 있어서, 엔코더/나머지 발생기 장치가 데이터, 갤로이스필드 GF(2)에 걸친 모다항식gv(x)=xp+1(여기서 p눈 양의 정수이다)을 갖고 있는 코드로 데이터로부터 발생된 제1검사 기호, 및 데이터와 제1검사기호로부터 "데이타"로서 모다항식 g(x)=go(xh)[여기서, h는 인터리빙도이고, (여기서 v=2m-1-2)이고, α는 갤로이스 필드 GF(2m)의 원시원이가)이다]를 갖고 있는 인터리브리드-솔로몬 코드로 발생된 제2검사기호를 포함하는 코드 워드를 나타내는 신호를 수신하고?? 출력게이트의 입력셋트에 접속된 한셋트의 입력, 및 출력을 갖고 있고, 코드워드내의 에러의 존재를 표시하는 신호를 에러 검출기 출력에서 발생시키기 위한 에러검출기를 포함하는 것을 특징으로 하는 시스템.
  9. 제7항에 있어서, 제4쉬프트레지스터 장치가 h개의 직렬접속단(x0,xl…, 및 xN-1)를 갖고 있고, 제3쉬프트 레지스터 장치가 h개의 직력접속단(xh, xh-1,…,x2h-1)을 갖고 있으며, 제2쉬프트레지스터 장치가 h개의 직렬접속단(x2h, x3h+1,… 및 x4h-1)을 갖고 있고, 있으며, h가 1보다 큰 것을 특징으로 하는 시스템.
  10. 제7항에 있어서, 제1조합 장치가 겔로이스 필드GF(2m)내에서 αa에 의한 승산을 수행하기 위한 장치를 사용하는 것을 특징으로 하는 시스템.
  11. 제7항에 있어서, 제2조합 회로가 갤로이스 필드 GF(2h)내에서 αb에 의한 승산을 수행하기 위한 장치를 사용하는 것을 특징으로 하는 시스템.
  12. 데이터 및 최소한 일부분의 모다항식 g(x)=go(xh)[h는 인터리빙도이고,여기서, v=2m-1-2이고, α는 갤로이스 필드 GF(2m)의 원시원이다)이다]를 갖고 있는 인터리브 리드-솔로몬 코드로 최소한 데이터로부터 발생된 검사기호를 포함하는 코드워드내의 에러를 정정하기 위한 시스템에 있어서, 코드워드의 데이터부를 수신하도록 접속되고, 선정된 주기동안 데이터를 격납시키기 위한 데이터버퍼장치 코드워드를 수신하도록 접속되고, 모다항식으로 나머지를 발생시키기 위해 다수의 쉬프트 레지스터단(x0,x1,…, 및 x4-1)을 갖고 있는 쉬프트 레지스터 장치를 포함하는 엔코더/나머지 발생기 장치, I번째 반속(여기서, i=1,2… 및 h)을 포함하는 정정처리의 h회 반복을 계수하고, 정정처리를 종료시키기 위한 신호를 발생시키기 위한 정정 반복 계수기 장치, 엔코더/나머지 발생기 장치의 xi-1번째, xi-1+h번째, xi-1+2h번째 및 xi-1+3h번째단의 쉬프트레지스터 장치의 내용을 I번째 반복시에 수신하도록 엔코더/나머지 발생기 장치에 접속되고 다항식(여기서 S0,S1,S2, 및 S3는 정정 처리의 I번째 반복시에 엔코더/나머지 발생기 장치의 쉬프트 레지스터 장치의 xi-1, xi-1+h, xi-1+2h, 및 xi-1+3h번째단의 내용과 동일하다)로부터 4개의 신드롬(여기서 J=1,2,3 및 4)를 계산하기 위한 신드롬 계산기장치, 신드롬을 수신하기 위해 신드롬 계산디 장치에 접속되고, 에러위치 다항식
    를 계산하기 위한 에러위치 다항식 계산기 장치, 에러위치 다항식을 수신하기 위해 에러위치 다항식 계산기 장치에 접속되고, 관련된 에러위치를 계산하기 위해 에러위치 다항식의 최소한 한 개의 제곱근 X1을 계산하기 위한 에러위치 계산기 장치, 신드롬 계산기 장치와 에러위치 계산기 장치에 접속되고, 에러위치에 관련된 에러값을 계산하기 위한 에러값 계산기 장치, 및 데이터 버퍼 장치와 에러값 계산기 장치에 접속되고, 데이터내의 에러 위치에서의 에러값을 정정하기 위한 반가산기 장치로 구성되는 것을 특징으로 하는 시스템.
  13. 제12항에 있어서, 에러위치 계산기 장치가 방정식 X2=X11에 의해 에러위치 다항식의 제곱근 X2을 계산하는 것을 특징으로 하는 시스템.
  14. 제12항에 있어서, 엔코더/나머지 발생기 장치가 신호에 응답하고, 쉬프트레지스터단내의 내머지를 쉬프트시키도록 동작하고, 엔코더/나머지 발생기 장치와 신드롬 계산기 장치에 접속되고, 선정된 기간 동안 나머지를 수신하여 저장하기 위한 나머지 버퍼장치, 및 엔코더/나머지 발생기 장치와 반가산기 장치에 접속되고, Xh내지 X2h-1단들중 최소한 1개의 단내의 비 제로값을 검출하고, X0내지 S2h-1단들중 최소한 1개의 단내의 값이 비제로일 때 엔코더/나머지 발생기 장치가 나머지를 쉬프트시키도록 엔코더/나머지 발생기 장치쉬프팅 신호를 발생시키며, 모든 X0내지 X2h-1단들 내의 값이 0일 때 X4h-1내지 X2h단들의 내용을 단일 연속 패턴으로서 수신하고, 나머지가 쉬프트 레지스터단들내에서 쉬프트되는 횟수의 계수를 발생시키며, 이 계수부터 연속 위치를 발생시키며, 나머지가 선정된 횟수만큼 쉬프트된 때를 표시하는 신호를 발생시키기 위한 에러 트램필 정정 유니트 장치로 구성되는 것을 특징으로 하는 시스템.
  15. 데이터, 최소한 일부분이 갤로이스 필드 GF(2m)에 걸친 모다항식 gv(x)=xp+1(여기서 p는 양의 정수이다)를 갖고 있는 코드에 의해 발생된 검사 기호의 제1그루브 데이터와 "데이타"로서 모다항식 g(x)=go(xh){여기서 h는 인터리빙도이고,
    (여기서, v=2m-1-2이고 α는 갤로이스 필드 GF(2m)의 원시원이다)이다를 갖고 있는 인터리브리드-솔로몬 코드로 검사기호의 제1그룹으로부터 발생된 검사 기호의 제2그룹을 포함하는 코드워드내의 에러를 정정하기 위한 시스템에 있어서, 코드워드내의 데이타 및 검사기호의 제1그룹을 수신하도록 접속되고, 최소한 1개의 바이트를 포함하는 제1나머지를 모다항식 gv(x)를 갖고 있는 코드워드로부터 발생시키기 위한 정정 검증 발생기 장치, 코드워드를 수신하도록 접속되고, 모다항식 g(x)로 제2나머지를 발생하기 위한 다수의 쉬프트 레지스터단(x0,x1,… 및 x4h-1)을 갖고 있는 쉬프트 레지스터 장치를 포함하는 엔코더/나머지 발생기 장치, 코드워드의 데이터를 수신하도록 접속되고, 선정된 기간동안 데이터를 격납시키기 위한 데이터 버퍼장치,i번째 반복(여기서, j=1,2,…,h)을 포함하는 정정처리의 h회 반복을 계수하고, 정정처리를 종료시키기 위한 신호를 발생시키기 위한 정정 반복계수기장치, 엔코더/나머지 방생기 장치의 쉬프트레지스터 장치의 xi-1번째, xi-1+h번째, xi-1+2h번째 및 xi-1+3h번째단의 내용을 매 반복시에 수신하도록 엔코더/나머지 발생기 장치에 접속되고, 다항식
    (여기서, S0,S1,S2및 S3은 정정 처리의 i번째 반복시에 엔코더/나머지 발생기 장치의 쉬프트 레지스터 장치의 Xi-1, Xi-1+h단의 내용과 각각 동일하다)로부터 4개의 신드롬(여기서, J=1,2,3 및 4)를 계산하기 위한 에러위치 다항식계산기 장치, 에러위치 다항식을 수신하도록 에러위치 다항식 σ(x)=X22(x)+σ1(여기서 σ1=S1S2+S0S3/Δ, σ1=(S1S3+S2 2)/Δ, 및 Δ=S2 1+S0S2)를 계산하기 위한 에러위치 다항식 계산기 장치, 에러위치 다항식을 수신하도록 에러위치 다항식 계산기 장치에 접속되고, 관련된 에러위치를 계산하기 위해 에러위치 다항식의 최소한 1개의 제곱근 X1을 계산하기 위한 에러위치 계산기 장치, 데이터 버퍼장치와 에러값 계산디 장치에 접속되고?? 데이터내의 에러위피에서의 에러값을 계산하기 위한 반가산기장치 및 에러값이 데이터 및 제1검사기호를 포함하는 코드원드로부터 계산된때 에러값을 수신하돌고 에러값 계산기 장치에 접속되고, 제1나머지 바이트를 수신하도록 정정 검증 발생기 장치에 접속되며, 2진 순차를 격납시키고, 격납된 2진 순차를 에러값과, XOR시키며, 격납 2진순서를 XOR의 결과로 대체시키고, 격납된 XOR결과를 제1나머지 바이트와 비교하며, 격납된 XOR결과가 제1나머지 바이트와 상이할때를 표시하는 신호를 발생시키는 정정 검증 유니트 장치로 구성되는 것을 특징으로 하는 시스템.
  16. 데이터 및 최소한 일부분이 모다항식 g(x)=go(xh){여기서, h는 인터리빙도이도,(여기서 v=2m-1-2이고, α는 갤로이스 필드 GF(2m)의 원시이다)이다}를 갖고 있는 인터리브 리드-솔로몬 코드로 최소한 데이터로부터 발생되는 검사기호를 포함하는 코드워내의 에러를 정정하기 위한 시스템에 있어서, 코드워드의 데이터부를 수신하도록 접속되고, 모다항식으로 나머지를 발생시키기 위해 다수의 쉬프트 레지스터단(X0,X1, …,X4h-1)을 갖고 있는 쉬프트레지스터 장치를 포함하며, 신호에 응답하고 쉬프트 레지스터단내의 나머지를 쉬프트시키도록 동작하는 엔코더/나머지 발생기 장치 ; 엔코더/나머지 발생기 장치에 접속되고, 나머지를 수신하여 격납시키기 위한 나머지 버퍼장치 ; I번째 반복 (여기서 I=1,2,…,h를 포함하는 정정처리의 h회 반복을 계수하고 정정 처리를 종료시키기 위한 신호를 발생시키기 위한 정정 반속계수기 장치, 나머지 버퍼장치내에 격납된 엔코더/나머지 발생기 장치의 쉬프트 레지스터 장치의 Xi-1번째, Xi-1+h번째, Xh-1+2h번째 및 Xi-1+3h번째단의 내용을 매 반복시에 수신하도록 나머지 버퍼장치에 접속되고, 다항 식 S(X)=S3X3+S2X2+S1x+S0+S5(여기서 S0,S1,S2및 S3는 정정처리의 I번째 반복시의 엔코더/나머지 발생기 장치의 쉬프트 레지스터 장치의 Xi-1, Xi-1+h, Xi-1+2h및 Xi-1+3h단의 내용과 각각 동일하다)}로부터 4개의 신드롬 Sj=S(αv+j)/α4(v+j){여기서 j=1,2,3 및 4를 계산하기 위한 신드롬 계산기장치, 신드롬을 수신하도록 신드롬 계산기 장치에 접속되고, 에러위치 다항식 σ(x)=x21x+σ2(여기서 σ1=(S1S2+S0S3)/Δ, σ2=8S1S3+S2 2)/Δ 및 Δ=S2 1+S0S2)를 계산하기 위한 에러위치 다항식 계산기 장치, 에러위지 다항식을 수신하도록 에러 위치 다항식 계산기 장치에 접속되고 관련된 에러위치를 계산하기 위해 에러위치 다항식의 최소한 1개의 제곱근 X1을 계산하기 위한 에러위치 계산기 장치, 신드롬 계산기 장치와 에러위치 계산기 장치에 접속되고, 에러위치에 관련된 에러값을 계산하기 에러값 계산기 장치, 및 엔코더/나머지 발생기 장치와 반가산기 장치와 반가산기 장치에 접속되고, X0내지 X2h-1단들중 최소한 한 개의 단내의 비제로값을 검출하고, X0내지 X2h-1단들중 최소한 1개의 단내의 값이 비제로일 때 엔코더/나머지 발생기 장치가 나머지를 쉬프트시키도록 엔코더/나머지 발생기 장치쉬프팅 신호를 발생시키며, 모든 X0내지 X2h-1단내의 값이 0일 때 X4h-1내지 X2h단의 내용을 단일 연속 패턴으로서 수신하고, 나머지가 쉬프트 레지스터단내로 쉬프트되는 횟수의 계수를 발생시키며, 이 계수로부터 연속 위치를 발생시키고, 나머지다 선정된 횟수만큼 쉬프트된 때를 표시하는 신호를 발생시키기 위한 에르트랩핑 정정 유니트장치를 포함하는 펌웨어 정정 유니트 장치 ; 및 데이터 버퍼장치, 에러트랩핑 정정 유니트 장치, 및 에러값 계산기 장치에 접속되고, 데이터내의 에러위치에서의 에러값을 정정하기 위한 반가산기 장치로 구성되는 것을 특징으로 하는 시스템.
  17. 갤로이스 필드 GF(2m)에 걸쳐 환산 불가능하고 갤로이스 필드 GF(2m)로부터의 기호를 갖고 있는 (22m-1)-(2m-1)과 동일한 주기를 갖고 있는 모다항식 gd(X)=x2+ax+1을 갖고 있는 해밍 코드로 데이타로부터 다수의 검사기호를 발생시키는 수단, 및 코드워드의 검사 기호를 부가시키는 수단을 포함하는 것을 특징으로 하는 데이터 블록 엔코딩방법.
  18. 제17항에 있어서, m=8이고, a=α9(여기서 α는 GF(2)에 걸친 원시 다항식 X8+X6+X5+X4+1의 제곱근이다)인 것을 특징으로 하는 방법.
  19. 데이터 및 갤로이스 필드GF(2)에 걸쳐 환산불가능하고 (22m-1)/(2m-1)과 동일한 주기를 갖고 있는 모다항식 gd(x)=x+ax+1로 데이터로부터 발생되는 검사 기호를 포함하는 코드워드내의 에러를 검출하기 위한 시스템에 있어서, 한셋트의 입력과 한셋트의 출력을 갖고 있고, 출력셋트들 중 대응 출력에 외부 발생된 신호를 각각 선택적으로 결합시키기 위한 다수의 입력게이트, 한셋트의 입력과 한셋트의 출력을 갖고 있고, 출력셋트들 중 대응 출력에 입력셋트에서 발생된 신호를 각각 선택적으로 결합시키기 위한 다수의 궤환게이트, 한셋트의 입력과 한셋트의 출력을 갖고 있고, 출력셋트들 중 대응 출력에 입력 게이트에서 발생된 신호를 각각 선택적으로 결합시키기위한 다수의 출력게이트, 입력게이트의 출력 셋트에 접속된 제1입력셋트, 제2입력셋트 및 궤환 게이트의 입력셋트와 출력게이트의 입력셋트에 접속된 한셋트의 출력을 갖고 있는 제1반가산기, 제1입력셋트, 제2입력셋트, 및 한셋트의 출력을 갖고 있는 제2반가산기, 궤환게이트의 츨력셋트에 접속된 한셋트의 입력과 제2반가산기의 제1입력셋트에 접속된 한셋트의 출력을 갖고 있는 조합회로, 제2반가산기의 출력셋트에 접속된 한셋트의 입력과 제1반가산기의 제2입력셋트에 접속된 한셋트의 출력을 갖고 있는 제1쉬프트 레지스터 장치, 및 제1반가산기의 출력셋트에 접속된 한셋트의 입력과 제2반가산기의 제2입력셋트에 접속된 한셋트의 출력을 갖고 있는 제2쉬프트레지스터 장치를 포함하는 엔코더/나머지 발생기 및 출력게이트의 입력셋트에 접속된 에러검출기로 구성되는 것을 특징으로 하는 시스템.
  20. 제19항에 있어서, 조합회로가 갤로이스 필드 GF(2m)내의 α에 의한 승산을 수행하기 위한 장치를 사용하는 것을 특징으로 하는 시스템.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880001444A 1987-03-16 1988-02-13 다수의 에러 검출, 정정 방법 및 시스템 KR880011660A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US025,978 1987-03-16
US07/025,978 US4782490A (en) 1987-03-16 1987-03-16 Method and a system for multiple error detection and correction

Publications (1)

Publication Number Publication Date
KR880011660A true KR880011660A (ko) 1988-10-29

Family

ID=21829127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880001444A KR880011660A (ko) 1987-03-16 1988-02-13 다수의 에러 검출, 정정 방법 및 시스템

Country Status (3)

Country Link
US (1) US4782490A (ko)
JP (1) JPS63244935A (ko)
KR (1) KR880011660A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335482B1 (ko) * 1994-08-17 2002-11-27 삼성전자 주식회사 에러정정시스템

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916702A (en) * 1988-06-17 1990-04-10 Cyclotomics, Inc. Elongated burst trapping
CA2019351A1 (en) * 1989-07-06 1991-01-06 Francis H. Reiff Fault tolerant memory
US5170399A (en) * 1989-08-30 1992-12-08 Idaho Research Foundation, Inc. Reed-Solomon Euclid algorithm decoder having a process configurable Euclid stack
US5224106A (en) * 1990-05-09 1993-06-29 Digital Equipment Corporation Multi-level error correction system
US5241546A (en) * 1991-02-01 1993-08-31 Quantum Corporation On-the-fly error correction with embedded digital controller
US5291496A (en) * 1990-10-18 1994-03-01 The United States Of America As Represented By The United States Department Of Energy Fault-tolerant corrector/detector chip for high-speed data processing
US5280488A (en) * 1990-11-08 1994-01-18 Neal Glover Reed-Solomon code system employing k-bit serial techniques for encoding and burst error trapping
US5267248A (en) * 1990-12-24 1993-11-30 Eastman Kodak Company Method and apparatus for selecting an optimum error correction routine
US5422895A (en) * 1992-01-09 1995-06-06 Quantum Corporation Cross-checking for on-the-fly Reed Solomon error correction code
US5373511A (en) * 1992-05-04 1994-12-13 Motorola, Inc. Method for decoding a reed solomon encoded signal with inner code and apparatus for doing same
EP0571096B1 (en) * 1992-05-18 1999-06-23 Canon Kabushiki Kaisha Data processing apparatus
US5377207A (en) * 1992-09-03 1994-12-27 The United States Of America As Represented By The United States National Aeronautics And Space Administration Mappings between codewords of two distinct (N,K) Reed-Solomon codes over GF (2J)
US5465260A (en) * 1993-11-04 1995-11-07 Cirrus Logic, Inc. Dual purpose cyclic redundancy check
US5629949A (en) * 1993-09-21 1997-05-13 Cirrus Logic, Inc. Error correction verification method and apparatus using CRC check remainders
US5473620A (en) * 1993-09-21 1995-12-05 Cirrus Logic, Inc. Programmable redundancy/syndrome generator
US5602857A (en) * 1993-09-21 1997-02-11 Cirrus Logic, Inc. Error correction method and apparatus
EP0729611B1 (en) * 1993-11-04 2000-06-07 Cirrus Logic, Inc. Reed-solomon decoder
EP0727068A4 (en) * 1993-11-04 1999-06-02 Cirrus Logic Inc ERROR PACKET CORRECTOR
US5699368A (en) * 1994-03-25 1997-12-16 Mitsubishi Denki Kabushiki Kaisha Error-correcting encoder, error-correcting decoder, and data transmitting system with error-correcting codes
US5912905A (en) * 1994-03-25 1999-06-15 Mitsubishi Denki Kabushiki Kaisha Error-correcting encoder, error-correcting decoder and data transmitting system with error-correcting codes
JP3328093B2 (ja) * 1994-07-12 2002-09-24 三菱電機株式会社 エラー訂正装置
US5592498A (en) * 1994-09-16 1997-01-07 Cirrus Logic, Inc. CRC/EDC checker system
US6125469A (en) * 1994-10-18 2000-09-26 Cirrus Logic, Inc. Error correction method and apparatus
JP3234130B2 (ja) * 1995-05-30 2001-12-04 三菱電機株式会社 誤り訂正符号復号化方法およびこの方法を用いる回路
US6012839A (en) * 1995-06-30 2000-01-11 Quantum Corporation Method and apparatus to protect data within a disk drive buffer
US5727003A (en) * 1995-07-03 1998-03-10 Cirrus Logic, Inc. Method and apparatus for flash burst error correction
US5787099A (en) * 1995-10-12 1998-07-28 Adaptec, Inc. System and method for encoding and decoding data using numerical computations in galois fields
US5889792A (en) * 1996-10-01 1999-03-30 Intel Corporation Method and apparatus for generating syndromes associated with a block of data that employs re-encoding the block of data
US5754565A (en) * 1996-10-15 1998-05-19 Quantum Corporation Reconstruction of syndromes for bi-level on-the-fly error correction in disk drive systems
GB2324445B (en) * 1997-04-17 2002-08-21 United Microelectronics Corp Error correction and detection system for mass storage controller
US6209115B1 (en) 1997-08-13 2001-03-27 T. K. Truong Reed-Solomon decoder and VLSI implementation thereof
KR100256250B1 (ko) * 1997-08-30 2000-05-15 김영환 직렬화된 리드 솔리몬 복호장치
US6484192B1 (en) * 1998-01-29 2002-11-19 Toyo Communication Equipment Co., Ltd. Root finding method and root finding circuit of quadratic polynomial over finite field
US5939693A (en) * 1998-02-02 1999-08-17 Motorola Inc. Polynomial calculator device, and method therefor
US6061824A (en) * 1998-03-05 2000-05-09 Quantum Corporation Pipelined error correction for minimizing disk re-reading in hard drives
US6148430A (en) * 1998-05-15 2000-11-14 Quantum Corporation Encoding apparatus for RAID-6 system and tape drives
JP2000004169A (ja) * 1998-06-15 2000-01-07 Ricoh Co Ltd Crc演算方法及びcrc演算回路
US6449746B1 (en) 1998-08-17 2002-09-10 T. K. Truong Decoding method for correcting both erasures and errors of reed-solomon codes
US6438724B1 (en) 1999-03-16 2002-08-20 International Business Machines Corporation Method and apparatus for deterministically altering cyclic redundancy check information for data storage
US6446234B1 (en) 1999-03-16 2002-09-03 International Business Machines Corporation Method and apparatus for updating cyclic redundancy check information for data storage
US6519736B1 (en) * 1999-11-30 2003-02-11 International Business Machines Corporation Generating special uncorrectable error codes for failure isolation
EP1146650A1 (en) * 2000-04-10 2001-10-17 Hewlett-Packard Company, A Delaware Corporation Error detection for data storage and transmission
US7228467B2 (en) * 2003-10-10 2007-06-05 Quantum Corporation Correcting data having more data blocks with errors than redundancy blocks
US7426676B2 (en) * 2004-01-14 2008-09-16 Broadcom Corporation Data retrieval from a storage device using a combined error correction and detection approach
US7555701B2 (en) * 2004-11-04 2009-06-30 Adaptec, Inc. Method and system for recovering from multiple drive failures
US7219289B2 (en) * 2005-03-15 2007-05-15 Tandberg Data Corporation Multiply redundant raid system and XOR-efficient method and apparatus for implementing the same
US7543007B2 (en) * 2005-08-22 2009-06-02 Sun Microsystems, Inc. Residue-based error detection for a shift operation
US7624333B2 (en) * 2005-09-29 2009-11-24 Agere Systems Inc. Method and apparatus for N+1 packet level mesh protection
US7506226B2 (en) * 2006-05-23 2009-03-17 Micron Technology, Inc. System and method for more efficiently using error correction codes to facilitate memory device testing
JP4891704B2 (ja) * 2006-08-28 2012-03-07 株式会社東芝 半導体記憶装置
US8127209B1 (en) * 2007-07-30 2012-02-28 Marvell International Ltd. QC-LDPC decoder with list-syndrome decoding
US8799742B1 (en) 2007-07-30 2014-08-05 Marvell International Ltd. QC-LDPC decoder with list-syndrome decoding
US8196016B1 (en) * 2007-12-05 2012-06-05 Aquantia Corporation Trapping set decoding for transmission frames
US8458560B2 (en) * 2008-01-22 2013-06-04 Ciena Corporation Systems and methods for efficient parallel implementation of burst error correction codes
EP2096884A1 (en) 2008-02-29 2009-09-02 Koninklijke KPN N.V. Telecommunications network and method for time-based network access
JP5259343B2 (ja) * 2008-10-31 2013-08-07 株式会社東芝 メモリ装置
US8347195B1 (en) 2009-01-22 2013-01-01 Marvell International Ltd. Systems and methods for near-codeword detection and correction on the fly
US8291259B2 (en) * 2009-04-15 2012-10-16 International Business Machines Corporation Delete of cache line with correctable error
US9032277B1 (en) * 2011-11-28 2015-05-12 Altera Corporation Parallel low and asymmetric rate Reed Solomon coding
CN104022784B (zh) * 2013-02-28 2017-08-29 国际商业机器公司 纠正突发错误的解码方法、解码设备和解码器
KR102706725B1 (ko) * 2018-07-03 2024-09-19 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이의 동작 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142174A (en) * 1977-08-15 1979-02-27 International Business Machines Corporation High speed decoding of Reed-Solomon codes
US4360916A (en) * 1979-12-31 1982-11-23 Ncr Canada Ltd.-Ncr Canada Ltee. Method and apparatus for providing for two bits-error detection and correction
US4413339A (en) * 1981-06-24 1983-11-01 Digital Equipment Corporation Multiple error detecting and correcting system employing Reed-Solomon codes
US4630271A (en) * 1983-01-20 1986-12-16 Nippon Hoso Kyokai Error correction method and apparatus for data broadcasting system
US4597083A (en) * 1984-04-06 1986-06-24 Ampex Corporation Error detection and correction in digital communication systems
US4649541A (en) * 1984-11-21 1987-03-10 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Reed-Solomon decoder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335482B1 (ko) * 1994-08-17 2002-11-27 삼성전자 주식회사 에러정정시스템

Also Published As

Publication number Publication date
JPS63244935A (ja) 1988-10-12
US4782490A (en) 1988-11-01

Similar Documents

Publication Publication Date Title
KR880011660A (ko) 다수의 에러 검출, 정정 방법 및 시스템
US4928280A (en) Fast processor for multi-bit error correction codes
US5440570A (en) Real-time binary BCH decoder
US5367544A (en) Data stream frame synchronisation
US4504948A (en) Syndrome processing unit for multibyte error correcting systems
JPH0389631A (ja) 符号語の復号方法および装置
US4994993A (en) System for detecting and correcting errors generated by arithmetic logic units
US20190132006A1 (en) Determination and use of byte error position signals
Arazi A commonsense approach to the theory of error correcting codes
CN1095122C (zh) 差错定位多项式高速计算电路
KR850003648A (ko) 순해부호의 복호화 방법 및 장치(decoding method and. apparatus for cyclic codes)
EP0723342B1 (en) Error correction apparatus
KR100281946B1 (ko) 신드롬 계산 장치
EP0661841A2 (en) Parity and syndrome generation for error and correction in digital communication systems
CN1167373A (zh) 用在里德-所罗门解码器中的多项式求值器
US6728052B2 (en) Recording/reproducing apparatus, error correcting coding method and information recording method
JP2691973B2 (ja) 単一誤り訂正および多重誤り検出bch符号の復号装置
JP2585361B2 (ja) リ−ド・ソロモン符号の誤り位置と誤りパタ−ンの抽出装置
KR100246342B1 (ko) 리드솔로몬오류수정장치
KR930000220B1 (ko) 리드-솔로몬 코드의 에러위치 정정시스템
GB2324391A (en) Error decoding for Reed-Solomon codes
KR900000670Y1 (ko) 리드-솔로몬 엔코오더의 코오드워드 발생회로
JPH0133055B2 (ko)
SU512589A1 (ru) Устройство дл исправлени ошибок в информации, закодированной циклическим кодом
JPH0430618B2 (ko)

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid