KR850003648A - 순해부호의 복호화 방법 및 장치(decoding method and. apparatus for cyclic codes) - Google Patents

순해부호의 복호화 방법 및 장치(decoding method and. apparatus for cyclic codes) Download PDF

Info

Publication number
KR850003648A
KR850003648A KR1019840007045A KR840007045A KR850003648A KR 850003648 A KR850003648 A KR 850003648A KR 1019840007045 A KR1019840007045 A KR 1019840007045A KR 840007045 A KR840007045 A KR 840007045A KR 850003648 A KR850003648 A KR 850003648A
Authority
KR
South Korea
Prior art keywords
feedback
shift register
seat
feedback shift
shift registers
Prior art date
Application number
KR1019840007045A
Other languages
English (en)
Other versions
KR890004677B1 (ko
Inventor
가즈히고 이와자기 (외 2)
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP58210855A external-priority patent/JPS60105055A/ja
Priority claimed from JP59104541A external-priority patent/JPS60249432A/ja
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR850003648A publication Critical patent/KR850003648A/ko
Application granted granted Critical
Publication of KR890004677B1 publication Critical patent/KR890004677B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/17Burst error correction, e.g. error trapping, Fire codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Error Detection And Correction (AREA)

Abstract

내용 없음

Description

순해부호의 복호화 방법 및 장치(DECODING METHOD AND. APPARATUS FOR CYCLIC CODES)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 사용되는 순회 부호(巡回符號)의 복호화 회로도. 제2도는 본 발명에 따른 실시의 제어 회로도. 제3도는 제3도 회로의 타이밍(timing)도표.

Claims (7)

  1. 생성 다항식(여기서 Pi(x)는 mi-차 기약 다항식이다)에 의하여 생성되고, (xc+1)항과 Pi(x)항에 대응하는 0번째에서 ℓ번째까지의 궤환 자리 이동 레지스터와, 상기 0번째에서 ℓ번째까지의 궤환자리이동 레지스터들의 소정의 낮은 차수 비트들이 일치하였는가를 검출하고, 또한 높은 차수의 비트들은 모두 0인 조건에 일치하였는가를 검출하는 일치 회로와, 상기 소정의 낮은 차수 비트들의 수는 최소한 상기 궤환 자리이동 레지스터의 비트(c,m1,m2,…m1)들 중의 하나이며, 그의 출력단자가 그의 입력단자에 접속된 상기 0 번째의 궤환 자리이동 레지스터와, 각각 그의 출력단자가 그의 입력단자에 접속되어 있고, 또한 관련된 기약 다항식에 의하여 결정되는 단들 사이에 설치되어서 각각 관련된 궤환 자리이동 레지스터의 출력을 한쪽의 입력단자에 받아들이는 엑스클루시브 OR 게이트를 포함하는 순회부호의 복호기를 하기 위한 장치에서 상기 0번째에서 ℓ 번째까지의 궤환 자리이동 레지스터들중에서 적어도 하나의 자리이동 레지스터를 소정의 회수만큼 자리이동 시키고, 또한 상기 소정의 회수만큼 시프트가 된 다음 상기 일치회로가 일치가 되었음을 검출할 때까지 상기 0번째에서 ℓ번째까지의 궤환 자리이동 레지스터를 동시에 자리이동시키는 과정에 의하여 상기 일치회로가 일치가 되었음을 검출할 때까지 상기 0번째에서 ℓ번째까지의 궤환 자리이동 레지스터를 자리이동 시키는 것에 의하여 버스트 오차를 정정하게 하는 것을 특징으로 하는 순회 부호의 복호화 방법.
  2. 생성 다항식(여기서 Pi(x)는 mi-차 기약 다항식이다)에 의하여 생성된 순회부호를 복호화하는 장치에서, (xc+1)항과 Pi(x)항에 대응하는 0 번째에서 ℓ번째까지의 궤환자리이동 레지스터와, 그의 출력단자가 그의 입력단자에 접속된 상기 0번째의 궤환 자리이동레지스터와, 또 각각 그의 출력단자가 그의 입력단자에 접속되고 또한 관련된 기약 다항식에 의하여 결정된 단들 사이에 설치되어서 관련된 궤환 자리이동 레지스터의 출력을 그의 한쪽의 입력으로 받아들이는 엑스클루시브 OR 게이트와 , 또한 상기 0번째에서 ℓ 번째 까지의 궤환 자리이동 레지스터들의 소정의 낮은 차수 비트들이 일치 하였는가를 검출하고, 또한 높은 차수의 비트들은 모두 0인 조건에 일치하였는가를 검출하는 일치회로, 이 소정의 낮은 차수 비트들의 수는 최소한 상기 궤환 자리이동 레지스터의 비트 (c,m1,m2,…m1)들중의 하나이다. 그리고 또, 상기 0번째에서 ℓ번째까지의 궤환 자리이동 레지스터들 중의 적어도 하나의 자리 이동레지스터를 소정의 회수만큼 자리이동시키기 위한 제1제어회로와, 그리고 또, 상기 제1제어회로에 의하여 소정의 회수만큼 자리이동을 시킨다음 상기 0번째에서 ℓ번째까지의 궤환 자리이동 레지스터를 상기 일치회로가 일치되었음을 검출할 때 까지 동시에 자리이동 시키기 위한 제2 제어 회로에 의하여 구성되는 것을 특징으로 하는 순회 부호를 복호화하는 장치.
  3. 생성 다항식 G(x)=P(x), (xc+1)에 의하여 생성된 파이어코드를 복호화하는 방법에서 복호화하고자 하는 입력코드 F(x)를 각각 P(x)와 (xc+1)로 나누었을 때의 나머지들을 각각 곱수 xj와 xp+j를 곱하여서 다항식 Rp(x)와 Rc(x)를 생성하는 과정과 , 그리고 오차의 위치정보로서 다항식 Rp(x)와 Rc(x)가 같아지게 하는 정수 j의 선정 과정: Rp(x)=xr+j. F*(x)(모듈 P(x)) Rc(x)=xw+j. F(x)(모듈 xc+1)
    여기서 r와 w는 정수이다.
    w-r=e. t-c. k e.t≤e.c-g c.k≤e.c-g t=0,1,…c k=0,1,…e t와 k는 동시에 0이 되지 않는다.
    e는 P(x)의 주기이다. g는 입력코드 F*(x)의 차수보다 큰 것이다.
    이상과 같은 과정에 의하여 이루어지는 것을 특징으로 하는 파이어 코드의 복호화 방법.
  4. 상기의 j는(모듈 c)인 것을 특징으로 하는 특허청구 범위 제3항 기재의 파이어 코드의 복호화 방법.
  5. 상기 w와 j 가 각각 w=(c-p). e-g(모듈 c) r=(p+w)인 것을 특징으로 하는 특허청구 범위 제3항 기재의 파이어 코드의 복호화 방법.
  6. 입력 코드를 받아들이기 위한 제1과 제2의 궤환자리이동 레지스터, 이 제1궤환 자리이동 레지스터는 그의 출력 단자가 그의 입력 단자에 접속되어 있으며, 제2궤환 자리이동 레지스터는 그의 출력 단자가 그의 입력단자에 접속되어 있고, 또한 그들의 각 단 사이에 설치되어서 상기 제2궤환 자리 이동 레지스터의 출력을 한쪽의 입력으로 받아들이는 엑스쿨루시브 OR 게이트를 갖고 있다. 그리고 상기 제1과 제2의 궤환 자리이동 레지스터의 내용이 일치되었음을 검출하는 일치회로를 포함하고 있는 파이어 코드의 복호화 장치에서, 상기 제1과 제2의 궤환자리이동 레지스터 중의 하나를 소정의 회수만큼 자리이동시키는 과정과, 상기 일치회로가 일치가 되었음을 검출할 때까지 상기 제1과 제2의 궤환 자리 이동 레지스터를 동시에 자리이동시키는 과정에 의하여 상기 일치 회로가 일치가 되었음을 검출할 때까지 상기 제1과 제2의 궤환 자리이동 레지스터를 자리이동 시킴으로서 버스트 오차를 정정하게 하는 것을 특징으로 하는 상기 파이어크드의 복호화 방법.
  7. 입력코드를 받아들이는 제1과 제2의 궤환 자리이동 레지스터, 이 제1의 궤환 자리이동 레지스터는 그 출력단자가 그의 입력 단자에 접속되어 있으며, 제2궤환 자리이동 레지스터는 그 출력 단자가 그의 입력단자에 접속되어 있고, 또한 그들의 각단 사이에 설치되어서 상기 제2궤환 자리이동 레지시터의 출력을 한쪽의 입력으로 받아들이는 엑스클루시브 OR 게이트를 갖고 있다. 그리고 상기 제1과 제2의 궤환 자리이동 레지스터의 내용이 일치되었음을 검출하는 일치회로와, 그리고 또 상기 제1과 제2의 궤환 자리이동레지스터중의 하나를 소정의 회수만큼 자리이동 시키는 제1제어 회로와 , 또한 상기 제1제어회로에 의하여 자리이동이 된 다음에 상기 일치회로가 일치가 되었음을 검출할 때 까지 상기 제2궤환 자리이동레지스터들을 동시에 자리이동 시켜서 버스트 오차를 검출하게 하는 제2의 제어회로에 의하여 구성되는 것을 특징으로 하는 파이어 코드의 복호화를 하는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840007045A 1983-11-11 1984-11-10 순회부호의 복호화 방법 및 장치 KR890004677B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP58210855A JPS60105055A (ja) 1983-11-11 1983-11-11 フアイヤ符号の復号方法および復号装置
JP58-210855 1983-11-11
JP59104541A JPS60249432A (ja) 1984-05-25 1984-05-25 巡回符号の復号方法および復号装置
JP59-104541 1984-05-25

Publications (2)

Publication Number Publication Date
KR850003648A true KR850003648A (ko) 1985-06-20
KR890004677B1 KR890004677B1 (ko) 1989-11-24

Family

ID=26444995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840007045A KR890004677B1 (ko) 1983-11-11 1984-11-10 순회부호의 복호화 방법 및 장치

Country Status (2)

Country Link
US (1) US4677623A (ko)
KR (1) KR890004677B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03219725A (ja) * 1988-10-28 1991-09-27 Mitsubishi Electric Corp 誤り検査コード生成装置および伝送誤り検出装置
US5381423A (en) * 1989-07-25 1995-01-10 Italtel Societa Italiana Telecomunicazioni S.P.A. Process and device for the decoding of a shortened, cyclic binary code using error correction
IT1231540B (it) * 1989-07-25 1991-12-17 Italtel Spa Procedimento e dispositivo per la decodifica con correzione di errore di un codice binario ciclico accorciato
US5179996A (en) * 1989-11-23 1993-01-19 Usinor Sacilor Process and device for continuous casting on a roll or between two rolls
FR2654659B1 (fr) * 1989-11-23 1992-02-07 Siderurgie Fse Inst Rech Procede et dispositif de coulee continue sur un ou entre deux cylindres.
NL9000204A (nl) * 1990-01-29 1991-08-16 Philips Nv Televisie-overdrachtsysteem van het mac/packet type.
CA2050123C (en) * 1990-10-11 1997-12-09 Subrahmanyam Dravida Apparatus and method for parallel generation of cyclic redundancy check (crc) codes
JPH0787090A (ja) * 1993-06-30 1995-03-31 Toyo Commun Equip Co Ltd 巡回符号検出方法及び装置
US5521929A (en) * 1994-06-16 1996-05-28 Quantom Corporation Robust and redundant physical block identification scheme for data storage devices
JP3249405B2 (ja) * 1996-09-30 2002-01-21 株式会社東芝 誤り訂正回路および誤り訂正方法
US5936978A (en) * 1996-12-05 1999-08-10 Telefonaktiebolaget L M Ericsson (Publ) Shortened fire code error-trapping decoding method and apparatus
DE19846723A1 (de) * 1998-10-13 2000-04-20 Bosch Gmbh Robert Vorrichtung und Verfahren zur Codierung und Decodierung von Daten
AUPR440901A0 (en) * 2001-04-12 2001-05-17 Silverbrook Research Pty. Ltd. Error detection and correction
US7028245B2 (en) * 2001-08-21 2006-04-11 Equator Technologies, Inc. Even-load software Reed-Solomon decoder
US7134067B2 (en) * 2002-03-21 2006-11-07 International Business Machines Corporation Apparatus and method for allowing a direct decode of fire and similar codes
US7249309B2 (en) * 2002-11-13 2007-07-24 International Business Machines Corporation Single-burst-correction / double-burst-detection error code
US7707483B2 (en) * 2005-05-25 2010-04-27 Intel Corporation Technique for performing cyclic redundancy code error detection
US7823053B2 (en) * 2006-12-19 2010-10-26 International Business Machines Corporation System and method for searching error messages
US8244909B1 (en) * 2009-06-18 2012-08-14 Google Inc. Method, apparatus and networking equipment for performing flow hashing using quasi cryptographic hash functions

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3159810A (en) * 1960-03-21 1964-12-01 Sylvania Electric Prod Data transmission systems with error detection and correction capabilities
US4151510A (en) * 1978-04-27 1979-04-24 Honeywell Information Systems Method and apparatus for an efficient error detection and correction system
FR2485237B1 (fr) * 1980-06-19 1987-08-07 Thomson Csf Dispositif de correction, en temps reel, d'erreurs sur des donnees enregistrees sur un support magnetique, et systeme de traitement de donnees comportant un tel dispositif
US4377863A (en) * 1980-09-08 1983-03-22 Burroughs Corporation Synchronization loss tolerant cyclic error checking method and apparatus
JPS58147807A (ja) * 1982-02-26 1983-09-02 Toshiba Corp 誤り訂正回路

Also Published As

Publication number Publication date
US4677623A (en) 1987-06-30
KR890004677B1 (ko) 1989-11-24

Similar Documents

Publication Publication Date Title
KR850003648A (ko) 순해부호의 복호화 방법 및 장치(decoding method and. apparatus for cyclic codes)
US5367544A (en) Data stream frame synchronisation
KR880011660A (ko) 다수의 에러 검출, 정정 방법 및 시스템
JP3046988B2 (ja) データストリームのフレーム同期検出方法及び装置
GB1224423A (en) Improvements in or relating to error correcting
US5430739A (en) Real-time Reed-Solomon decoder
KR840005228A (ko) 갈로이스계의 원소 제산용 장치
US5179560A (en) Apparatus for decoding bch code for correcting complex error
EP0233075A2 (en) Method and apparatus for generating error detection check bytes for a data record
EP0204576A2 (en) Apparatus for and methods of decoding a BCH code
KR970002631A (ko) 디코더를 이용한 순환 리던던시 체크 오류 검출 및 정정 장치
US4994993A (en) System for detecting and correcting errors generated by arithmetic logic units
JPS617729A (ja) 短縮形巡回ブロツクコ−ドにおけるエラ−バ−ストを訂正する装置
EP0723342B1 (en) Error correction apparatus
KR910013755A (ko) Bch부호의 복호방법 및 장치
US5408476A (en) One bit error correction method having actual data reproduction function
KR100336234B1 (ko) 데이터 오류 정정 장치
KR100281946B1 (ko) 신드롬 계산 장치
EP0004718A1 (en) Method of and apparatus for decoding shortened cyclic block codes
US3671947A (en) Error correcting decoder
KR960701537A (ko) 순회부호 검출방법 및 장치(method and device for detecting a cyclic code)
SU1106014A1 (ru) Устройство мажоритарного декодировани двоичных последовательностей
JP2541938B2 (ja) シンドロ−ム生成回路
JPS61252719A (ja) バ−スト誤りの訂正方法および符号・復号装置
SU614437A1 (ru) Устройство дл исправлени одиночных ошибок

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010919

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee