JPS61252719A - バ−スト誤りの訂正方法および符号・復号装置 - Google Patents
バ−スト誤りの訂正方法および符号・復号装置Info
- Publication number
- JPS61252719A JPS61252719A JP60093636A JP9363685A JPS61252719A JP S61252719 A JPS61252719 A JP S61252719A JP 60093636 A JP60093636 A JP 60093636A JP 9363685 A JP9363685 A JP 9363685A JP S61252719 A JPS61252719 A JP S61252719A
- Authority
- JP
- Japan
- Prior art keywords
- zero
- flip
- flops
- detection circuit
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/17—Burst error correction, e.g. error trapping, Fire codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は復号方法およびそのための符号・復号装置に係
り、特に、任意なデータ長のバースト誤り訂正符号の高
速な誤り訂正処理に好適なバースト誤り訂正符号の復号
方法および符号・復号装置に関する。
り、特に、任意なデータ長のバースト誤り訂正符号の高
速な誤り訂正処理に好適なバースト誤り訂正符号の復号
方法および符号・復号装置に関する。
従来の巡回符号の復号装置の例を第１図に示す。
第１図の復号装置は生成多項式
％式％（１）
に基づく復号装置である。
第１図の復号装置は、鎖状に結合されたフリップフロッ
プ（以下Ｆ／Ｆと記す。）１α〜５２ａと、Ｆ／Ｆ１α
〜３２αの出力信号が入力されるシンドローム検出回路
３４と、Ｆ／Ｆ１α〜１１ｇの出力信号が入力される誤
りパターン検出回路３５と、Ｆ／Ｆ１２ａ〜５２（Ｌの
出力信号が入力されるゼロ検出回路３６より成る。
プ（以下Ｆ／Ｆと記す。）１α〜５２ａと、Ｆ／Ｆ１α
〜３２αの出力信号が入力されるシンドローム検出回路
３４と、Ｆ／Ｆ１α〜１１ｇの出力信号が入力される誤
りパターン検出回路３５と、Ｆ／Ｆ１２ａ〜５２（Ｌの
出力信号が入力されるゼロ検出回路３６より成る。
第２図に、第１図に示す復号装置に入力される符号語の
模式図を示す。
模式図を示す。
ここで、生成多項式ｔに）による符号語の符号長をルビ
ッ）、？（→の次数をｔ１誤りパターンＢ（−５の次数
を鶏、誤り位置をｈビットとすると、本装置では第（０
式よりｔｆｉ５２、ａｍｌｌとなる。
ッ）、？（→の次数をｔ１誤りパターンＢ（−５の次数
を鶏、誤り位置をｈビットとすると、本装置では第（０
式よりｔｆｉ５２、ａｍｌｌとなる。
次に第１図の復号装置の動作を説明する。
信号１１Ｊ１０Ｇに入力された受信符号Ｆに）は、アリ
ツブフロップ（Ｆ／Ｆ ）フィードバックを受けなから
１αから順にシフトされる。即ち、第１図のフィードバ
ックシフトレジスタは？（→を除数とする除算回路であ
り、Ｆ（ｘ）入力後に剰余を得る。
ツブフロップ（Ｆ／Ｆ ）フィードバックを受けなから
１αから順にシフトされる。即ち、第１図のフィードバ
ックシフトレジスタは？（→を除数とする除算回路であ
り、Ｆ（ｘ）入力後に剰余を得る。
このときのフィードバックシフトレジスタの内容は
Ｓ−三ｘｔＦに）
ミｘｔ −ｘＬ ＢＧＩ！、（ｍａｄ ｔＨ） −・（
２）となる。
２）となる。
フィードバックシフトレジスタの７リツプ７０ｙプＦ／
Ｆ１ａ〜３２ａの出力２０１〜２３２はシンドローム検
出回路３４に供給されている。シンドローム検出回路３
４は、フリップフロップの出力２０１〜２３２が全てゼ
ロの場合には、受信符号Ｆに）に誤りが無いものと判断
し、ゼロでない場合には受信符号Ｆ−に誤りが存在する
ものと判断し、以下の誤りパターンの捕捉を行なう。
Ｆ１ａ〜３２ａの出力２０１〜２３２はシンドローム検
出回路３４に供給されている。シンドローム検出回路３
４は、フリップフロップの出力２０１〜２３２が全てゼ
ロの場合には、受信符号Ｆに）に誤りが無いものと判断
し、ゼロでない場合には受信符号Ｆ−に誤りが存在する
ものと判断し、以下の誤りパターンの捕捉を行なう。
フィードバックシフトレジスタの下位１１ビツト、すな
わちＦ／Ｆ １α〜１１αの出力は、誤りパターン検出
回路３５に供給さ五ている。また上位２１ビツト、すな
わちＦ／Ｆ １２４〜３２ａ １７）出力はゼロ検出回
路３６に供給されている。
わちＦ／Ｆ １α〜１１αの出力は、誤りパターン検出
回路３５に供給さ五ている。また上位２１ビツト、すな
わちＦ／Ｆ １２４〜３２ａ １７）出力はゼロ検出回
路３６に供給されている。
シンドローム検出回路３４で誤り有りと判定した場合に
は１フイードバツクシフトレジスタを順方向にシフトし
ていき、ゼロ検出回路３５で−ＰＦ／Ｆ１２α〜５２（
Ｌの出力が全てゼロになるまでシフトを繰返す。
は１フイードバツクシフトレジスタを順方向にシフトし
ていき、ゼロ検出回路３５で−ＰＦ／Ｆ１２α〜５２（
Ｌの出力が全てゼロになるまでシフトを繰返す。
ゼロ検出回路３５が全てのＦ／Ｆ １２α〜１２ｇの出
力がゼロであると判定するとシフトを停止する。このと
きフィードバックシフトレジスタの下位１１ビツトすな
わち誤りパターン検出回路３５に接続されたフリップフ
ロップ１ａ〜１１ｃＬの出力が誤りパターンとして検出
される。
力がゼロであると判定するとシフトを停止する。このと
きフィードバックシフトレジスタの下位１１ビツトすな
わち誤りパターン検出回路３５に接続されたフリップフ
ロップ１ａ〜１１ｃＬの出力が誤りパターンとして検出
される。
第２図に示す符号語では、誤り位置がＬビット目である
ので、ゼロ検出回路３５がオールゼロを検出するのは、
ｎ−１−ｊｚ回のシフトの後である。
ので、ゼロ検出回路３５がオールゼロを検出するのは、
ｎ−１−ｊｚ回のシフトの後である。
このときフィードバックシフトレジスタの内容は
、ｎ−Ｌ″′″↓ 拳 Ｓ’Ｇ友） ミ シ富：′
＆ ・ Ｂ ９４＝ＥＢＨＣｍ’ｄ ９４）・−・−
・（５）となる。
＆ ・ Ｂ ９４＝ＥＢＨＣｍ’ｄ ９４）・−・−
・（５）となる。
したがって、このときのフィードバックシフトレジスタ
の下位ｍ段（ｍ−１１）が誤りパターンＢに）として検
出できることになる。
の下位ｍ段（ｍ−１１）が誤りパターンＢに）として検
出できることになる。
ここで通常誤り訂正に用いられる生成多項式ｔに）は、
次の式（４）、式（５）で示され、どちらも１１ピット
以内のバーストエラーを得るのに用いられる。
次の式（４）、式（５）で示され、どちらも１１ピット
以内のバーストエラーを得るのに用いられる。
ｔに）ｍ （ｓ２′＋１）ｘ（ｚ”＋ｊ＋１ ）
・−・・（４）あるいは、 ｔに）−（，２Ｌ ＋ １） Ｘ （：ｔ１２＋ａｔ” ＋−−−＊−ｍ ＋ Ｊ
＋１ ）ｘ （ｘ１１＋、ｒ’ ＋ｘ’ ＋ｘ＋ １）
Ｘ （Ｊ” ＋Ｊ’ −１−Ｊ’ −１−Ｊ’ ＋！
’ ＋！＋１ ）・・・・・（５）式（４）１式（５）
による符号語の符号長はそれぞれ最小公倍数Ｌ ＣＭ
（２１、２”−１） −４２９８７、ＬＣＭ（２２，［
，８９，２３）繻５８５４４２であるのに対し、通常取
り扱う符号のデータ長は高々４０９６バイト（５２７６
８ビツト）である。従りて従来の復号装置では非常に多
大な復号時間を要し、はとんど実用的とは言えない。
・−・・（４）あるいは、 ｔに）−（，２Ｌ ＋ １） Ｘ （：ｔ１２＋ａｔ” ＋−−−＊−ｍ ＋ Ｊ
＋１ ）ｘ （ｘ１１＋、ｒ’ ＋ｘ’ ＋ｘ＋ １）
Ｘ （Ｊ” ＋Ｊ’ −１−Ｊ’ −１−Ｊ’ ＋！
’ ＋！＋１ ）・・・・・（５）式（４）１式（５）
による符号語の符号長はそれぞれ最小公倍数Ｌ ＣＭ
（２１、２”−１） −４２９８７、ＬＣＭ（２２，［
，８９，２３）繻５８５４４２であるのに対し、通常取
り扱う符号のデータ長は高々４０９６バイト（５２７６
８ビツト）である。従りて従来の復号装置では非常に多
大な復号時間を要し、はとんど実用的とは言えない。
こうした欠点を克服する方法のひとつとして、中国人の
剰余定理を用いた高速復号法があるが剰余定理を使って
誤り位置を求めるための演算機能を設けなければならな
いうえに、装置自体が並列除算回路から成るため復号の
みにしか用いられず、符号装置を別に設けなければなら
ない等の欠点がある。 ｊその
他に短縮化巡回符号復号法が考案されているが、この方
法では符号長からデータ長をす【いた差（αビット）を
算出し、受信符号Ｆに）として補正多項式 ％式％（６） を予め計算しなければならないという面倒がある。
剰余定理を用いた高速復号法があるが剰余定理を使って
誤り位置を求めるための演算機能を設けなければならな
いうえに、装置自体が並列除算回路から成るため復号の
みにしか用いられず、符号装置を別に設けなければなら
ない等の欠点がある。 ｊその
他に短縮化巡回符号復号法が考案されているが、この方
法では符号長からデータ長をす【いた差（αビット）を
算出し、受信符号Ｆに）として補正多項式 ％式％（６） を予め計算しなければならないという面倒がある。
尚、中国人の剰余定理、フィードバックシフトレジスタ
による誤り訂正については、昭晃堂発行の宮用洋、岩垂
好裕、今井秀樹共著「符号理論」（コンピュータ基礎講
座１８）に詳しく述べである。
による誤り訂正については、昭晃堂発行の宮用洋、岩垂
好裕、今井秀樹共著「符号理論」（コンピュータ基礎講
座１８）に詳しく述べである。
本発明の目的は、受信符号上の誤りを高速に訂正し、符
号化と復号を同一の装置で行なえ、かつ任意のデータ長
の受信符号に対し適用できる、という条件を満たす、巡
回符号の符号・復号装置を提供することにある。
号化と復号を同一の装置で行なえ、かつ任意のデータ長
の受信符号に対し適用できる、という条件を満たす、巡
回符号の符号・復号装置を提供することにある。
バーストエラー訂正符号の生成多項式は一般に、
と表わされる。とくにＪ＝１の場合に生成される符号を
ファイア符号という。式（６）でＰＬに）は既約多項式
であるから、任意の生成多項式は、ｆ（宜つ−−ｘ−ｔ
＜χ）＋ １
・・・・・ （８ンとも表わせる。即ち？に）
とＺは互いに素である。
ファイア符号という。式（６）でＰＬに）は既約多項式
であるから、任意の生成多項式は、ｆ（宜つ−−ｘ−ｔ
＜χ）＋ １
・・・・・ （８ンとも表わせる。即ち？に）
とＺは互いに素である。
ここで一般に整数係数の多項式Ｐに）、Ｑに）について
ＰＧｔ＞、Ｑに）が互いに素ならば、ある多項式αに）
、ｂに）が存在して ａに）・Ｐに）＋ｂに）・Ｑに）■１ ・・
・・・（９）となる。式（９）でＰに）をｔに）に、Ｑ
に）をＸに置き換えれば、 ａに）・ｔに）＋ｂに）・ｘ昭１ ・・・・・
（１０）よって ｂ＠、ｘ ＝１ （ｍａｄ ＰＨ） ＝・（
１１）即ち、Ｘには？に）を法とする合同に関し、”−
’ ” ｂ Ｇ１り （ｒｎｏｄ ｌ／（，４
）−（１２）なる逆元が存在する。ここで、生成多項式
ｔに）の性質として 、ｔ１＝ １ （ｍａｄ ＃（ｚ）） ｎ
： ｔ（Ａニより生成される巡回符号の符号長 ・・・
・・ （１５）が成立つので、式（７）〜（１２）でそ
の存在が証明された逆元、−１を式（１３）にル回かけ
て、１ ＝ｚ−３（ｎｏｄ ＰＨ） ・＝ （１４）
さらに式（１４）の両辺にｘ４をかけると１、Ａ−三ｘ
’−” （ｍａｄ ？（Ｚ５） ・−（１５）話を
簡単にするため式（１５）でＲは０〈Ｒ〈ルなる整数と
する。
ＰＧｔ＞、Ｑに）が互いに素ならば、ある多項式αに）
、ｂに）が存在して ａに）・Ｐに）＋ｂに）・Ｑに）■１ ・・
・・・（９）となる。式（９）でＰに）をｔに）に、Ｑ
に）をＸに置き換えれば、 ａに）・ｔに）＋ｂに）・ｘ昭１ ・・・・・
（１０）よって ｂ＠、ｘ ＝１ （ｍａｄ ＰＨ） ＝・（
１１）即ち、Ｘには？に）を法とする合同に関し、”−
’ ” ｂ Ｇ１り （ｒｎｏｄ ｌ／（，４
）−（１２）なる逆元が存在する。ここで、生成多項式
ｔに）の性質として 、ｔ１＝ １ （ｍａｄ ＃（ｚ）） ｎ
： ｔ（Ａニより生成される巡回符号の符号長 ・・・
・・ （１５）が成立つので、式（７）〜（１２）でそ
の存在が証明された逆元、−１を式（１３）にル回かけ
て、１ ＝ｚ−３（ｎｏｄ ＰＨ） ・＝ （１４）
さらに式（１４）の両辺にｘ４をかけると１、Ａ−三ｘ
’−” （ｍａｄ ？（Ｚ５） ・−（１５）話を
簡単にするため式（１５）でＲは０〈Ｒ〈ルなる整数と
する。
式（１５）は、
Ｘム＝ 、−（ｒＬ−’）（ｍＯｄＰＨ） ＝・（１６
）と書き換えられる。
）と書き換えられる。
したがって、初期内容がｆに）であるフィードバックシ
フトレジスタを順方向にＬ回シフトして得られる内容パ
ターンは、逆方向にｒａ−ＪＬ回シフトして得られる内
容パターンと同一である。
フトレジスタを順方向にＬ回シフトして得られる内容パ
ターンは、逆方向にｒａ−ＪＬ回シフトして得られる内
容パターンと同一である。
即ち１
．Ａ ７（，５ミｘ−Ｃｎ−４） ７ＧＺ） （ｍｏ
ｄ ＪＦ、ＧＺ５ ）・・・（１７）以上の点に着目す
れば１従来の復号方法において余儀なくされていた膨大
な回数のシフトの無駄を大幅に節減することが、以下の
ようにして可能である。
ｄ ＪＦ、ＧＺ５ ）・・・（１７）以上の点に着目す
れば１従来の復号方法において余儀なくされていた膨大
な回数のシフトの無駄を大幅に節減することが、以下の
ようにして可能である。
すなわち本発明では、フィードバックシフトレジスタに
受信符号を入力し終りた時点でシンドロームＳがゼａで
ない場合に、従来はｎ−４−Ａ同順方向にシフトしてゼ
ロ検出回路３６でゼロを検出していたものを、逆方向に
ｎ−（ｎ−１−Ｌ ）−１＋Ｌ回シフトすることにより
同様の目的を達成する。尚実際には、本方式の場合、誤
りパターンをフィードバックシフトレジスタの上位風ビ
ットで検出することを考慮すると、ｔ−ｍ回だけシフト
回数が少なくてすみ、ｌ ＋ Ａ −（ｔ −ｍ
） ｍ Ｌ −１−ｍ Ｗ ノ゛
・−−・・ （１８）回道方向にシフトする。
受信符号を入力し終りた時点でシンドロームＳがゼａで
ない場合に、従来はｎ−４−Ａ同順方向にシフトしてゼ
ロ検出回路３６でゼロを検出していたものを、逆方向に
ｎ−（ｎ−１−Ｌ ）−１＋Ｌ回シフトすることにより
同様の目的を達成する。尚実際には、本方式の場合、誤
りパターンをフィードバックシフトレジスタの上位風ビ
ットで検出することを考慮すると、ｔ−ｍ回だけシフト
回数が少なくてすみ、ｌ ＋ Ａ −（ｔ −ｍ
） ｍ Ｌ −１−ｍ Ｗ ノ゛
・−−・・ （１８）回道方向にシフトする。
第３図に逆方向にノ゛回シフトした場合の符号語の状態
を標式的に示す。
を標式的に示す。
第４図に本発明の符号復号装置の実施例を示す。
第４図の復号装置は、第１図の復号装置同様第１式に基
づく復号装置である。本装置は鎖状につながれたＦ／Ｆ
１，６〜５２ｂと、Ｆ／Ｆ ＩＡ〜５２ｂの出力信号が
入力されるシンドローム検出回路３４と、Ｆ／Ｆ１Ａ〜
２１Ａの出力信号が入力されるゼロ検出回路３５と、Ｆ
／Ｆ Ａ２２〜５２ｂの出力信号が入力される誤りパタ
ーン横用。
づく復号装置である。本装置は鎖状につながれたＦ／Ｆ
１，６〜５２ｂと、Ｆ／Ｆ ＩＡ〜５２ｂの出力信号が
入力されるシンドローム検出回路３４と、Ｆ／Ｆ１Ａ〜
２１Ａの出力信号が入力されるゼロ検出回路３５と、Ｆ
／Ｆ Ａ２２〜５２ｂの出力信号が入力される誤りパタ
ーン横用。
回路３５から成る。本実施例のフリップ７ｃｌツブ１ｂ
〜３２７）は、第１図のフリップフロップ１ｃＬ〜５２
Ｇと違って信号ｌ１１１０１に加える信号に応じてシフ
ト方向を逆転する。また第１図と違うところは、ゼロ検
出回路３６と誤りパターン検出回路３５とＦ／Ｆ１，６
〜５２にとの接続関係が逆になっている点である。
〜３２７）は、第１図のフリップフロップ１ｃＬ〜５２
Ｇと違って信号ｌ１１１０１に加える信号に応じてシフ
ト方向を逆転する。また第１図と違うところは、ゼロ検
出回路３６と誤りパターン検出回路３５とＦ／Ｆ１，６
〜５２にとの接続関係が逆になっている点である。
第４図のフィードバックシフトレジスタの信号ｌｌ１１
００から受信符号を順方向シフトで入力すると、入力終
了時点でフィードバックシフトレジスタの内容は、 Ｓ′に）ミ、ｉ ｐに） −””−−Ｂ”） （ｒａｎｄ
＃ ）・ （１）ここでｊは、誤り位置であり１符
号語の最後尾から復号を行なうため、第２図、第３図に
示すようにノ°ｍｉｒ＋ｍの関係にある。
００から受信符号を順方向シフトで入力すると、入力終
了時点でフィードバックシフトレジスタの内容は、 Ｓ′に）ミ、ｉ ｐに） −””−−Ｂ”） （ｒａｎｄ
＃ ）・ （１）ここでｊは、誤り位置であり１符
号語の最後尾から復号を行なうため、第２図、第３図に
示すようにノ°ｍｉｒ＋ｍの関係にある。
もしＳ′に）−〇であれば、即ちシンドローム検出回路
３４が出力４１２０１〜２３２がオールゼロであること
を検出した場合には、受信符号上に誤りがないことを示
すが、そうでない場合には誤りが検出されたことになる
。ここまでは従来の復号方法と同じである。後者の場合
、従来の復号方法ではゼロ検出回路がゼロを検出するま
でそのまま順方向にシフトを続けるのであるが、本発明
の方法ではここで信号＄１０１の信号の状態を反転させ
シフト方向を逆方向に切り換え、ゼロ検出回路３６がオ
ールゼロを検出するまで逆方向のシフトを繰返す。尚第
４図に点線矢印で示す方向が順方向であり、実線矢印で
示す方向が逆方向である。
３４が出力４１２０１〜２３２がオールゼロであること
を検出した場合には、受信符号上に誤りがないことを示
すが、そうでない場合には誤りが検出されたことになる
。ここまでは従来の復号方法と同じである。後者の場合
、従来の復号方法ではゼロ検出回路がゼロを検出するま
でそのまま順方向にシフトを続けるのであるが、本発明
の方法ではここで信号＄１０１の信号の状態を反転させ
シフト方向を逆方向に切り換え、ゼロ検出回路３６がオ
ールゼロを検出するまで逆方向のシフトを繰返す。尚第
４図に点線矢印で示す方向が順方向であり、実線矢印で
示す方向が逆方向である。
ここで誤り位置（誤りパターンの最上位ビット）をノと
すると、 ｘ’−） ＢＡ ＝ ｘ’−−Ｂｚ５
（ｍａｄ ＃ｅ）−（２０）となり、これ
により誤りパターンが求められる。
すると、 ｘ’−） ＢＡ ＝ ｘ’−−Ｂｚ５
（ｍａｄ ＃ｅ）−（２０）となり、これ
により誤りパターンが求められる。
式（２０）の左辺はシンドロームＳ′に）の計算後フィ
ードバックシフトレジスタを逆方向に１回シフトしたこ
とを、右辺はフィードバックシフトレジスタの上位隔ビ
ットが誤りパターンＢに）に相当することを示す。ゼロ
検出回路３６でオールゼロを検出した場合に、誤りパタ
ーン検出回路でＦＡＦ２２ｂ〜５２ｂの値を求めるζ、
ｔしより誤りパターンＢに）が、検出できる。
ードバックシフトレジスタを逆方向に１回シフトしたこ
とを、右辺はフィードバックシフトレジスタの上位隔ビ
ットが誤りパターンＢに）に相当することを示す。ゼロ
検出回路３６でオールゼロを検出した場合に、誤りパタ
ーン検出回路でＦＡＦ２２ｂ〜５２ｂの値を求めるζ、
ｔしより誤りパターンＢに）が、検出できる。
このように、本発明の方法によれば、誤りパターンを得
るまでに要するシフト回数は誤り位置に一致するので、
最悪の場合（データの先頭ビットを含み１１ビット以内
に誤りが存在する場合）でも受信符号のデータ長を越え
ることはない。よって窮めて高速に復号が行なわれる。
るまでに要するシフト回数は誤り位置に一致するので、
最悪の場合（データの先頭ビットを含み１１ビット以内
に誤りが存在する場合）でも受信符号のデータ長を越え
ることはない。よって窮めて高速に復号が行なわれる。
データ長の回数だけシフトして誤りパターンが得られな
い場合は、誤り訂正不可能とみなす。
い場合は、誤り訂正不可能とみなす。
本発明の装置で符号化する場合には、シフト方向を順方
向にセットした後入力端１００から受信符号を入力すれ
ば、入力終了時点でフィードバックシフトレジスタには
検査パターンが残り、このときのフィードバックシフト
レジスタ１ｂ〜５２１）の内容を取り出すことにより従
来と同様の゛ 方法で符号化が行なわれる。
向にセットした後入力端１００から受信符号を入力すれ
ば、入力終了時点でフィードバックシフトレジスタには
検査パターンが残り、このときのフィードバックシフト
レジスタ１ｂ〜５２１）の内容を取り出すことにより従
来と同様の゛ 方法で符号化が行なわれる。
また、本発明の方法は以上のように巡回符号の性質にの
み負うものであるから、適用データの長さは符号長以下
であれば全く任意である。
み負うものであるから、適用データの長さは符号長以下
であれば全く任意である。
第５図は、（第４ＦＩ！Ｊに示す）双方向フィードバッ
クシフトレジスタを持つ符号・復号装置の具体的回路図
である。第５図において１ｂ−５２Ａはそれぞれ＃！４
図に示すフリップフロップ１ｈ〜５２７）でフィードバ
ックシフトレジスタの各段にあたる。Ｆ／Ｆ １ｂ〜３
２ｊは、それぞれフリップフロップ回路１Ｃ〜５２（”
と選択回路１ｄ〜５２ｄより成る。選択回路１ｄ〜５２
ｄはＯＲゲート１個とＡＮＤゲート２個から成る。１Ｎ
として選択回路２ｄについて説明する。信号線１０１の
レベルをハイレベルにするとインバータ６１により信号
線１０２ （７）レベルにロウレベルとなり、選択回路
２ｄにおいて２つの入力信号（Ｆ／Ｆ１Ｃの出力とＦ／
ＦＳＣの出力）のうち、Ｆ／Ｆ１ｃの出力が選択され、
信号線１０８からのクロック信号によりその出力がＦ
／ Ｆ ２ ｃの入力信号となる。逆に信号線１０１の
レベルをロウレベルにすると信号線１０２のレベルはハ
イレベルとなり、選択回路２ｂの出力はＦ／Ｆ５の出力
と等しくなる。第５図ではフィードバックシフトレジス
タの第４段から第３０段を省略しであるが、選択回路と
Ｆ／Ｆに関しては同じ回路構成の繰り返しであり、より
て信号線１０１のレベルがハイレベルのトキはフィード
バックシフトレジスタの内容は順方向にシフトし、逆に
信号線１０１のレベルがロウレベルのときはフィードバ
ックシフトレジスタの内容は逆方向にシフトする。７１
〜７３に示すようなインバータはＦ／Ｆ ＩＡ〜５２Ａ
のそれぞれの出力端についており（省略部を含む）、Ｆ
／Ｆ１ｂ〜２１ｂの出力はＡＮＤゲー） ８０ 、Ｆ
／ Ｆ ２２７〜３２ｂの出力はＡＮＤゲート８１にそ
れぞれ入力される。ＡＮＤゲート８０は、第４図のゼロ
検ｔＢ回路３６、ＡＮＤゲート８２はシンドローム検出
回路３４に対応する。
クシフトレジスタを持つ符号・復号装置の具体的回路図
である。第５図において１ｂ−５２Ａはそれぞれ＃！４
図に示すフリップフロップ１ｈ〜５２７）でフィードバ
ックシフトレジスタの各段にあたる。Ｆ／Ｆ １ｂ〜３
２ｊは、それぞれフリップフロップ回路１Ｃ〜５２（”
と選択回路１ｄ〜５２ｄより成る。選択回路１ｄ〜５２
ｄはＯＲゲート１個とＡＮＤゲート２個から成る。１Ｎ
として選択回路２ｄについて説明する。信号線１０１の
レベルをハイレベルにするとインバータ６１により信号
線１０２ （７）レベルにロウレベルとなり、選択回路
２ｄにおいて２つの入力信号（Ｆ／Ｆ１Ｃの出力とＦ／
ＦＳＣの出力）のうち、Ｆ／Ｆ１ｃの出力が選択され、
信号線１０８からのクロック信号によりその出力がＦ
／ Ｆ ２ ｃの入力信号となる。逆に信号線１０１の
レベルをロウレベルにすると信号線１０２のレベルはハ
イレベルとなり、選択回路２ｂの出力はＦ／Ｆ５の出力
と等しくなる。第５図ではフィードバックシフトレジス
タの第４段から第３０段を省略しであるが、選択回路と
Ｆ／Ｆに関しては同じ回路構成の繰り返しであり、より
て信号線１０１のレベルがハイレベルのトキはフィード
バックシフトレジスタの内容は順方向にシフトし、逆に
信号線１０１のレベルがロウレベルのときはフィードバ
ックシフトレジスタの内容は逆方向にシフトする。７１
〜７３に示すようなインバータはＦ／Ｆ ＩＡ〜５２Ａ
のそれぞれの出力端についており（省略部を含む）、Ｆ
／Ｆ１ｂ〜２１ｂの出力はＡＮＤゲー） ８０ 、Ｆ
／ Ｆ ２２７〜３２ｂの出力はＡＮＤゲート８１にそ
れぞれ入力される。ＡＮＤゲート８０は、第４図のゼロ
検ｔＢ回路３６、ＡＮＤゲート８２はシンドローム検出
回路３４に対応する。
以下、符号化と復号の具体的手順を説明する。
（Ｉ） 符号化
Ｆ／Ｆ １Ｃ〜Ｓ２Ｃをクリアしておく（ゼａにセット
）。信号１ｉ１０１のレベルをハイレベルにセットし、
信号９１００からデータを１ビツトずつ順次入力する。
）。信号１ｉ１０１のレベルをハイレベルにセットし、
信号９１００からデータを１ビツトずつ順次入力する。
１０８のクロック信号の立ち上がりによりてフィードバ
ックシフトレジスタの内容は１ビツト順方向ヘシフトす
る。データ入力Ｈ了時点のフィードバックシフトレジス
タの内容が検査パターンに相当する。この検査パターン
をデータの後につければ符号化は終了する。
ックシフトレジスタの内容は１ビツト順方向ヘシフトす
る。データ入力Ｈ了時点のフィードバックシフトレジス
タの内容が検査パターンに相当する。この検査パターン
をデータの後につければ符号化は終了する。
（６）復号
第６図は本発明の復号方法のアルゴリズムを示したもの
である。以下第６図のフローに従って第４図の装置によ
る復号動作を説明する。
である。以下第６図のフローに従って第４図の装置によ
る復号動作を説明する。
ステップ９１
フィードバックシフトレジスタをリセットする。具体的
にはＦ／Ｆ１ｃ〜５２Ｃをリセットする。
にはＦ／Ｆ１ｃ〜５２Ｃをリセットする。
ステップ９２
信号１Ｉ１１０１のレベルをハイレベルにセットして順
次受信データを１００から入力する。
次受信データを１００から入力する。
ステップ９３
シンドローム検出回路３４によりシンドａ−ムがゼロか
否かを判定する・ （１） シンドロームＳ′がゼロの場合受信データ入
力終了時点でＡＮＤゲート８２の出力１０７がハイレベ
ルであれば、フィードバックシフトレジスタの全段がゼ
ロでありシンドロームがゼロ、即ち誤りなしと判定され
、復号操作は終わりとなる。（ステップ９８） （ＩＩ） シンドロームＳ′がゼロでない場合、ＡＮ
Ｄゲート８２の出力１０７がロウレベルであればシンド
ロームがゼロでないことを示し誤りが検出されたことに
なる。
否かを判定する・ （１） シンドロームＳ′がゼロの場合受信データ入
力終了時点でＡＮＤゲート８２の出力１０７がハイレベ
ルであれば、フィードバックシフトレジスタの全段がゼ
ロでありシンドロームがゼロ、即ち誤りなしと判定され
、復号操作は終わりとなる。（ステップ９８） （ＩＩ） シンドロームＳ′がゼロでない場合、ＡＮ
Ｄゲート８２の出力１０７がロウレベルであればシンド
ロームがゼロでないことを示し誤りが検出されたことに
なる。
この場合には、ステップ９４ 、９５ 、９６によりゼ
ロ検出回路３６が全ゼロを検出するまで逆方向シフトを
繰返す。
ロ検出回路３６が全ゼロを検出するまで逆方向シフトを
繰返す。
ステップ９４
信号１１０１のレベルをロウレベルにセットする。信号
４１１０８から１回りロック信号を出してフィードバッ
クシフトレジスタを逆方向に１ビツトシフトさせる。
４１１０８から１回りロック信号を出してフィードバッ
クシフトレジスタを逆方向に１ビツトシフトさせる。
ステップ９５
ＡＮＤゲート８０すなわちゼロ検出回路３６でＦ／Ｆ１
Ｃ〜２１Ｃが全てゼロであるか否かを判定する。
Ｃ〜２１Ｃが全てゼロであるか否かを判定する。
ＡＮＤゲート８０の出力１０６がロウレベルであればス
テップ９４にもどり、さらに逆方向にシフトを続け、Ａ
ＮＤゲート８０の出力１０６がハイレベルになるまでこ
れを繰り返す。
テップ９４にもどり、さらに逆方向にシフトを続け、Ａ
ＮＤゲート８０の出力１０６がハイレベルになるまでこ
れを繰り返す。
ＡＮＤゲート８０の出力１０６がハイレベルになると誤
り位置を検出したことになるためステップ９７の誤り訂
正処理に移行する。この場合フィードバックシフトレジ
スタの上位１１ビツト（２２〜３２）が得られた誤りパ
ターンであり、シフト方向を逆転させてからのシフト回
数が誤りパターンの先頭ビットの位ｆ（＃り位置）を示
す。
り位置を検出したことになるためステップ９７の誤り訂
正処理に移行する。この場合フィードバックシフトレジ
スタの上位１１ビツト（２２〜３２）が得られた誤りパ
ターンであり、シフト方向を逆転させてからのシフト回
数が誤りパターンの先頭ビットの位ｆ（＃り位置）を示
す。
ステップ９６
もしシフト回数が受信データの長さくビット）に達して
も１０６がハイレベルにならないときは、訂正不可能な
誤りが存在するものとみなす。
も１０６がハイレベルにならないときは、訂正不可能な
誤りが存在するものとみなす。
ステップ９７
以上のようにして誤りパターンが得られた場合、カウン
トされた誤り位置から受信符号と誤りパターンの排他的
論理和をとれば受信符号の誤りが訂正される。
トされた誤り位置から受信符号と誤りパターンの排他的
論理和をとれば受信符号の誤りが訂正される。
〔発明の効果〕
本発明によれば、誤りを高速かつ容易に求めることがで
さ、任意の長さのデータに適用でき、かつ装置として復
号装置自体が符号装置を兼ね備えておりハードウェアの
節約になる、という効果がある。
さ、任意の長さのデータに適用でき、かつ装置として復
号装置自体が符号装置を兼ね備えておりハードウェアの
節約になる、という効果がある。
第１図は従来の符号・復号装置のブロック図、第２図は
第１図の符号・復号装置による復号方法に即した符号語
の構成図、第３図は本発明の符号復号装置による復号方
法に即した符号語の構成図１第４図は本発明の符号・復
号装置のブロック図、第５図は本発明の符号・復号装置
の具体的回路図、第６図は本発明の復号方法のアルゴリ
ズムを示す７ａ−チャートである。 １ａ〜５２ｂ 、 １Ｃ！〜３２ｃ？・・・一方向シフ
トの７リツプ７ａツブ、１ｈ〜３２６・・・双方向シフ
トのフリップフロップ、５４・・・シンドローム検出回
路、 ３５・・・誤りパターン検出回路、 ３６・・・ゼロ検出回路。 第ユ凹 第３ 図 第６６
第１図の符号・復号装置による復号方法に即した符号語
の構成図、第３図は本発明の符号復号装置による復号方
法に即した符号語の構成図１第４図は本発明の符号・復
号装置のブロック図、第５図は本発明の符号・復号装置
の具体的回路図、第６図は本発明の復号方法のアルゴリ
ズムを示す７ａ−チャートである。 １ａ〜５２ｂ 、 １Ｃ！〜３２ｃ？・・・一方向シフ
トの７リツプ７ａツブ、１ｈ〜３２６・・・双方向シフ
トのフリップフロップ、５４・・・シンドローム検出回
路、 ３５・・・誤りパターン検出回路、 ３６・・・ゼロ検出回路。 第ユ凹 第３ 図 第６６
Claims (1)
- 【特許請求の範囲】 １、ｌ個のフリップフロップを鎖状に接続したフィード
バックシフトレジスタに受信信号を入力し；入力完了時
点での各フリップフロップの出力が全てゼロか否かを各
フリップフロップの出力が入力されたシンドローム検出
回路により判定し；全フリップフロップの出力がゼロで
ない場合にｌ−ｍ個のフリップフロップが全てゼロであ
ることをｔ−ｍ個の出力が入力されたゼロ検出回路によ
り検出するまでシフトを繰返し、ゼロ検出回路がゼロを
検出した場合に上記フリップフロップのｍ個のフリップ
フロップの出力を誤りパターンとして出力するバースト
誤りの訂正方法において、 シンドローム検出回路で全フリップフロップの出力がゼ
ロでないことを検出した場合に、切換手段により上記フ
ィードバックシフトレジスタのシフト方向を反転させ；
ゼロ検出回路でｌ−ｍ個のフリップフロップの出力が全
てゼロになるまで逆方向シフトを繰返し；ゼロ検出回路
でｔ−ｍ個のフリップフロップの出力が全てゼロである
ことを検出した場合にｍ個のフリップフロップの出力を
誤りパターンとして出力することを特徴とするバースト
誤りの訂正方法。 ２、ｌ個のフリップフロップを鎖状に接続したフィード
バックシフトレジスタと；上記フリップフロップのそれ
ぞれの出力が入力され、全フリップフロップの出力がゼ
ロであることを検出するシンドローム検出回路と；上記
フリップフロップのｍ個のフリップフロップに接続され
た誤りパターン検出回路と；上記フリップフロップのｔ
−ｍ個のフリップフロップに接続され、ｔ−ｍ個のフリ
ップフロップの出力が全てゼロであることを検出するゼ
ロ検出回路を有する符号・復号装置において、上記フィ
ードバックシフトレジスタのシフト方向を切換える切換
手段を設け、上記フィードバックシフトレジスタに信号
を入力し終えた時点でシンドローム検出回路でシンドロ
ーム≠０を検出した場合に、上記切換手段によりフィー
ドバックシフトレジスタのシフト方向を切換え、ゼロ検
出回路で全ゼロを検出するまで逆方向シフトを行なうよ
うにしたことを特徴とする符号・復号装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093636A JPS61252719A (ja) | 1985-05-02 | 1985-05-02 | バ−スト誤りの訂正方法および符号・復号装置 |
| EP86105428A EP0200124A3 (en) | 1985-05-02 | 1986-04-18 | Decoding method and encoder-decoder for cyclic codes |
| KR8603201A KR900001837B1 (en) | 1985-05-02 | 1986-04-25 | Decoding method for cyclic code and encoder/decoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093636A JPS61252719A (ja) | 1985-05-02 | 1985-05-02 | バ−スト誤りの訂正方法および符号・復号装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61252719A true JPS61252719A (ja) | 1986-11-10 |
Family
ID=14087826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60093636A Pending JPS61252719A (ja) | 1985-05-02 | 1985-05-02 | バ−スト誤りの訂正方法および符号・復号装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0200124A3 (ja) |
| JP (1) | JPS61252719A (ja) |
| KR (1) | KR900001837B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4916702A (en) * | 1988-06-17 | 1990-04-10 | Cyclotomics, Inc. | Elongated burst trapping |
| GB2242104B (en) * | 1990-02-06 | 1994-04-13 | Digital Equipment Int | Method and apparatus for generating a frame check sequence |
| NL9101376A (nl) * | 1990-08-16 | 1992-03-16 | Digital Equipment Corp | Een verbeterd foutendetectie-codeerstelsel. |
| JP4071879B2 (ja) | 1998-12-09 | 2008-04-02 | 富士通株式会社 | 誤り検出器、この誤り検出器を備えた通信システム、および誤り検出方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3402390A (en) * | 1965-03-01 | 1968-09-17 | Motorola Inc | System for encoding and decoding information which provides correction of random double bit and triple bit errors |
| US3801955A (en) * | 1971-12-13 | 1974-04-02 | Honeywell Inf Systems | Cyclic code encoder/decoder |
-
1985
- 1985-05-02 JP JP60093636A patent/JPS61252719A/ja active Pending
-
1986
- 1986-04-18 EP EP86105428A patent/EP0200124A3/en not_active Withdrawn
- 1986-04-25 KR KR8603201A patent/KR900001837B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0200124A2 (en) | 1986-11-05 |
| KR900001837B1 (en) | 1990-03-24 |
| EP0200124A3 (en) | 1990-01-17 |
| KR860009556A (ko) | 1986-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0380727A (ja) | データストリームのフレーム同期検出方法及び装置 | |
| US4312069A (en) | Serial encoding-decoding for cyclic block codes | |
| JP3249405B2 (ja) | 誤り訂正回路および誤り訂正方法 | |
| US5381423A (en) | Process and device for the decoding of a shortened, cyclic binary code using error correction | |
| KR910005792B1 (ko) | 부호화 복호화 방법 | |
| JPH0728227B2 (ja) | Ｂｃｈ符号の復号装置 | |
| EP0944963A1 (en) | Shortened fire code error-trapping decoding method and apparatus | |
| JPS60180222A (ja) | 符号誤り訂正装置 | |
| JPS632370B2 (ja) | ||
| JPS61252719A (ja) | バ−スト誤りの訂正方法および符号・復号装置 | |
| JPS617729A (ja) | 短縮形巡回ブロツクコ−ドにおけるエラ−バ−ストを訂正する装置 | |
| KR100188147B1 (ko) | 주기적 여유 코드를 이용한 오류검출회로 | |
| US4298981A (en) | Decoding shortened cyclic block codes | |
| JPH05227041A (ja) | Ｃｒｃ演算に基づく１ビット誤り訂正回路 | |
| JP3248098B2 (ja) | シンドローム計算装置 | |
| US4193062A (en) | Triple random error correcting convolutional code | |
| JP2694794B2 (ja) | 誤り訂正処理方法 | |
| JP3595271B2 (ja) | 誤り訂正復号方法および装置 | |
| JP3398560B2 (ja) | 短縮化誤り訂正復号装置 | |
| JPS642293B2 (ja) | ||
| JPH0351008B2 (ja) | ||
| RU43420U1 (ru) | Декодирующее устройство кода рида - соломона | |
| JPS62128623A (ja) | 誤り検出訂正装置 | |
| JP2500141B2 (ja) | 誤り訂正方法及び装置 | |
| JPH02141978A (ja) | バースト誤り訂正符号の符号化・復号装置 |