KR860009556A - 사이클릭 코드를 위한 디코딩 방법과 엔코더/디코더 - Google Patents
사이클릭 코드를 위한 디코딩 방법과 엔코더/디코더 Download PDFInfo
- Publication number
- KR860009556A KR860009556A KR1019860003201A KR860003201A KR860009556A KR 860009556 A KR860009556 A KR 860009556A KR 1019860003201 A KR1019860003201 A KR 1019860003201A KR 860003201 A KR860003201 A KR 860003201A KR 860009556 A KR860009556 A KR 860009556A
- Authority
- KR
- South Korea
- Prior art keywords
- flip
- flops
- outputs
- syndrome
- shift register
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/17—Burst error correction, e.g. error trapping, Fire codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4 도는 본 발명에 의한 엔코더/디코더의 실시예의 블록도.
제 5 도는 제 4 도에 표시된 엔코더/디코더의 주요부분의 회로도.
제 6 도는 본 발명에 따라 수신되는 코드 워드를 디코드하기 위한 알고리즘을 표시한 흐름도.
Claims (11)
- 사이클릭 코드에 대한 제너레이터 다항식에 해당하는 위치에 삽입된 배타적 OR 게이트와 함께 l개의 플립플롭으로 이루어지는 피이드백 쉬프트 레지스터를 사용하여 사이클릭 코드를 디코딩하기 위한 디코딩 방법으로 다음의 것들로 이루어지는 것, 수신되는 코드 워드를 순방향으로 피이드백 쉬프트 레지스터에 입력시키기 위한 단계와, 상기의 수신되는 코드 워드를 입력시키는 것이 끝난 후에 바로 신드롬을 감지하기 위한 단계와, 신드롬이 0과 같지 않을 때 피이드백 쉬프트 레지스터의 자리 이동 방향을 전환하기 위한 단계와, 선택된 (l-m) 개의 플립플롭이 모두 0이 될 때까지 피이드백 쉬프트 레지스터를 역방향으로 자리 이동시키기 위한 단계와, 선택된 (l-m) 개의 플립플롭의 상기의 출력이 모두 0이 될 때, 나머지 m개의 플립플롭의 출력을 에러패턴으로서 공급하기 위한 단계.
- 청구범위 제 1 항에 의한 디코딩 방법에 있어서 그 내부에는 상기의 반복적 단계가 하위 (l-m) 개의 플립플롭의 출력을 감지하는 단계로 이루어지는 것.
- 청구범위 제 2 항에 의한 디코딩 방법에 있어서 그 내부에는 상기의 공급 단계가 상위 m 개의 플립플롭의 출력을 공급하는 것.
- l차의 제너레이터 다항식을 근거로 하여 사이클릭 코드를 디코딩하기 위한 디코더로서 다음의 것들로 이루어지는 것. l개의 플립플롭의 사슬(chain), 제너레이터 다항식에 해당하는 상기의 사슬의 위치에 삽입되는 배타적 OR 게이트, 그리고 코드 워드를 받아들이는 입력 단자를 포함하는 양방향 피이드백 쉬프트 레지스터와, 상기의 플립플롭의 모든 출력이 공급되며 상기의 수신된 코드 워드의 신드롬을 감지하기 위한 신드롬테스터와, 상기의 플립플롭 중 선택된 (l-m)개의 출력이 공급되며 선택된 (l-m)개의 상기의 출력이 모두 0인 것을 감지하기 위한 제로 테스터와, 상기의 플립플롭중 나머지 m개의 출력이 공급되며 상기의 수신된 코드 워드의 에러 패턴을 감지하기 위한 에러 패턴 감지 수단과, 그리고 상기의 신드롬 테스터가 상기의 신드롬이 0이 아닌 것을 감지할 때, 상기의 양방향 피이드백 쉬프트 레지스터의 자리 이동 방향을 전환시키기 위한 수단.
- 청구범위 제 4 항에 의한 디코더에 있어서 그 내부에는 상기의 제로 테스터가 상기의 플립플롭중 하위 (l-m)개의 출력을 받아들이는 것.
- 청구범위 제 5 항에 의한 디코더에 있어서 그 내부에는 상기의 에러 패턴 감지 수단이 상기의 플립플롭중 상위 m개의 출력을 받아들이는 것.
- 청구범위 제 4 항에 의한 디코더에 있어서 그 내부에는 상기의 양방향 피이드백 쉬프트 레지스터가 보조 회로를 추가로 포함하며, 각각의 보조 회로는 상기의 플립플롭들의 각각의 입력 단자에 부착되며 상기의 전환수단으로부터 콘트롤 신호를 받아들이는 것.
- 제너레이터 다항식을 근거로 한 사이클릭 코드를 위한 엔코더/디코더로서 다음의 것들로 이루어지는 것. 플립플롭의 사슬과 상기의 플립플롭의 입력에 연결되는 선택 회로와 여러 제너레이터 다항식에 해당하는 상기의 사슬의 위치에 삽입되는 배타적 OR 게이트와 코드 워드를 받아들이는 입력 단자를 포함하며 상기의 플립플롭들의 개수가 상기의 제너레이터 다항식들의 최대 차수와 일치하는 양방향 피이드백 쉬프트 레지스터 수단과, 상기의 플립플롭 중 l개를 선택하기 위한 수단과 상기의 수신되는 코드 워드의 제너레이터 다항식에 해당하는 양방향 피이드백 쉬프트 레지스터를 구성하기 위한 선택 회로와, 상기의 선택된 플립플롭의 모든 출력이 공급되며 상기의 수신되는 코드 워드의 신드롬을 감지하기 위한 신드롬 테스터와. 상기의 선택된 플립플롭 중 하위 (l-m)개의 출력이 공급되며 상기의 하위 (l-m)개의 상기의 출력을 감지하기 위한 제로 테스터와, 상기의 선택된 플립플롭중 나머지의 상위 m개의 출력이 공급되며 상기의 수신되는 코드 워드의 에러 패턴을 감지하기 위한 에러 패턴 감지 수단과, 그리고 상기의 신드롬 테스터가 신드롬이 0이 아님을 감지할 때 상기의 양방향 피이드백 쉬프트 레지스터의 자리 이동 방향을 전환하기 위해 콘트롤 신호를 상기의 선택 회로에 공급하기 위한 수단.
- 청구범위 제 8 항에 의한 엔코더/디코더에 있어서 그 내부에는 상기의 플립플롭의 상기의 개수가 56인 것.
- 청구범위 제 9 항에 의한 엔코더/디코더에 있어서 그 내부에는 상기의 l개가 32개 또는 56개인 것.
- 청구범위 제 10 항에 의한 엔코더/디코더에 있어서 그 내부에는 상기의 선택 수단이 상기의 입력 단자로부터 24번째 플립플롭과 상기의 입력 단자로부터 25번째 플립플롭 사이에 삽입되는 선택 회로로 이루어지는 것.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60093636A JPS61252719A (ja) | 1985-05-02 | 1985-05-02 | バ−スト誤りの訂正方法および符号・復号装置 |
| JP93636 | 1985-05-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR860009556A true KR860009556A (ko) | 1986-12-23 |
| KR900001837B1 KR900001837B1 (en) | 1990-03-24 |
Family
ID=14087826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR8603201A KR900001837B1 (en) | 1985-05-02 | 1986-04-25 | Decoding method for cyclic code and encoder/decoder |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0200124A3 (ko) |
| JP (1) | JPS61252719A (ko) |
| KR (1) | KR900001837B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4916702A (en) * | 1988-06-17 | 1990-04-10 | Cyclotomics, Inc. | Elongated burst trapping |
| GB2242104B (en) * | 1990-02-06 | 1994-04-13 | Digital Equipment Int | Method and apparatus for generating a frame check sequence |
| NL9101376A (nl) * | 1990-08-16 | 1992-03-16 | Digital Equipment Corp | Een verbeterd foutendetectie-codeerstelsel. |
| JP4071879B2 (ja) | 1998-12-09 | 2008-04-02 | 富士通株式会社 | 誤り検出器、この誤り検出器を備えた通信システム、および誤り検出方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3402390A (en) * | 1965-03-01 | 1968-09-17 | Motorola Inc | System for encoding and decoding information which provides correction of random double bit and triple bit errors |
| US3801955A (en) * | 1971-12-13 | 1974-04-02 | Honeywell Inf Systems | Cyclic code encoder/decoder |
-
1985
- 1985-05-02 JP JP60093636A patent/JPS61252719A/ja active Pending
-
1986
- 1986-04-18 EP EP86105428A patent/EP0200124A3/en not_active Withdrawn
- 1986-04-25 KR KR8603201A patent/KR900001837B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900001837B1 (en) | 1990-03-24 |
| EP0200124A3 (en) | 1990-01-17 |
| EP0200124A2 (en) | 1986-11-05 |
| JPS61252719A (ja) | 1986-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1455458B1 (en) | Method for a general turbo code trellis termination | |
| US4539684A (en) | Automatic frame synchronization recovery utilizing a sequential decoder | |
| KR900005242A (ko) | 에러정정회로 | |
| US5748652A (en) | Apparatus for detecting and correcting cyclic redundancy check errors | |
| KR970706655A (ko) | 다목적 에러 교정 시스템(versatile error correction system) | |
| KR920700429A (ko) | 프로그램 가능한 에러 정정 수단 및 방법 | |
| EP0282154A3 (en) | Analog-to-digital converter with error checking and correction circuits | |
| US3372376A (en) | Error control apparatus | |
| US5150369A (en) | High-speed convolutional decoder | |
| KR960016539A (ko) | 상대구조를 이용한 가변장 복호화장치 | |
| KR860009556A (ko) | 사이클릭 코드를 위한 디코딩 방법과 엔코더/디코더 | |
| KR910005586A (ko) | 사다리형 저항회로를 갖는 디지탈/아날로그 변환기 | |
| JPS617729A (ja) | 短縮形巡回ブロツクコ−ドにおけるエラ−バ−ストを訂正する装置 | |
| KR100188147B1 (ko) | 주기적 여유 코드를 이용한 오류검출회로 | |
| JPS61237521A (ja) | 誤り訂正符号の符号化・復号化回路 | |
| GB9313412D0 (en) | Digital signal comparsion circuitry | |
| SE512145C2 (sv) | Anordning för korrigering av skur- och slumpfel | |
| RU1777244C (ru) | Декодер кодов Рида-Соломона | |
| SU1270899A1 (ru) | Кодек блочных кодов | |
| KR890011242A (ko) | 에러 정정 디코더회로 | |
| TW238441B (en) | Cyclic redundancy encoder/decoder | |
| KR0180305B1 (ko) | 비터비 디코더의 분기 메트릭 계산회로 | |
| FR2367383A1 (fr) | Dispositif et methode pour la detection des erreurs dans les systemes de transmission numerique | |
| KR940001492Y1 (ko) | 멀티 키 패드 스위치 회로 | |
| KR890007345Y1 (ko) | 디지탈 오디오에서의 리드-솔로몬 엔코오더의 코오드 워드 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040302 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |