KR920700429A

KR920700429A - 프로그램 가능한 에러 정정 수단 및 방법

Info

Publication number: KR920700429A
Application number: KR1019900702299A
Authority: KR
Inventors: 알렉산더 에르하트 리챠드; 사빈 델루카 조앤; 토마스 맥러프린 케빈
Original assignee: 빈센트 죠셉 로너; 모토로라 인코포레이티드
Priority date: 1989-03-13
Filing date: 1990-03-09
Publication date: 1992-02-19
Also published as: ATE139354T1; WO1990010905A1; US5051999A; EP0416081A4; DE69027385T2; EP0416081A1; DE69027385D1; KR940004330B1; JPH03505274A; EP0416081B1

Abstract

내용 없음

Description

프로그램 가능한 에러 정정 수단 및 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명을 포함한 페이징 수신기를 도시한도,

제2도는 본 발명을 따른 프로그램 가능한 에러 정정 수단의 블록선도,

제3A도는 제어수단의 동작을 상세히 도시한 순서도.

Claims

다수 신호 시스템 중 적어도 하나에 전송된 메시지 정보를 수신하는 페이징 수신기에 의하여 수신된 메시지 정보내에서 에러를 정정하는 방법에 있어서, 각 신호 시스템은 메시지 정보가 포함되어 있는 코드 워드를 가지며, 각 코드 워드 구조는 다수 정보 중 하나와 에러 정정용 패리티 조합을 가지며, 여기서 각 신호 시스템은 대응하는 코드 워드 구조를 갖고 있고, 페이징 수신기는 다수 코드 워드 구조 각각에 있는 에러를 정정하도록 프로그램될수 있는 프로그램 가능한 에러 정정 수단을 포함하며, a)메시지가 수신되는 신호 시스템 결정 및 b)신호 시스템 결정에 응답해서 상기 프로그램 가능한 에러 정정 수단을 프로그램하는 단계를 구비하는 에러 정정 방법.
제1항에 있어서, 페이징 수신기는 메모리 수단을 더 포함하며, 상기 메모리 수단은 메시지 정보가 수신되는 신호 시스템을 타나내는 시스템 신호를 갖고 신호 시스템 결정 단계 a)가 상기 메모리 수단의 시스템 신호로 부터 신호 시스템 결정하는 것을 포함하는 에러 정정 방법.
제2항에 있어서, 상기 메모리 수단이 프로그램 가능한 판독 전용 메모리를 구비하는 에러 정정 방법.
제1항에 있어서, 각 신호 시스템 결정 단계 a)는 상기 제1신호를 수신 및 검출하고 제1신호에 응답해서 신호 시스템을 결정하는 것을 포함하는 에러 정정 방법.
제1항에 있어서, 각 코드 워드 구조는 (n, k, e)값을 가지며, 여기서 n은 코드 워드에서 전 비트수와 대응하고, k는 코드워드에서 정보 비트수와 대응하고 e는 상기 프로그램 가능한 정정 수단에 의하여 코드 워드에서 정정되는 비트 수에 대응하며, 상기 코드 워드는 k정보 비트 및 생성 다항식 g(x)에 응답해서 발생되는 n-k 패리티 비트를 가지며 여기서, 프로그램 단게 b)는 n, k, e 및 g(x)에 대응하는 값으로 상기 프로그램 가능한 에러 정정 수단을 프로그램 하는 것을 포함하는 에러 정정 방법.
제1항에 있어서, 각 코드 워드 구조는 (n,k,e)값을 가지며, 여기서 n은 코드 워드에서 전 비트수와 대응하고, k는 코드워드에서 정보 비트수와 대응하고 e는 상기 프로그램 가능한 에러 정정 수단에 의하여 코드워드에서 정정되는 비트수와 대응하며, 상기 코드 워드는 k정보 비트 및 생성 다항식 g(x)에 응답해서 발생되는 n-k 패리티 비트를 가지며, 여기서 n값은 다수 코드 워드 구조 사이에서 일정하고 프로그램 단계 b)는 k,e 및 g(x)에 대응하는 값으로 상기 프로그램 가능한 에러 정정 수단을 프로그램하는 것을 포함하는 에러 정정방법.
제1항에 있어서, 각 코드 워드 구조는 (n,k,e)값을 가지며, 여기서 n은 코드 워드에서 전 비트수와 대응하고, k는 코드워드에서 정보 비트수와 대응하고 e는 상기 프로그램 가능한 에러 정정 수단에 의하여 코드워드에서 정정되는 비트수와 대응하며, 상기 코드 워드는 k정보 비트 및 생성 다항식 g(x)에 응답해서 발생되며, 여기서 n 및 e 값은 다수 코드 워드 구조 사이에서 일정하고 프로그램 단계 b)는 k, 및 g(x)에 대응하는 값으로 상기 프로그램 가능한 에러 정정수단을 프로그램하는 것을 포함하는 에러 정정 방법.
제1항에 있어서, 메시지 정보 수신 및 상기 프로그램 가능한 에러 정정수단으로 수신된 메시지 정보를 정정하는 단계를 포함하는 에러 정정 방법.
제1항에 있어서, 상기 메시지 정보는 메시지 정보가 의도된 페이징 수신기를 나타내는 어드레스 정보를 포함하며 프로그램 가능한 에러 정정 수단은 어드레스 정보를 정정하는 에러 정정 방법.
제1항에 있어서, 상기 프로그램 가능한 마에러 정정 수단은 조합 및 순차 논리 회로를 필수적으로 구비하고 단일 모놀리딕 집적 회로상에 마이크로프로세스 수단과 함께 집적되는 것을 구비하며, 여기서 상기 마이크로프로세스 수단이 상기 에러 정정 수단을 동작시키는 에러 정정 방법.
다수 코드 워드 구조내에서 메시지 정보를 수신하는 페이징 수신기에 의하여 수신되는 메시지 정보 내에서의 에러 정정 방법에 있어서, 각 코드 워드는 다수 정보중 하나 및 에러 정정용 패리티 구조를 가지며, 여기서 제1코드 워드 구조는 메시지 정보의 제1부분에서 사용되고 제2코드 워드 구조는 메시지 정보의 제1부분에서 사용되고 제2코드 워드 구조는 메시지 정보의 후속 부분에서 사용되며, 상기 페이징 수신기는 다수 코드 워드 구조에서 에러를 정정하기 위하여 프로그램되는 프로그램 가능한 에러 정정 수단을 포함하며, a) 제1코드 워드 구조에서 에러를 정정하기 위하여 프로그래 가능한 에러 정정 수단을 프로그램 b)메시지 정보의 제1부분을 수신 및 c)제2코드 워드 구조에서 에러를 정정하기 위하여 프로그램 가능한 에러 정정 수단을 프로그램하는 단계를 구비하는 에러 정정 방법.
제1항에 있어서, 각 코드 워드 구조는 (n,k,e)값을 가지며, 여기서 n은 코드 워드에서 전 비트수와, 대응하고, k는 코드워드에서 정보 비트수와 대응하고 e는 코드워드에서 정정되는 비트수와 대응하며, 상기 코드 워드는 생성 다항식 g(x)에 응답해서 발생되는 n-k 패리티 비트를 가지며, 여기서 프로그램 단계 a)제1코드 워드 구조의 n,k,e 및 g(X)에 대응하는 값으로 에러 정정 수단을 프로그램하는 것을 포함하고 프로그램 단계 c)는 제 2코드 워드 구조의 n,k,e 및 g(x)에 대응하는 값으로 프로그램 가능한 에러 정정 수단을 프로그램하는 것을 포함하는 에러 정정방법.
제1항에 있어서, 각 코드 워드 구조는 (n,k,e)값을 가지며, 여기서 n은 코드 워드에서 전 비트수와 대응하고, k는 코드워드에서 정보 비트수와 대응하고 e는 코드워드에서 정정되는 비트에 대응하며, 상기 코드 워드는 생성 다항식 g(x)에 응답해서 발생되는 n-k 패리티 비트를 가지며, 여기서 n,k 및 g(x) 제1및 제2코드 워드 구조 사이에서 동일하고 프로그램 단계 a)는 제1코드 워드 구조의 e에 대응하는 값으로 프로그램 가능한 에러 정정수단을 프로그램하는 것을 포함하고 프로그램단계 c)는 제2코드 워드 구조의 e에 대응하는 값으로 프로그램 가능한 에러 정정 수단을 프로그램하는 것을 포함하는 에러 정정방법.
제11항의 에러 정정수단에 있어서, 상기 프로그램 가능한 에러 정정 수단은 조합 및 순차 논리 회로를 필수적으로 구비하고 단일 모놀리딕 집적 회로상에 마이크로프로세스 수단과 함께 집적되는 것을 구비하며, 상기 마이크로프로세스 수단은 상기 에러 정정 수단을 동작시키는 것을 특징으로 하는 에러 정정수단.
n전 비트, k정보 비트 및 생성 다항식 g(x)에 의하여 k정보 비트를 곱하므로서 발생되는 n-k패리티 비트를 갖는 코드 워드 구조 범위내에서의 데이타에서 단일 비트 에러를 정정하기 위한 에러 정정 수단에 있어서, 데이타를 저장하고, 데이타를 이동시키며 정정 신호에 응답해서 상기 메모리 수단 내에서 단일 소정 비트 위치를 보수하기 위한 정정 수단을 갖는 메모리 수단, n-k의 길이를 가지고 코드 워드 구조의 g(x)에 대응하는 피드백 값으로 프로그램되는 선형 피드백 이동 레지스터를 구비하며, 여기서 상기 선형 피드백 이동레지스터를 구비하며, 여기서 상기 선형 피드백 이동 레지스터를 수신하고 제1신드롬을 계산하며, 게다가 선형 피드백 레지스터의 각 이동이 후속신드롬을 계산하고, 소정신드롬과 동일하게 되는 제1 또는 후속 신드롬에 응답해서 상기 정정 신호를 발생시키는 검사 수단 및 상기 메모리 수단 및 상기 선형 피드백 이동 래지스터 수단을 이동시키기 위한 상기 검사 수단에 응답하는 제어수단을 구비하는 에러 정정수단.
제15항에 있어서, 제어 수단이 0과 동일하게 되는 제1신드롬에 응답해서 이동을 방지하는 것을 특징으로 하는 에러 정정 수단.
제15항에 있어서, 상기 메모리 수단 길이 n의 이동 레지스터로서 기능하고 이동 레지스터의 출력은 이동 레지스터의 입력에 연결되며 그것에 의해 상기 메모리 수단 내에서 데이타의 원형 이동을 제공하는 것을 특징으로 하는 에러 정정수단.
제17항에 있어서, 상기 정정 신호가 발생되거나 n이동이 이루어질때 까지 상기메모리 수단 및 상기 선형 피드백 이동 레지스터를 이동시키는 상기 제어수단을 구비하며, 여기서 상기 제어수단은 상기 메모리 수단의 전 n이동을 일으키는 동안 정정 신호에 응답해서 상기 선형 피드백 이동 레지스터의 이동을 방지하는 것을 특징으로 하는 에러 정정 수단.
제15항에 있어서, 소정 신드롬은 n-k 비트 위치를 포함하며, 여기서 n-k-1 비트는 0상태에 있고 소정위치에 있는 단일 비트는 1상태에 있는 것을 특징으로 하는 에러 정정 수단.
제19항에 있어서, 상기 검사 수단은 k-n-1 반전 입력 및 1비반전 입력을 갖는 AND게이트와 동일한 기능을 구비하며, 상기 입력은 신드롬에 연결되며 여기서 비반전 입력은 신드롬의 소정위치에 연결되고 반전입력은 신드롬의 나머지 위치에 연결되고 정정 신호는 AND 게이트의 출력에서 논리1에 대응한다.
제15항에 있어서, 상기 에러 정정 수단은 조합 및 순차 논리 회로를 필수적으로 구비하고 단일 모놀리딕 집적 회로상에 마이크로프로세스 수단과 함께 집적되는 것을 구비하며, 여기서 상기 마이크로프로세스 수단은 상기 에러 정정 수단을 동작시키는 것을 특징으로 하는 에러 정정 수단.
코드 워드내에 있는 데이타내에서 단일 비트 에러를 정정하는 방법에 있어서, a)메모리 수단에 코드워드 데이타 저장 b)코드 워드 데이타를 선형 피드백 이동 레지스터로 이동시키므로서 제1신드롬 계산, c)소정값과 동일하게 되도록 신드롬 검사, d)메모리 수단내에 있는 데이타 이동 및 선형 피드백 이동 레지스터를 이동시키므로서 후속 신드롬을 계산, e)신드롬에 대한 소정값이 발견될 때 까지 단계 c) 및 d)를 반복하고, f)소정 신드롬의 발견에 응답해서 메모리 수단에서 소정의 위치를 보수하는 단계를 구비하는 에러 정정 방법.
제22항에 있어서, 단계 d), e) 및 f)는 만일 제1신드롬이 0과 동일하지 않으면 수행되지 않는 것을 특징으로 하는 에러 정정 방법.
제22항에 있어서, 단계 d)의 상기 이동에 앞서서 코드 워드의 위치와 동일한 위치의 메모리 수단내에서 데이타를 회복시키는 단계를 구비하는 에러 정정 방법.
제22항에 있어서, 상기 신드롬은 다수 비트를 구비하고 소정값은 대응하는 다수 비트를 구비하며, 여기서 소정값은 소정 비트 위치가 논리 1 상태를 갖고 나머지 비트 위치가 논리 0상태를 갖는것과 대응하는 것을 특징으로 하는 에러 정정 방법.
데이타가 k-n비트 이상에 의하여 분리된 2비트 에러를 가지며 n전 비트, k정보 비트 및 생성 다항식 g(x)에 의하여 정보 비트를 곱하므로서 발생되는 n-k패리티 비트를 갖는 코드 워드 구조내에 있는 데이타에서 2비트 에러를 정정하기 위한 에러 정정수단에 있어서, 데이터를 저장하고 데이터를 이동시키는 메모리 수단을 구비하며, 상기 메모리 수단내에서 n-k 위치를 보수하기 위한 제1정정 수단 단일 소정 비트 위치를 보수하기 위한 제1정정 수단 단일 소정 비트 위치를 보수하기 위한 제2정정 수단을 갖는 상기 메모리 수단, n-k의 길이를 갖고 코드 워드 구조의 g(x)에 대응하는 피드백 값으로 프로그램되는 선형 피드백 이동 레지스터 수단을 구비하며 데이타를 수신하고 제1신드롬을 계산하며 더구나 선형 피드백 레지스터의 각 이동이 후속 신드롬을 계산하는 선형 피드백 이동 레지스터 수단, 상기 제1 및 후속 신드롬으로부터 소정값을 공제하므로서 마스크된 신드롬을 발생시키는 공제 수단, 1의 가중치를 갖는 상기 마스크된 신드롬에 응답해서 정정 신호를 발생시키므로서 마스크된 신드롬에서 단일 논리 1과 n-k-l 논리 0을 갖는 가중치 검사 수단 및 상기 메모리 수단 및 상기 선형 피드백 이동 레지스터를 이동시키고 제1정정 수단이 마스크된 신드롬 내에서 논리 1의 위치에 대응하는 상기 메모리 수단에서 1비트를 보수시키고 제2정정 수단이 정정 신호에 응답해서 단일 소정 비트를 보수 시키는 상기 가중치 검사 수단에 응답하는 제어수단을 구비하는 상기 에러 정정 수단.
제26항에 있어서, 소정은 소정 비트 위치에서 발생한 비트에러로 부터 야기한 신드롬에 대응하는 것을 특징으로 하는 에러 정정 수단.
제26항에 있어서, 상기 에러 정정 수단은 조합 및 순차 논리 회로를 필수적으로 구비하는 에러 정정 수단.
제27항에 있어서, 상기 에러 정정수단은 단일 모놀리의 집적 회로상에 마이크로프로세스와 함께 집적되는 것을 구비하며, 여기서 상기 마이크로프로세스 수단이 상기 에러 정정 수단을 동작시키는 것을 특징으로 하는 에러 정정 수단.
데이타는 k-n비트 이상에 의하여 분리된 2비트 에러를 가지며 n전 비트, k정보 비트 및 생성 다항식 g(x)에 의하여 정보 비트를 곱하므로서 발생되는 n-k패리티 비트를 갖는 코드 워드 구조내에 있는 데이타에서 2비트 에러를 정정하기 위한 방법에 있어서, a)메모리 수단에 코드 워드를 저장하며 데이타를 이동시키고 상기 메모리 수단내에서 n-k 위치를 보수하기 위한 제1정정 수단 및 단일 소정 비트 위치를 보수하기 위한 제2정정 수단을 갖는 상기 메모리 수단, b)코드 워드 데이타를 선형 피드백 이동 레지스터로 이동시키므로서 계산된 제1신드롬으로부터 소정 값 공제에 의하여 제1마스크된 신드롬을 계산, c)마스크된 신드롬이 1의 가중치를 갖도록 하므로서 마스크된 신드롬에서 단일 논리 1 및 n-k-1논리 0을 갖는 검사, d)메모리 수단내에서 데이타를 이동시키고 선형 피드백 이동 레지스터에 의하여 계산된 후속 신드롬으로 부터 소정값 공제에 의하여후속 마스크된 신드롬을 계산, e)가중치 1를 갖는 마스크된 신드롬이 발견될때 까지 단계 c) 및 d)가 반복, f)프라임 (prime) 신드롬 내에서 논리 1의 위치에 대응하는 상기 제1정정 수단에서 1비트를 보수하고 가중치 1를 갖는 마스크된 신드롬 발견에 응답해서 제2정정수단에서 단일 소정 비트를 보수시키는 단게를 구비하는 에러 정정 방법.
제30항에 있어서, 단계 d)의 상기 이동에 앞서서 코드 워드의 위치와 동일한 위치의 메모리 수단내에서 데이타를 회복시키는 단계를 구비하는 에러 정정 방법.
제30항에 있어서, 단계 d),e) 및 f)는 제1신드롬이 0과 동일하지 않으면 수행되지 않는 것을 특징으로 하는 에러 정정방법.
조합 n,k 및 g(x)는 각 코드 워드 구조에 유일하며 n 전비트, k정보 비트 및 생성 다항식 g(x)에 의하여 k정보 비트를 곱하므로서 발생되는 n-k 패리티 비트를 갖는 다수 코드 워드 구조 중 하나내에 있는 데이타에서 비트 에러를 정정하기 위한 프로그램 가능한 에러 정정 수단에 있어서, 데이타의 코드 워드 구조를 결정하기 위한 선택 수단, 데이타를 저장하고, 데이타를 이동시키며 상기 메모리 수단 내에서 위치를 보수하기 위한 제1정정 수단을 갖는 상기 메모리 수단, g(x)에 대응하는 값으로 프로그램되고 n비트의 데이타를 수신하고 수신에 응답해서 제1신드롬을 계산하는 프로그램 가능한 선형 피드백 이동 레지스터 수단을 구비하며, 여기서 선형 피드백 레지스터의 각 이동이 후속 신드롬을 계산하고 더구나 제1 및 후속 신드롬은 n-k비트이고 g(x)에 대응하는 n,k값 및 피드백 값은 상기 선택 수단에 의하여 결정된 코드 워드 구조에 응답해서 프로그램되는 프로그램 가능한 선형 피드백 이동 레지스터 수단, 제1소정값 보다 작거나 동일한 가중치를 갖는 제1 또는 후속 신드롬에 응답해서 제1정정 신호를 발생시키므로서 제1소정 값보다 적거나 동일한 다수의 논리 값을 갖는 가중치 검사 수단 및 상기 메모리 수단 및 상기 선형 피드백 레지스터 수단을 이동시키고 상기제1정정 수단이 제1정정 신호에 응답해서 제1 또는 후속 신드롬 내에서 논리 값의 위치에 대응하는 비트를 보수시키는 상기 가중치 검사 수단에 응답하는 제어 수단을 구비하는 상기 에러 정정 수단.
제33항에 있어서, 상기 메모리 수단이 길이 n의 이동 레지스터로서 기능하여 프로그램되는 프로그램가능한 에러 정정 수단을 구비하며, 여기서 n길이는 상기 선택수단에 의하여 결정된 코드 워드 구조에 응답해서 프로그램되고 이동 레지스터의 출력은 이동 레지스터의 입력에 연결되므로서 상기 메모리 수단내에서 데이타의 원형 이동을 제공하는 것을 특징으로 하는 프로그램 가능한 에러 정정 수단.
제33항에 있어서, 제1소정값은 1이고 프로그램 가능한 에러 정정 수단은 데이타에서 단일 비트 에러를 정정하는 것을 특징으로 하는 프로그램 가능한 에러 정정 수단.
제33항에 있어서, 제1소정값은 2이고 프로그램 가능한 에러 정정수단은 2비트 에러가 n-k 또는 그 이하 비트에 의하여 분리되는 동안 데이타 내에서 2비트 에러까지 정정하는 것을 특징으로 하는 프로그램 가능한 에러 정정 수단.
제33항에 있어서, 제1소정값은 3이고 프로그램 가능한 에러 정정수단은 3비트 에러가 n-k 또는 그 이하 비트에 의하여 분리되는 동안 데이타 내에서 3비트 에러까지 정정하는 것을 특징으로 하는 프로그램 가능한 에러 정정 수단.
제33항에 있어서, 제1소정값은 상기 선택 수단에 의하여 결정된 코드 워드 구조와 관련되는 프로그램 가능한 에러 정정 수단.
제33항에 있어서, 상기 선택 수단은 마이크로프로세스 수단 및 메모리 수단 내에서 구비되며, 상기 프로그램 가능한 선형 이동 레지스터 수단, 상기 가중치 검사 수단 및 상기 제어 수단은 단일 모놀리딕 집적 회로상에 마이크로프로세스 수단과 함께 집적되는 조합 및 순차 논리 회로를 필수적으로 구비하는 프로그램 가능한 에러 정정 수단.
제33항에 있어서, 상기 제1 및 후속 신드롬으로부터 제2소정값 공제에 의하여 마스크된 신드롬을 발생시키는 공제 수단, 상기 메모리 수단내에서 단일 소정 비트 위치를 보수하기 위한 제2정정 수단을 갖는 상기 메모리 수단, 제2소정값 보다 작거나 동일한 가중치를 갖는 마스크된 신드롬에 응답해서 제2정정 신호를 발생시키므로서 제2소정값 보다 작거나 동일한 다수의 논리 값을 갖는 추가적으로 마스크된 신드롬에 응답하는 상기 가중치 검사 수단 및 상기 메모리 수단 및 상기 선형 피드백 이동레지스터를 이동시키고 상기 제1수단이 마스크된 신드롬내에서 논리값 위치에 대응하는 비트를 보수시키고 상기 제2정정 수단이 제2정정 신호에 응답해서 상기 메모리 수단 내에서 상기 단일 소정 비트 위치를 보수시키는 상기 가중치 검사 수단에 응답하는 제어 수단을 구비하는 프로그램 가능한 에러 정정 수단.
제40항에 있어서, 제1소정값이 1이고 제2소정값이 2이고 소정비트 위치는 2비트 에러를 정정하기 위하여 제공되도록 선택되며 2비트 에러는 데이타의 어느 장소에서도 일어날수 있는 것을 특징으로 하는 프로그램 가능한 에러 정정 수단.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.