KR900005242A - 에러정정회로 - Google Patents

에러정정회로 Download PDF

Info

Publication number
KR900005242A
KR900005242A KR1019890012461A KR890012461A KR900005242A KR 900005242 A KR900005242 A KR 900005242A KR 1019890012461 A KR1019890012461 A KR 1019890012461A KR 890012461 A KR890012461 A KR 890012461A KR 900005242 A KR900005242 A KR 900005242A
Authority
KR
South Korea
Prior art keywords
code
circuit
crc check
sequence
crc
Prior art date
Application number
KR1019890012461A
Other languages
English (en)
Other versions
KR930001071B1 (ko
Inventor
히데오 요시다
Original Assignee
시기 모리야
미쯔비시덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쯔비시덴끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR900005242A publication Critical patent/KR900005242A/ko
Application granted granted Critical
Publication of KR930001071B1 publication Critical patent/KR930001071B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • General Physics & Mathematics (AREA)
  • Algebra (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

내용 없음

Description

에러정정회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예를 도시한 블럭도.
제2도는 제1도의 동작을 설명하기 위한 플로우차트.

Claims (5)

  1. 데이타의 에러를 정정하는 RS부호를 외부부호로 하고, 또한 상기 데이타의 에러를 검출하는 CRC를 내부부호로 하는 부호계열을 여러개 교착한 데이타계열을 저장하는 버퍼메모리(1), 상기 데이타계열의 교착을 푸는 인터페이스(2), 상기 RS부호의 신드롬에서 갈로아체상의 사칙연산을 실행함과 동시에 에러위치에서 에러수치를 구하고 정정하는 갈로아체 연산회로(3), 상기 데이타에서 상기 신드롬을 계산함과 동시에 상기 사칙연산의 결과에서 첸서치에 의해 에러위치를 구하는 RS부호 시켄스회로(23), 상기 CRC의 부호화 계산을 실행하는 CRC부호화 시켄스회로(22) 및 상기 인터페이스(2), 상기 갈로아체 연산회로(3), 상기 RS부호 시켄스회로(23) 및 상기 CRC부호화 시켄스회로(22)를 제어하는 제어회로(5)를 포함하는 에러정정회로에 있어서, 상기 RS부호 시켄스회로 및 상기 CRC부호화 시켄스회로를 병렬회로로 한 시켄스회로를 구성함과 동시에 상기 제어회로에서 제어신호에 의해 상기 RS부호 시켄스회로 및 상기 CRC부호와 시켄스회로중의 한쪽을 선택적으로 동작시키도록 한 것을 특징으로 하는 에러정정회로.
  2. 특허청구의 범위 제1항에 있어서, 교착한 각 부호계열에서 제1의 부호계열의 CRC체크 부호를 CRC부호화 시켄스회로로 구하여 갈로아체 연산회로내에 기억하고, 다음에 제2의 부호계열의 CRC체크부호를 CRT부호화 시켄스회로로 구하여 갈로아체 연산회로내에 기억하고 있는 제1의 부호계열의 CRC체크 부호와 논리가산해서 이것을 기억하고, 이것을 제2의 부호계열과 마찬가지로 해서 교착단수분을 실행하고, 최후에 얻어지는 갈로아체 연산회로내에 기억하고 있는 CRC체크부호를 부호화에서는 버퍼메모리내의 CRC체크부호부분에 라이트하고, 복호화에서는 버퍼메모리내의 CRC체크부호와 일치하는가 아닌가에 따라 에러를 검출하는 것을 특징으로 하는 에러정정회로.
  3. 특허청구의 범위 제1항에 있어서, 부호화에서는 CRC체크부호를 계산하기 전에 버퍼메모리내의 CRC체크 부호부분을 클리어한 후, CRC체크부호를 계산하는 시점에서 버퍼메모리내의 CRC체크부호부분을 포함해서 CRC부호화 시켄스회로로 CRC체크부호를 계산하는 것을 특징으로 하는 에러정정회로.
  4. 특허청구의 범위 제1항 또는 제2항에 있어서, 복호에 있어서는 제1의 부호계열에 대해서 RS복호에 의해서 버퍼메모리내의 제1의 부호계열의 데이타를 정정하고, 제2의 부호계열에 대해서 RS복호를 행하는 사이 RS시켄스회로를 사용하지 않는 동안, CRC부호화 시켄스회로를 선택해서 제1의 부호계열의 CRC체크부호를 계산하고, 이후 마찬가지로 해서 각 부호계열의 RS복호를 행하는 동안에 전의 RS복호에 의해 정정한 부호계열의 CRC체크부호를 계산하여 이들 각 부호계열의 CRC체크부호를 논리 가산한 결과를 버퍼메모리내의 CRC체크 부호와 일치하는가의 여부에 따라 RS복호후의 에러를 검출하는 것을 특징으로 하는 에러정정회로.
  5. 특허청구의 범위 제1항 또는 제2항에 있어서, 복호에 있어서는 각 부호계열의 CRC체크부호를 계산하는 시점에서 버퍼메모리내의 CRC체크부호를 포함하고, CRC부호화 시켄스회로에 의해 CRC체크부호를 계산하는 시점에서 버퍼메모리내의 CRC체크부호부분을 포함해서 CRC부호화 시켄스회로에 의해서 CRC체크부호를 계산하고, 버퍼메모리내의 CRC체크부호부분에 대해서 CRC체크부호를 갈로아체 연산회로에서 계산하고, 이것을 앞서의 CRC체크부호와 갈로아체 연산회로와 논리가산하고, 앞서의 CRC체크부호에서 버퍼메모리내의 CRC체크부호의 영향을 제거한 후, 버퍼메모리내의 CRC체크부호와 일치하는가의 여부에 따라 에러를 검출하는 것을 특징으로 하는 에러정정회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890012461A 1988-09-02 1989-08-31 에러 정정회로 KR930001071B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP263-218262 1988-09-02
JP218262 1988-09-02
JP63218262A JP2695195B2 (ja) 1988-09-02 1988-09-02 誤り訂正回路

Publications (2)

Publication Number Publication Date
KR900005242A true KR900005242A (ko) 1990-04-13
KR930001071B1 KR930001071B1 (ko) 1993-02-15

Family

ID=16717116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012461A KR930001071B1 (ko) 1988-09-02 1989-08-31 에러 정정회로

Country Status (7)

Country Link
US (1) US5068857A (ko)
EP (1) EP0357461B1 (ko)
JP (1) JP2695195B2 (ko)
KR (1) KR930001071B1 (ko)
CN (1) CN1012400B (ko)
CA (1) CA1322056C (ko)
DE (1) DE68924944T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340125B1 (ko) * 1999-10-06 2002-06-10 지 천 만 자외선 살균기의 전원 공급회로

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0318364A1 (fr) * 1987-11-24 1989-05-31 Gaston Huguenin Ensemble de coffre-fort
JPH0458619A (ja) * 1990-06-28 1992-02-25 Canon Inc 誤り訂正システム
WO1992013344A1 (en) * 1991-01-22 1992-08-06 Fujitsu Limited Error correction processing device and error correction method
DE69223694T2 (de) * 1991-07-18 1998-04-23 Canon Kk Kodierungs- und Dekodierungssystem zur Fehlerkorrektur
DE69325415T2 (de) * 1992-05-18 1999-11-25 Canon Kk Datenverarbeitungsvorrichtung
US5446745A (en) * 1992-10-05 1995-08-29 Mitsubishi Semiconductor America, Inc. Apparatus for correcting errors in optical disks
JP2821324B2 (ja) * 1992-11-04 1998-11-05 三菱電機株式会社 誤り訂正回路
US5357527A (en) * 1992-12-31 1994-10-18 Trimble Navigation Limited Validation of RAM-resident software programs
FI940322A (fi) * 1993-01-25 1994-07-26 Hughes Aircraft Co Parannettu virheen korjaava dekooderi ja menetelmä vastaanottajille digitaalisissa solukkokommunikaatiojärjestelmissä
US5465260A (en) * 1993-11-04 1995-11-07 Cirrus Logic, Inc. Dual purpose cyclic redundancy check
KR0147150B1 (ko) * 1995-06-29 1998-09-15 김주용 디코더를 이용한 순환 리던던시 체크 오류 검출 및 정정 장치
JP3154679B2 (ja) * 1996-10-18 2001-04-09 三菱電機株式会社 連接符号の誤り訂正復号装置及び復号方法
US5970075A (en) * 1997-06-18 1999-10-19 Uniden San Diego Research And Development Center Inc. Method and apparatus for generating an error location polynomial table
CN100383886C (zh) * 1998-02-25 2008-04-23 松下电器产业株式会社 纠错装置和纠错方法
US6092231A (en) * 1998-06-12 2000-07-18 Qlogic Corporation Circuit and method for rapid checking of error correction codes using cyclic redundancy check
US7111228B1 (en) 2002-05-07 2006-09-19 Marvell International Ltd. System and method for performing parity checks in disk storage system
US7007114B1 (en) 2003-01-31 2006-02-28 Qlogic Corporation System and method for padding data blocks and/or removing padding from data blocks in storage controllers
US7287102B1 (en) 2003-01-31 2007-10-23 Marvell International Ltd. System and method for concatenating data
US7039771B1 (en) 2003-03-10 2006-05-02 Marvell International Ltd. Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers
US7870346B2 (en) 2003-03-10 2011-01-11 Marvell International Ltd. Servo controller interface module for embedded disk controllers
US7492545B1 (en) 2003-03-10 2009-02-17 Marvell International Ltd. Method and system for automatic time base adjustment for disk drive servo controllers
US7080188B2 (en) 2003-03-10 2006-07-18 Marvell International Ltd. Method and system for embedded disk controllers
US7064915B1 (en) 2003-03-10 2006-06-20 Marvell International Ltd. Method and system for collecting servo field data from programmable devices in embedded disk controllers
US7526691B1 (en) 2003-10-15 2009-04-28 Marvell International Ltd. System and method for using TAP controllers
KR100594241B1 (ko) * 2004-01-29 2006-06-30 삼성전자주식회사 순방향 치엔 서치 방식의 리드 솔로몬 디코더 회로
US7139150B2 (en) 2004-02-10 2006-11-21 Marvell International Ltd. Method and system for head position control in embedded disk drive controllers
US7120084B2 (en) 2004-06-14 2006-10-10 Marvell International Ltd. Integrated memory controller
US8166217B2 (en) 2004-06-28 2012-04-24 Marvell International Ltd. System and method for reading and writing data using storage controllers
US9201599B2 (en) 2004-07-19 2015-12-01 Marvell International Ltd. System and method for transmitting data in storage controllers
US8032674B2 (en) 2004-07-19 2011-10-04 Marvell International Ltd. System and method for controlling buffer memory overflow and underflow conditions in storage controllers
US7757009B2 (en) 2004-07-19 2010-07-13 Marvell International Ltd. Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device
US7386661B2 (en) 2004-10-13 2008-06-10 Marvell International Ltd. Power save module for storage controllers
US7240267B2 (en) 2004-11-08 2007-07-03 Marvell International Ltd. System and method for conducting BIST operations
US7802026B2 (en) 2004-11-15 2010-09-21 Marvell International Ltd. Method and system for processing frames in storage controllers
US7290189B2 (en) * 2005-03-28 2007-10-30 Verigy (Singapore) Pte. Ltd. Compilation of calibration information for plural testflows
US7609468B2 (en) 2005-04-06 2009-10-27 Marvell International Ltd. Method and system for read gate timing control for storage controllers
US7673222B2 (en) * 2005-07-15 2010-03-02 Mediatek Incorporation Error-correcting apparatus including multiple error-correcting modules functioning in parallel and related method
CN100437805C (zh) * 2006-01-16 2008-11-26 华中科技大学 高密度光盘的纠错编码方法及数据格式编制方法
WO2014041596A1 (ja) * 2012-09-11 2014-03-20 三菱電機株式会社 安全コントローラ
CN107196665B (zh) * 2017-06-14 2020-11-06 中国电子科技集团公司第三十六研究所 一种纠错纠删rs码的识别方法
US11061772B2 (en) * 2018-12-14 2021-07-13 Samsung Electronics Co., Ltd. FPGA acceleration system for MSR codes

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4162480A (en) * 1977-01-28 1979-07-24 Cyclotomics, Inc. Galois field computer
DE3376907D1 (en) * 1982-06-15 1988-07-07 Toshiba Kk Apparatus for dividing the elements of a galois field
EP0156440B1 (en) * 1984-03-24 1990-01-24 Koninklijke Philips Electronics N.V. An information transmission method with error correction for user words, an error correcting decoding method for such user words, an apparatus for information transmission for use with the method, a device for information decoding for use with the method and an apparatus for use with such device
JPH07114371B2 (ja) * 1986-01-10 1995-12-06 ソニー株式会社 復号装置
CA1264091A (en) * 1986-01-10 1989-12-27 Yoichiro Sako Generator for error correcting code and decoder for the code
JP2605271B2 (ja) * 1987-02-10 1997-04-30 ソニー株式会社 エラー訂正及びチエツク装置
US4949342A (en) * 1987-04-14 1990-08-14 Matsushita Electric Industrial Co., Ltd. Code error detecting method
JPS63257966A (ja) * 1987-04-15 1988-10-25 Matsushita Electric Ind Co Ltd 符号誤り検出方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100340125B1 (ko) * 1999-10-06 2002-06-10 지 천 만 자외선 살균기의 전원 공급회로

Also Published As

Publication number Publication date
EP0357461A3 (en) 1991-11-13
DE68924944D1 (de) 1996-01-11
US5068857A (en) 1991-11-26
DE68924944T2 (de) 1996-08-08
CN1040698A (zh) 1990-03-21
KR930001071B1 (ko) 1993-02-15
JP2695195B2 (ja) 1997-12-24
EP0357461B1 (en) 1995-11-29
CA1322056C (en) 1993-09-07
JPH0267825A (ja) 1990-03-07
CN1012400B (zh) 1991-04-17
EP0357461A2 (en) 1990-03-07

Similar Documents

Publication Publication Date Title
KR900005242A (ko) 에러정정회로
JPH0812612B2 (ja) 誤り訂正方法及び装置
KR920700429A (ko) 프로그램 가능한 에러 정정 수단 및 방법
US4710746A (en) Sequential decoding device for decoding systematic code
KR970002631A (ko) 디코더를 이용한 순환 리던던시 체크 오류 검출 및 정정 장치
US3605090A (en) Decoder for convolutional self-orthogonal error-correcting codes
JPH05284044A (ja) ランダムエラーおよびバーストエラー訂正が行われる伝送装置、受信機、デコーダおよびビデオホーン
US5003540A (en) Error correction coding and decoding circuit for digitally coded information
JPH08130480A (ja) 誤り訂正復号器
JP2671581B2 (ja) 逐次復号装置
KR100282070B1 (ko) 오류검출부호의길쌈부호화및복호화방법
JP2621582B2 (ja) 逐次復号装置
US5375231A (en) Control memory error correcting apparatus
KR880012030A (ko) 데이타 수신장치
KR970006022B1 (ko) 이레이져를 이용한 행망 부호회로
JPS61252719A (ja) バ−スト誤りの訂正方法および符号・復号装置
JPS6232821B2 (ko)
JPH05197580A (ja) ２ビット誤り訂正回路
JPS5870498A (ja) メモリデ−タ補償方式
KR920018736A (ko) 압축데이타의 에러정정방식
JPH05314021A (ja) メモリエラー修正回路
KR920013377A (ko) 에러정정 복호방법 및 그 장치
JPH0136137B2 (ko)
KR890007345Y1 (ko) 디지탈 오디오에서의 리드-솔로몬 엔코오더의 코오드 워드 발생회로
KR100234703B1 (ko) 데이타 오류체크 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070208

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee