JPH0458619A - 誤り訂正システム - Google Patents
誤り訂正システムInfo
- Publication number
- JPH0458619A JPH0458619A JP2168331A JP16833190A JPH0458619A JP H0458619 A JPH0458619 A JP H0458619A JP 2168331 A JP2168331 A JP 2168331A JP 16833190 A JP16833190 A JP 16833190A JP H0458619 A JPH0458619 A JP H0458619A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- error correction
- unit
- token
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 title claims abstract description 50
- 238000012545 processing Methods 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000004891 communication Methods 0.000 claims description 8
- 238000001514 detection method Methods 0.000 claims 1
- 208000011580 syndromic disease Diseases 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 230000008034 disappearance Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101100178822 Mycobacterium tuberculosis (strain ATCC 25618 / H37Rv) htrA1 gene Proteins 0.000 description 1
- 101100277437 Rhizobium meliloti (strain 1021) degP1 gene Proteins 0.000 description 1
- 101150018266 degP gene Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は複数の同一かつ並列な処理ノードからなり、通
信路に対するデータの誤りを検出・訂正する誤り訂正シ
ステムに関し、例えば、光ディスクや高磁気ディスク、
衛星通信等の通信路に対するデータの誤りを検出・訂正
する誤り訂正システムに関するものである。
信路に対するデータの誤りを検出・訂正する誤り訂正シ
ステムに関し、例えば、光ディスクや高磁気ディスク、
衛星通信等の通信路に対するデータの誤りを検出・訂正
する誤り訂正システムに関するものである。
[従来技術とその課題]
近年、光ディスク等のメモリシステムをはじめとする各
種ディジタルシステムの信頼性向上の手段として、誤り
訂正符号の適用が浸透してきている。なかでもリード・
ソロモン符号(以下、rRS符号」と称する)は、同一
の符号長と訂正能力を持つ符号の中で、最も冗長度を小
さくできるという特徴を持つ実用上非常に重要な符号で
ある。このため、衛星通信や光ディスク、高磁気ディス
ク等に広く利用されている。
種ディジタルシステムの信頼性向上の手段として、誤り
訂正符号の適用が浸透してきている。なかでもリード・
ソロモン符号(以下、rRS符号」と称する)は、同一
の符号長と訂正能力を持つ符号の中で、最も冗長度を小
さくできるという特徴を持つ実用上非常に重要な符号で
ある。このため、衛星通信や光ディスク、高磁気ディス
ク等に広く利用されている。
RS符号を高速に処理する符号化・復号器又は復号器は
、R3符号の訂正能力が1ないし2程度と小さい場合、
比較的容易に装置化することができる。
、R3符号の訂正能力が1ないし2程度と小さい場合、
比較的容易に装置化することができる。
しかし、訂正能力を大きくした場合、装置の規模や制御
が非常に複雑になり、復号処理にかかる計算時間も太き
(なるといった問題が生じる。
が非常に複雑になり、復号処理にかかる計算時間も太き
(なるといった問題が生じる。
そこで並列処理の一方式であるシストリックアレイを用
いた誤り訂正方式が提案されている(電子情報通信学会
論文誌A Vol 、J71A No、3頁751−
759:以下、「論文1」と称する)。
いた誤り訂正方式が提案されている(電子情報通信学会
論文誌A Vol 、J71A No、3頁751−
759:以下、「論文1」と称する)。
この方式は、R3符号の符号化・復号に必要な全ての処
理を、同一の処理単位(プロセッシングエレメント;以
下rPEJと称する)のシストリックアレイ構成によっ
て実現することによって、訂正能力の大きな符号に対し
て、簡単な制御及び回路構成で高速処理を実現したもの
であった。
理を、同一の処理単位(プロセッシングエレメント;以
下rPEJと称する)のシストリックアレイ構成によっ
て実現することによって、訂正能力の大きな符号に対し
て、簡単な制御及び回路構成で高速処理を実現したもの
であった。
この従来のシストリックアレイ構成によるシステム構成
例を第7図に、PHの回路構成例を第8図に示す。
例を第7図に、PHの回路構成例を第8図に示す。
この方式は、第7図に示す如く、R5符号の符号化・復
号に必要な全ての処理を、例えば同一のPEからなる処
理ユニット1〜6で順次パイプライン方式により処理す
るものであった。
号に必要な全ての処理を、例えば同一のPEからなる処
理ユニット1〜6で順次パイプライン方式により処理す
るものであった。
ここで、第8図において、11はSl、S2によって制
御されるセレクタ、12.13はガロア体上の乗算器、
14はガロア体上の加算器、15〜19はレジスタであ
る。
御されるセレクタ、12.13はガロア体上の乗算器、
14はガロア体上の加算器、15〜19はレジスタであ
る。
[発明が解決しようとする課題]
しかしながら、上述した従来のRS符号の符号化・復号
に必要な全ての処理を、同一のPEのシストリックアレ
イ構成によって実現する処理では、シンドローム多項式
の生成や、誤り位置多項式の生成等の処理ユニット毎に
、演算の回数、即ち負荷が異なるという問題があった。
に必要な全ての処理を、同一のPEのシストリックアレ
イ構成によって実現する処理では、シンドローム多項式
の生成や、誤り位置多項式の生成等の処理ユニット毎に
、演算の回数、即ち負荷が異なるという問題があった。
即ち、シストリックアレイでRS符合の符合化信号で必
要なすべての処理を実現しようとした場合、処理ユニッ
ト毎に演算の負荷が異なるために処理待ちユニットが生
じシステム全体としては余り効率的なものではない。
要なすべての処理を実現しようとした場合、処理ユニッ
ト毎に演算の負荷が異なるために処理待ちユニットが生
じシステム全体としては余り効率的なものではない。
また、消失訂正の場合、符号語によっては、受信後の消
失の数Sが“0”の場合も存在するが、従来の方法では
消失位置多項式生成のために常にd−2t−1個のPE
が割り付けられており、そのためのデイレイ時間も必要
とした。
失の数Sが“0”の場合も存在するが、従来の方法では
消失位置多項式生成のために常にd−2t−1個のPE
が割り付けられており、そのためのデイレイ時間も必要
とした。
[課題を解決するための手段]
本発明は上述の課題を解決することを目的として成され
たものである。
たものである。
即ち、各処理ユニット毎の演算負荷を均等にし、かつ必
要な処理を選択する効率的な誤り訂正システム及び符号
化処理・復号処理を効率的に行なう誤り訂正システムを
提供することを目的とする。
要な処理を選択する効率的な誤り訂正システム及び符号
化処理・復号処理を効率的に行なう誤り訂正システムを
提供することを目的とする。
そして、この目的を達成する一手段として例えば、以下
の構成を備える。
の構成を備える。
即ち、複数の同一処理ノードからなり、通信路に対する
データの誤りを検出・訂正する誤り訂正システムであっ
て、各ノード毎に、他のノードからのトークンを処理す
るトークン処理部と、他のノードからのトークンの条件
に応じた誤り訂正処理を自動的に開始する演算部とを備
える。
データの誤りを検出・訂正する誤り訂正システムであっ
て、各ノード毎に、他のノードからのトークンを処理す
るトークン処理部と、他のノードからのトークンの条件
に応じた誤り訂正処理を自動的に開始する演算部とを備
える。
また、各ノード毎に、他のノードからのトークンを処理
するトークン処理部と、他のノードからのトークンの条
件に応じた処理を自動選択する選択手段と、該選択手段
で選択した処理を実行する演算部とを備える。
するトークン処理部と、他のノードからのトークンの条
件に応じた処理を自動選択する選択手段と、該選択手段
で選択した処理を実行する演算部とを備える。
更に、各ノード毎に優先順位を持たせることによってシ
ステム全体の誤り訂正制御を行う。
ステム全体の誤り訂正制御を行う。
更にまた、複数の同一処理ノードからなり、符号化処理
・復号処理を行なうための誤り訂正システムであって、
各ノード毎に、他のノードからのトークンを処理するト
ークン処理部と、他のノードからのトークンの条件に応
じた符号化・復号化処理を自動的に開始する演算部とを
備える。
・復号処理を行なうための誤り訂正システムであって、
各ノード毎に、他のノードからのトークンを処理するト
ークン処理部と、他のノードからのトークンの条件に応
じた符号化・復号化処理を自動的に開始する演算部とを
備える。
[作用]
以上の構成において、演算負荷の不均一による処理待ち
ユニットのない、効率的な誤り訂正処理が実行される。
ユニットのない、効率的な誤り訂正処理が実行される。
また、ユニット毎に優先順位を持たせることにより、全
体のシステムを制御する制御部も必要なくなり、これら
の各構成を集積回路化するのに適した誤り訂正システム
を構成することができる。
体のシステムを制御する制御部も必要なくなり、これら
の各構成を集積回路化するのに適した誤り訂正システム
を構成することができる。
[実施例]
以下、図面を参照して本発明に係る一実施例を詳細に説
明する。
明する。
R3符号化・復号化は、通常以下の手順で行なわれる。
R3符号としては、符号長;n≦21−1、誤り訂正能
力;t、最小距離;dを用い、生成多項式にはG (x
) ・h″″(X−α′)が用いられる。
力;t、最小距離;dを用い、生成多項式にはG (x
) ・h″″(X−α′)が用いられる。
但し、m;正整数、α;原始元である、符号はGF(2
−)上で定義される。
−)上で定義される。
まず符号化は以下の手順で行なわれる。
情報系列(lm−1+ Im−m +・・・、Io)
を係数とする多項式I(x)=Σ1.−1・X″−1と
生成多項式G (x)から P (x) = I (x) ・x ’−’ mad
G (x)を生成する。但し、P (x)の係数は検
査記号を与え、degP(x)<n−にである。
を係数とする多項式I(x)=Σ1.−1・X″−1と
生成多項式G (x)から P (x) = I (x) ・x ’−’ mad
G (x)を生成する。但し、P (x)の係数は検
査記号を与え、degP(x)<n−にである。
以上の様にして符号化されたR8符号の復号化には種々
の方法があるが、例えば、本実施例では以下の方法を採
用している。
の方法があるが、例えば、本実施例では以下の方法を採
用している。
ここでは、S個の消失が位置Jl、J2.・・・jsに
生じ、消失位置以外にr個の誤りが位1kl、に2.・
・・、krに生じている場合を例として説明する。そし
て、復号器は位置jl、j2゜・・・+Jsを知ってい
るが、位置kl、に2.・・・krについては未知であ
る。
生じ、消失位置以外にr個の誤りが位1kl、に2.・
・・、krに生じている場合を例として説明する。そし
て、復号器は位置jl、j2゜・・・+Jsを知ってい
るが、位置kl、に2.・・・krについては未知であ
る。
この消失はフラグで指示され、消失位置の記号は他の位
置と同様GF (2’″)上の元である。
置と同様GF (2’″)上の元である。
なお、2t+s+1≦d、r≦tが成立しているものと
する。
する。
まず、受信した受信語(Re−+ + R11−11・
・・R,、R,)からシンドローム多項式 %式% 続いて、S個の消失位置Jl、J2.・・・ Jsに対
して、Yi=a”(i=1.2.=、s)として、消失
位置を求めるための消失位置多項式λ(x)を生成する
。
・・R,、R,)からシンドローム多項式 %式% 続いて、S個の消失位置Jl、J2.・・・ Jsに対
して、Yi=a”(i=1.2.=、s)として、消失
位置を求めるための消失位置多項式λ(x)を生成する
。
λ(x) =n (1−Y i x)そして、以上
の様にして求めた消失位置多項式とシンドローム多項式
との積S ’ (x)を求めると、求めたS ′(x)
と多項式x6−′に対して次式を満足する誤り位置多項
式ρ(X)、及び誤り数値多項式ω(x)が定係数の違
いを除いて一意的に定まる。即ち、 deg (1)(X) <t+s、 deg ρ(x)
≦tC(x) −x” +ρ(x) ・S ′(x
) =ω(x)但し、C(x)はGF(2”)上の多項
式である。このω(X)とρ(X)は Ao =x’−’ 、 Bo =S ′(x)の最大公
約多項式(GCD)を求めるユークリッドの互除法の過
程で求めつる。
の様にして求めた消失位置多項式とシンドローム多項式
との積S ’ (x)を求めると、求めたS ′(x)
と多項式x6−′に対して次式を満足する誤り位置多項
式ρ(X)、及び誤り数値多項式ω(x)が定係数の違
いを除いて一意的に定まる。即ち、 deg (1)(X) <t+s、 deg ρ(x)
≦tC(x) −x” +ρ(x) ・S ′(x
) =ω(x)但し、C(x)はGF(2”)上の多項
式である。このω(X)とρ(X)は Ao =x’−’ 、 Bo =S ′(x)の最大公
約多項式(GCD)を求めるユークリッドの互除法の過
程で求めつる。
以上求めた各多項式ρ(X)、ω(x)及びρ(X)の
形式的微分式ρ′(X)と、消失位置多項式λ(x)及
びその形式的微分式に対して、x=a−”1(i=1.
−、n)を代入して誤り位置と誤り数値を生成する。
形式的微分式ρ′(X)と、消失位置多項式λ(x)及
びその形式的微分式に対して、x=a−”1(i=1.
−、n)を代入して誤り位置と誤り数値を生成する。
そしてこのようにして得られた誤り位置多項式の値ρ(
α−n31)が“0”であれば、受信語の1番目の記号
(Rゎ−、)に、誤りeゎ一6=ω(α−”’) /
(ρ′ (α−1141) ・え(α−”’))が生
じていることが推定できる。
α−n31)が“0”であれば、受信語の1番目の記号
(Rゎ−、)に、誤りeゎ一6=ω(α−”’) /
(ρ′ (α−1141) ・え(α−”’))が生
じていることが推定できる。
また、消失位置には、En−1=
ω(a−”’)/ (λ′ (a−”’) ・p (
a−”’))の消失があると推定できる。
a−”’))の消失があると推定できる。
従って、R’ a−1= R−+ + p−+を求める
ことにより、誤りを訂正できる。
ことにより、誤りを訂正できる。
但し、pn−1は次の様になる。
本実施例では、この各処理を全て同一のPEからなる処
理ユニットの均一負荷で実行させるものである。
理ユニットの均一負荷で実行させるものである。
[第1実施例]
第1図は本発明に係る第1実施例における、各処理ユニ
ットをそれぞれ独立かつ並列に並べて構成した処理ブロ
ック構成図である。
ットをそれぞれ独立かつ並列に並べて構成した処理ブロ
ック構成図である。
上述した誤り訂正に伴う各処理は、論文1で詳細に述べ
たように(a−b+C−d)の演算の繰り返しに分解で
き、この(a−b+c−d)の演算は第8図の如きPH
により実現できる。
たように(a−b+C−d)の演算の繰り返しに分解で
き、この(a−b+c−d)の演算は第8図の如きPH
により実現できる。
本実施例でも、各処理ユニットは、上述した論文lと同
様、全て同一のPHによって構成され、更に各ユニット
は、自分がビジー状態かウェイト状態かを示すトークン
信号と、処理モードを示すMD倍信号出力する回路を有
し、その信号は第1図のように他のユニットに各々入力
する。
様、全て同一のPHによって構成され、更に各ユニット
は、自分がビジー状態かウェイト状態かを示すトークン
信号と、処理モードを示すMD倍信号出力する回路を有
し、その信号は第1図のように他のユニットに各々入力
する。
MD倍信号、各処理毎に、シンドローム多項式生成;1
、消失位置多項式生成=2、消失位置多項式とシンドロ
ーム多項式の乗算=3、誤り位置多項式と誤り数値多項
式の生成=4、誤り位置と誤り数値の生成=5、誤り訂
正の実行=6のように割当てられている。
、消失位置多項式生成=2、消失位置多項式とシンドロ
ーム多項式の乗算=3、誤り位置多項式と誤り数値多項
式の生成=4、誤り位置と誤り数値の生成=5、誤り訂
正の実行=6のように割当てられている。
更に、本実施例においては、以上の各処理モードに対し
て、各ユニット毎に優先順位を決めてお(。
て、各ユニット毎に優先順位を決めてお(。
1つのユニットは後述する第2図のフローチャートに示
すように、優先度が上位のユニットがビジー状態でビジ
ー信号を出力しており、そのユニットがウェイト状態で
データ入力が開始された時にトークンをビジーとして、
MDに1つカウントアツプした値を出力し、そのMDの
処理を開始する。
すように、優先度が上位のユニットがビジー状態でビジ
ー信号を出力しており、そのユニットがウェイト状態で
データ入力が開始された時にトークンをビジーとして、
MDに1つカウントアツプした値を出力し、そのMDの
処理を開始する。
以上の様に構成することにより、MD倍信号その出力値
を単にカウント制御するのみでよく、また、トークンの
処理部はROMによって簡単に構成することができる。
を単にカウント制御するのみでよく、また、トークンの
処理部はROMによって簡単に構成することができる。
次に以上の構成より成る第1実施例の各処理ユニットに
よる誤り訂正処理を第2図のフローチャートを参照して
説明する。
よる誤り訂正処理を第2図のフローチャートを参照して
説明する。
最初は全てのトークンはウェイト状態であり。
MD=0である。
ここで、優先度lのユニットに上述した受信語(符号語
)入力を開始すると、そのユニットはMD=1.即ち、
シンドローム多項式S (x)の生成の処理を開始し、
トークンをビジーにする。このとき、消失位置を優先度
2のユニットに入力する。これにより、優先度2のユニ
ットはとジーを出力し、MD=2とする。
)入力を開始すると、そのユニットはMD=1.即ち、
シンドローム多項式S (x)の生成の処理を開始し、
トークンをビジーにする。このとき、消失位置を優先度
2のユニットに入力する。これにより、優先度2のユニ
ットはとジーを出力し、MD=2とする。
シンドローム多項式S (x)の演算回数は符号長Nで
あり、消失位置多項式λ(x)の演算回数は消失の個数
S (N>S)であるため、優先度2のユニットは優先
度1のユニットより先に処理を終り、トークンをウェイ
トにする。
あり、消失位置多項式λ(x)の演算回数は消失の個数
S (N>S)であるため、優先度2のユニットは優先
度1のユニットより先に処理を終り、トークンをウェイ
トにする。
最初の符号語入力が終わり、引き続き2番目の符号語が
入力されたとき、優先度lのユニットは2番目の符合語
のシンドローム多項式を生成するためにビジーであり続
けるので、最初の符号語のシンドローム多項式S (x
)の出力は優先度2のユニットに送られる。その結果、
優先度2のユニットはMD=3の処理、即ち、シンドロ
ーム多項式S (x)と消失位置多項式λ(x)を乗算
してその積S ′(x)を求める。
入力されたとき、優先度lのユニットは2番目の符合語
のシンドローム多項式を生成するためにビジーであり続
けるので、最初の符号語のシンドローム多項式S (x
)の出力は優先度2のユニットに送られる。その結果、
優先度2のユニットはMD=3の処理、即ち、シンドロ
ーム多項式S (x)と消失位置多項式λ(x)を乗算
してその積S ′(x)を求める。
以下、同様に第2図に示すフローチャートに従つて動作
させることによって上述した誤り訂正の全ての処理が効
率的に実行されることが明らかである。
させることによって上述した誤り訂正の全ての処理が効
率的に実行されることが明らかである。
以上説明したように本実施例によれば、処理の割付の不
均一による回路規模の増大を防ぐことができ、誤り訂正
処理がより効率的に実行される。
均一による回路規模の増大を防ぐことができ、誤り訂正
処理がより効率的に実行される。
またユニット毎に優先順位を持たせることにより、全体
のシステムを制御する制御部も必要なくなる。このため
、非常にVLS I化が容易な誤り訂正システムを構成
することができる。
のシステムを制御する制御部も必要なくなる。このため
、非常にVLS I化が容易な誤り訂正システムを構成
することができる。
[第2実施例]
上述したl実施例において、符号語によっては、消失の
数Sが“0”の場合も存在する。しかし、従来のシスト
リックアレイ構成による方法では、消失位置多項式の生
成のために、消失の数Sがたとえ“0”の場合であって
も、不必要なPHの割り付けが避けられず、このため、
不要な処理時間を取らjてしまり。
数Sが“0”の場合も存在する。しかし、従来のシスト
リックアレイ構成による方法では、消失位置多項式の生
成のために、消失の数Sがたとえ“0”の場合であって
も、不必要なPHの割り付けが避けられず、このため、
不要な処理時間を取らjてしまり。
このため、第1図の構成に加えて、消失の数s−0を示
す信号の入力を可能とする構成とする。このように構成
した本発明に係る第2実施例の処理ブ1フック構成図を
第3図に示す。
す信号の入力を可能とする構成とする。このように構成
した本発明に係る第2実施例の処理ブ1フック構成図を
第3図に示す。
そして、第3図の構成とした場合の訂正制御を第4図の
フローチャー1・を参照して以下に説明する。
フローチャー1・を参照して以下に説明する。
この場合には、第2図の処理に比し、S−0信号の入力
状態を判定し、S=0信号が来ている時にはMDを2つ
カウントアツプして対応する処理を行なう。
状態を判定し、S=0信号が来ている時にはMDを2つ
カウントアツプして対応する処理を行なう。
即ち、第2図の処理と同様、最初は全てのトークンはウ
ェイト状態であり、MD=Oである。
ェイト状態であり、MD=Oである。
ここで、優先度1のユニットに上述した受信語(符号語
)入力を開始すると、そのユニットはMD=1.即ち、
シンドローム多項式S (x)の生成の処理を開始し、
トークンをビジーにする。このとき、通常はMD= 1
を出力し、上述した第1実施例で説明した処理に移行す
る。しかしながら、本実施例においては、消失の数s=
0を示す信号が入力されている場合には、さらに2カウ
ントアツプしたMD=3を出力する。
)入力を開始すると、そのユニットはMD=1.即ち、
シンドローム多項式S (x)の生成の処理を開始し、
トークンをビジーにする。このとき、通常はMD= 1
を出力し、上述した第1実施例で説明した処理に移行す
る。しかしながら、本実施例においては、消失の数s=
0を示す信号が入力されている場合には、さらに2カウ
ントアツプしたMD=3を出力する。
最初の符号語入力が終オ)す、引き続き2番目の符号語
が入力されたとき、優先度lのユニットはビジーであり
続けるので、最初の符号語のシンドローム多項式S (
x)の出力は優先度2のユニットに送られる。その結果
、優先度2のユニットはMD=4の処理、即ち、誤り位
置多項式ρ(x)と誤り数値多項式ω(x)の生成処理
を開始する。
が入力されたとき、優先度lのユニットはビジーであり
続けるので、最初の符号語のシンドローム多項式S (
x)の出力は優先度2のユニットに送られる。その結果
、優先度2のユニットはMD=4の処理、即ち、誤り位
置多項式ρ(x)と誤り数値多項式ω(x)の生成処理
を開始する。
以下、同様に第4図に示すフローチャーI・に従って動
作させることによって上述した誤り訂正の全ての処理が
実行される。
作させることによって上述した誤り訂正の全ての処理が
実行される。
これにより、処理の割付の不均一による回路規模の増大
を防ぎ、処理がより効率的に実行される。このとき、消
失の数が“0”であるか否かを示す信号も入力させるこ
とによって自動的に処理を選択するので、より効率的に
処理ユニットを利用できる。
を防ぎ、処理がより効率的に実行される。このとき、消
失の数が“0”であるか否かを示す信号も入力させるこ
とによって自動的に処理を選択するので、より効率的に
処理ユニットを利用できる。
[第3実施例]
以上の説明では消失の数Sが“0”であることを示す信
号により効率の良い復号処理を可能とした。しかし、本
発明は以上の復号処理に限定されるものではなく、符号
化処理にも同様に適用することができる。
号により効率の良い復号処理を可能とした。しかし、本
発明は以上の復号処理に限定されるものではなく、符号
化処理にも同様に適用することができる。
この場合には、第5図のように第2実施例に示す第3図
の処理ブロック構成図に各PEを復号器として使用する
か、符号化器として使用するかを選択するeneode
信号を入力端子に備え、該encode信号が出力され
た場合には符号化処理を実行するように構成する。
の処理ブロック構成図に各PEを復号器として使用する
か、符号化器として使用するかを選択するeneode
信号を入力端子に備え、該encode信号が出力され
た場合には符号化処理を実行するように構成する。
そして、第6図に示す手順で符号化処理/復号処理を行
なう。
なう。
本実施例の場合には、第4図に示す復号処理に加え、e
ncode信号をみて符号化処理を実行するか否かの処
理を追加し、encode信号が出力され、符号化処理
を実行するときにはトークンをビジーとして符号化処理
を行なうものである。
ncode信号をみて符号化処理を実行するか否かの処
理を追加し、encode信号が出力され、符号化処理
を実行するときにはトークンをビジーとして符号化処理
を行なうものである。
この場合には、その時点でトークンがウェイトのユニッ
トのうち最も優先順位いユニットが符号化処理を実行し
て上述したP (x)を生成して符号化処理を行なう。
トのうち最も優先順位いユニットが符号化処理を実行し
て上述したP (x)を生成して符号化処理を行なう。
但し、この場合、符号化処理は上述したように1つの処
理で終了するため、他のユニットと連動させる必要は何
ら無い、このため、MDはカウントアツプされない。
理で終了するため、他のユニットと連動させる必要は何
ら無い、このため、MDはカウントアツプされない。
以下、同様に第6図に示すフローチャートに従って動作
させることによって上述した誤り訂正の全ての処理が実
行される。
させることによって上述した誤り訂正の全ての処理が実
行される。
以上説明した様に本実施例によれば、処理の割付の不均
一による回路規模の増大を防ぐことができる。
一による回路規模の増大を防ぐことができる。
また、消失の数がOであるかどうかを示す信号(S=0
)や、符号化を示す信号(encode)も入力させる
ことによって自動的に処理を選択するので、従来の例え
ば論文1に示される方式よりも効率的に処理ユニットを
利用できるという効果もある。
)や、符号化を示す信号(encode)も入力させる
ことによって自動的に処理を選択するので、従来の例え
ば論文1に示される方式よりも効率的に処理ユニットを
利用できるという効果もある。
またユニット毎に優先順位を持たせることにより全体の
システムを制御する制御部も必要なくなるので、更にV
LS Iに適した誤り訂正システムを、構成することが
できる。
システムを制御する制御部も必要なくなるので、更にV
LS Iに適した誤り訂正システムを、構成することが
できる。
r発明の効果]
以上説明した様に本発明によれば、処理の割付の不均一
による回路規模の増大を防ぐことができ、処理がより効
率的に実行される。
による回路規模の増大を防ぐことができ、処理がより効
率的に実行される。
また、消失の数が0であるかどうかを示す信号も入力さ
せることによって自動的に処理を選択することにより、
更に効率的に処理ユニットを利用できる。
せることによって自動的に処理を選択することにより、
更に効率的に処理ユニットを利用できる。
更に、ユニット毎に優先順位を持たせることにより全体
のシステムを制御する制御部も必要なくなるので、VL
S I化に適した誤り訂正システムを構成することがで
きる。
のシステムを制御する制御部も必要なくなるので、VL
S I化に適した誤り訂正システムを構成することがで
きる。
第1図は本発明に係る第1実施例の処理ブロック構成図
、 第2図は第1実施例における誤り訂正復号処理を示すフ
ローチャート、 第3図は本発明に係る第2実施例の処理ブロック構成図
、 第4図は第2実施例における誤り訂正復号処理を示すフ
ローチャート、 第5図は本発明に係る第3実施例の処理ブロック構成図
、 第6図は第3実施例における誤り訂正復号処理を示すフ
ローチャート、 第7図は従来の誤り訂正処理ブロック構成図、第8図は
PHの構成例を示す図である。 図中1・・・シンドローム多項式生成ユニット、2・・
・消失位置多項式生成ユニット、3・・・消失位置多項
式とシンドローム多項式の乗算ユニット、4・・・誤り
位置多項式と誤り数値多項式の生成ユニット、5・・・
誤り位置と誤り数値の生成ユニット、6・・・誤り訂正
の実行ユニット、7・・・本実施例のPEを用いた処理
ユニット、11・・・セレクタ、12゜13・・・ガロ
ア体上の乗算器、14・・・ガロア体上の加算器、15
〜19・・・レジスタである。 ] 第1図 第 2図 第4図 % 3因 第6図
、 第2図は第1実施例における誤り訂正復号処理を示すフ
ローチャート、 第3図は本発明に係る第2実施例の処理ブロック構成図
、 第4図は第2実施例における誤り訂正復号処理を示すフ
ローチャート、 第5図は本発明に係る第3実施例の処理ブロック構成図
、 第6図は第3実施例における誤り訂正復号処理を示すフ
ローチャート、 第7図は従来の誤り訂正処理ブロック構成図、第8図は
PHの構成例を示す図である。 図中1・・・シンドローム多項式生成ユニット、2・・
・消失位置多項式生成ユニット、3・・・消失位置多項
式とシンドローム多項式の乗算ユニット、4・・・誤り
位置多項式と誤り数値多項式の生成ユニット、5・・・
誤り位置と誤り数値の生成ユニット、6・・・誤り訂正
の実行ユニット、7・・・本実施例のPEを用いた処理
ユニット、11・・・セレクタ、12゜13・・・ガロ
ア体上の乗算器、14・・・ガロア体上の加算器、15
〜19・・・レジスタである。 ] 第1図 第 2図 第4図 % 3因 第6図
Claims (5)
- (1)複数の同一処理ノードからなり、通信路に対する
データの誤りを検出・訂正する誤り訂正システムであつ
て、 前記各ノード毎に、他のノードからのトークンを処理す
るトークン処理部と、前記他のノードからのトークンの
条件に応じた誤り訂正処理を自動的に開始する演算部と
を備えることを特徴とする誤り訂正システム。 - (2)複数の同一処理ノードからなり、通信路に対する
データの誤りを検出・訂正する誤り訂正システムであつ
て、 前記各ノード毎に、他のノードからのトークンを処理す
るトークン処理部と、前記他のノードからのトークンの
条件に応じた処理を自動選択する選択手段と、該選択手
段で選択した処理を実行する演算部とを備えることを特
徴とする誤り訂正システム。 - (3)各ノード毎に優先順位を持たせることによつてシ
ステム全体の誤り訂正処理を行うことを特徴とする請求
項第1項又は第2項に記載の誤り訂正システム。 - (4)複数の同一処理ノードからなり、通信路に対する
データの誤りを検出・訂正を容易とするための符号化処
理・復号処理を行なうための誤り訂正システムであつて
、 前記各ノード毎に、他のノードからのトークンを処理す
るトークン処理部と、前記他のノードからのトークンの
条件に応じた符号化・復号化処理を自動的に選択する選
択手段と、該選択手段で選択した処理を実行する演算部
とを備えることを特徴とする誤り訂正システム。 - (5)各ノード毎に優先順位を持たせることによつてシ
ステム全体の符号化・復号化処理を行うことを特徴とす
る請求項第4項記載の誤り訂正システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2168331A JPH0458619A (ja) | 1990-06-28 | 1990-06-28 | 誤り訂正システム |
US07/711,990 US5315600A (en) | 1990-06-28 | 1991-06-07 | Error correction system including a plurality of processor elements which are capable of performing several kinds of processing for error correction in parallel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2168331A JPH0458619A (ja) | 1990-06-28 | 1990-06-28 | 誤り訂正システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0458619A true JPH0458619A (ja) | 1992-02-25 |
Family
ID=15866069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2168331A Pending JPH0458619A (ja) | 1990-06-28 | 1990-06-28 | 誤り訂正システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US5315600A (ja) |
JP (1) | JPH0458619A (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5638386A (en) * | 1991-09-20 | 1997-06-10 | Hitachi, Ltd. | Recording apparatus |
JP3176171B2 (ja) * | 1993-04-21 | 2001-06-11 | キヤノン株式会社 | 誤り訂正方法及びその装置 |
US5602857A (en) * | 1993-09-21 | 1997-02-11 | Cirrus Logic, Inc. | Error correction method and apparatus |
US5812556A (en) * | 1996-07-03 | 1998-09-22 | General Signal Corporation | Fault tolerant switch fabric with control and data correction by hamming codes and error inducing check register |
US5805614A (en) * | 1996-07-03 | 1998-09-08 | General Signal Corporation | Fault tolerant switch fabric with control and data correction by hamming codes |
JPH10112659A (ja) * | 1996-10-08 | 1998-04-28 | Canon Inc | 誤り訂正復号装置 |
US5946498A (en) * | 1996-11-12 | 1999-08-31 | International Business Machines Corporation | Delivery of client remote procedure calls to a server via a request queue utilizing priority and time-out |
US6175941B1 (en) | 1998-12-08 | 2001-01-16 | Lsi Logic Corporation | Error correction apparatus and associated method utilizing parellel processing |
US6694476B1 (en) * | 2000-06-02 | 2004-02-17 | Vitesse Semiconductor Corporation | Reed-solomon encoder and decoder |
JP3787316B2 (ja) * | 2002-04-26 | 2006-06-21 | キヤノン株式会社 | 光磁気記録再生装置 |
US8832523B2 (en) * | 2006-03-03 | 2014-09-09 | Ternarylogic Llc | Multi-state symbol error correction in matrix based codes |
JP2006302467A (ja) * | 2005-04-25 | 2006-11-02 | Canon Inc | 情報記録装置 |
US9203436B2 (en) * | 2006-07-12 | 2015-12-01 | Ternarylogic Llc | Error correction in multi-valued (p,k) codes |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3534331A (en) * | 1967-08-15 | 1970-10-13 | Stanford Research Inst | Encoding-decoding array |
US4649541A (en) * | 1984-11-21 | 1987-03-10 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Reed-Solomon decoder |
US4747103A (en) * | 1985-03-21 | 1988-05-24 | Canon Kabushiki Kaisha | Signal processing apparatus for correcting decoding errors |
JPH0728227B2 (ja) * | 1985-06-07 | 1995-03-29 | ソニー株式会社 | Bch符号の復号装置 |
GB2194850B (en) * | 1986-09-05 | 1990-10-31 | Philips Nv | Data processing device |
JP2695195B2 (ja) * | 1988-09-02 | 1997-12-24 | 三菱電機株式会社 | 誤り訂正回路 |
JP2718481B2 (ja) * | 1988-12-19 | 1998-02-25 | 株式会社リコー | ロングディスタンスコードの誤り訂正装置 |
JPH06221137A (ja) * | 1993-01-27 | 1994-08-09 | Isuzu Ceramics Kenkyusho:Kk | 排気ガス処理装置 |
-
1990
- 1990-06-28 JP JP2168331A patent/JPH0458619A/ja active Pending
-
1991
- 1991-06-07 US US07/711,990 patent/US5315600A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5315600A (en) | 1994-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5170399A (en) | Reed-Solomon Euclid algorithm decoder having a process configurable Euclid stack | |
US4852098A (en) | Polynomial operator in galois fields and a digital signal processor comprising an operator of this type | |
US7827471B2 (en) | Determining message residue using a set of polynomials | |
US5440570A (en) | Real-time binary BCH decoder | |
US6119262A (en) | Method and apparatus for solving key equation polynomials in decoding error correction codes | |
JPH0458619A (ja) | 誤り訂正システム | |
JP2005512183A (ja) | ガロア体乗算システム | |
EP0611054B1 (en) | Polynomial-set deriving apparatus and method | |
JPS6095640A (ja) | 誤り訂正方法及び装置 | |
JPH07312560A (ja) | 誤り訂正符号化装置及び誤り訂正復号装置及び誤り訂正符号付きデータ伝送システム及び誤り訂正符号の復号方法 | |
US7162679B2 (en) | Methods and apparatus for coding and decoding data using Reed-Solomon codes | |
US5805617A (en) | Apparatus for computing error correction syndromes | |
US5818854A (en) | Reed-solomon decoder | |
EP0836285A2 (en) | Reed-Solomon decoder with general-purpose processing unit and dedicated circuits | |
US5325373A (en) | Apparatus for encoding and decoding reed-solomon code | |
JP3245119B2 (ja) | 新たな多項式配列構造を採用したリード−ソロモン復号器とその復号方法 | |
EP0660535B1 (en) | Apparatus for uniformly correcting erasure and error of received word by using a common polynomial | |
KR100526222B1 (ko) | 복호장치 및 복호방법 | |
EP0661841B1 (en) | Parity and syndrome generation for error detection and correction in digital communication systems | |
JP3343857B2 (ja) | 復号装置、演算装置およびこれらの方法 | |
EP0991196B1 (en) | Method of correcting lost data and circuit thereof | |
JP3241851B2 (ja) | 誤り訂正復号装置 | |
JP4906821B2 (ja) | 連接符号の演算回路及びアドレス制御方法 | |
JPS63157530A (ja) | Bch符号化復号方式 | |
JPS63157525A (ja) | 消失位置多項式生成回路 |