JP2671581B2 - 逐次復号装置 - Google Patents
逐次復号装置Info
- Publication number
- JP2671581B2 JP2671581B2 JP2223914A JP22391490A JP2671581B2 JP 2671581 B2 JP2671581 B2 JP 2671581B2 JP 2223914 A JP2223914 A JP 2223914A JP 22391490 A JP22391490 A JP 22391490A JP 2671581 B2 JP2671581 B2 JP 2671581B2
- Authority
- JP
- Japan
- Prior art keywords
- likelihood
- bit
- control circuit
- decoding
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタルデータの伝送または蓄積などによ
ってデータに生じた誤りを自動的に訂正する誤り訂正復
号化装置に関する。
ってデータに生じた誤りを自動的に訂正する誤り訂正復
号化装置に関する。
本発明は、逐次復号装置での復号途中で、正しい復号
が行えなくなって、しきい値を下げて試行錯誤的に復号
を行う手段において、 カウンタ値が最大になった受信符号シンボルの復号ビ
ット位置から比較動作を開始することにより、 無駄な復号処理時間を排除することができるようにし
たものである。
が行えなくなって、しきい値を下げて試行錯誤的に復号
を行う手段において、 カウンタ値が最大になった受信符号シンボルの復号ビ
ット位置から比較動作を開始することにより、 無駄な復号処理時間を排除することができるようにし
たものである。
データの伝送誤りを検出して訂正するために、データ
をいくつかの情報シンボルに区切り、誤り訂正符号器
（以下、符号器という）で畳込み符号化して情報シンボ
ルに冗長ビットを付加した符号シンボルにし、伝送され
た符号シンボルを誤り訂正復号器（以下、復合器とい
う）でファノアルゴリズムを用いて逐次復号することが
行われている。
をいくつかの情報シンボルに区切り、誤り訂正符号器
（以下、符号器という）で畳込み符号化して情報シンボ
ルに冗長ビットを付加した符号シンボルにし、伝送され
た符号シンボルを誤り訂正復号器（以下、復合器とい
う）でファノアルゴリズムを用いて逐次復号することが
行われている。
このような符号器は、状態保持回路と関数発生回路と
を備えている。状態保持回路は、例えば双方向のシフト
レジスタで構成され、内部状態を保持し、情報シンボル
の入力によって内部状態を変更する。関数発生器は内部
状態を入力して冗長ビットを発生する。情報シンボルに
冗長ビットが付加され符号シンボルとなり、この符号シ
ンボルが伝送される。
を備えている。状態保持回路は、例えば双方向のシフト
レジスタで構成され、内部状態を保持し、情報シンボル
の入力によって内部状態を変更する。関数発生器は内部
状態を入力して冗長ビットを発生する。情報シンボルに
冗長ビットが付加され符号シンボルとなり、この符号シ
ンボルが伝送される。
復号器が受取る受信信号列は、伝送誤りにより必ずし
も送られた符号シンボルのビット列とは一致しない。復
号器は、対応する符号器と同一の機能を有する回路（以
下、符号器複製という）をもっており、例えば情報シン
ボルの長さが３ビットならば、000、001、……、111の
８通りのすべての可能な情報シンボルのビット列を符号
器複製にそれぞれ入力したときの符号器複製の出力ビッ
ト列を受信信号列とそれぞれ比較して、受信信号列に最
も近い符号シンボルを与える情報シンボルを送られた情
報シンボルと推定する。近さの尺度として、ファノ尤度
と呼ばれる尤度が用いられる。ファノアルゴリズムで
は、現在推定している情報シンボル列までの累積尤度が
その時点のしきい値と比較して大きければ、正しい復号
が行われたと仮定し、受信信号列の中で今調べたシンボ
ルの次のシンボルの尤度を求めて同じ動作を行う。ある
時点での累積尤度がしきい値より小さければ、過去にお
いて誤った判定をしたことが検出できる。誤った判定を
したことを検出すると、符号器複製の内部状態を過去の
状態に戻した後に、現時点のしきい値を越えるような累
積尤度をもつ情報シンボル列を推定していく。もし、現
時点のしきい値を越える累積尤度をもつ情報シンボル列
が存在しない場合には、現時点のしきい値をある固定し
た値だけ下げて復号を再開する。また、累計尤度が大き
な情報シンボル列を見付けようとしてもすでに探索済み
で見付けることができなければ、もう一つ過去の状態に
戻って、再び、その時点までの情報シンボル列の累積尤
度と現時点のしきい値を比較して正しい復号をしている
かどうかの判定を行う。このように試行錯誤を繰返して
復号化を行い、いったん出力した復号結果を後で変更す
る可能性が出るので、複合器は、入力した受信信号列の
バッファおよび復号結果のバッファを必要とする。
も送られた符号シンボルのビット列とは一致しない。復
号器は、対応する符号器と同一の機能を有する回路（以
下、符号器複製という）をもっており、例えば情報シン
ボルの長さが３ビットならば、000、001、……、111の
８通りのすべての可能な情報シンボルのビット列を符号
器複製にそれぞれ入力したときの符号器複製の出力ビッ
ト列を受信信号列とそれぞれ比較して、受信信号列に最
も近い符号シンボルを与える情報シンボルを送られた情
報シンボルと推定する。近さの尺度として、ファノ尤度
と呼ばれる尤度が用いられる。ファノアルゴリズムで
は、現在推定している情報シンボル列までの累積尤度が
その時点のしきい値と比較して大きければ、正しい復号
が行われたと仮定し、受信信号列の中で今調べたシンボ
ルの次のシンボルの尤度を求めて同じ動作を行う。ある
時点での累積尤度がしきい値より小さければ、過去にお
いて誤った判定をしたことが検出できる。誤った判定を
したことを検出すると、符号器複製の内部状態を過去の
状態に戻した後に、現時点のしきい値を越えるような累
積尤度をもつ情報シンボル列を推定していく。もし、現
時点のしきい値を越える累積尤度をもつ情報シンボル列
が存在しない場合には、現時点のしきい値をある固定し
た値だけ下げて復号を再開する。また、累計尤度が大き
な情報シンボル列を見付けようとしてもすでに探索済み
で見付けることができなければ、もう一つ過去の状態に
戻って、再び、その時点までの情報シンボル列の累積尤
度と現時点のしきい値を比較して正しい復号をしている
かどうかの判定を行う。このように試行錯誤を繰返して
復号化を行い、いったん出力した復号結果を後で変更す
る可能性が出るので、複合器は、入力した受信信号列の
バッファおよび復号結果のバッファを必要とする。
以上説明したファノアルゴリズムは、米国人ファノ
（R.M.Fano）が考案したもので、IEEE Transactions on
Information Theory,IT−９（1963）（米）p.64−74に
記載されている。また、このような符号器および復号器
は、例えば米国人ジョージ・デビット・フォーニィ・ジ
ュニア（George David Forney,Jr.）の論文EEE Transac
tions on Communications Technology,COM19（1971）
（米）P821〜P835に記載されている回路で実現できる。
（R.M.Fano）が考案したもので、IEEE Transactions on
Information Theory,IT−９（1963）（米）p.64−74に
記載されている。また、このような符号器および復号器
は、例えば米国人ジョージ・デビット・フォーニィ・ジ
ュニア（George David Forney,Jr.）の論文EEE Transac
tions on Communications Technology,COM19（1971）
（米）P821〜P835に記載されている回路で実現できる。
ところで、情報シンボルの長さがｋビットであるとす
ると、可能な情報シンボルは2k通りである。上述した従
来の復号器は、１回の復号操作のために2k通りの情報シ
ンボルに対して尤度を計算しそれらの尤度を比較するの
に（2k−１）回の比較演算をする必要があるので、情報
シンボルの長さが長くなると高速な復号化ができなくな
る欠点がある。
ると、可能な情報シンボルは2k通りである。上述した従
来の復号器は、１回の復号操作のために2k通りの情報シ
ンボルに対して尤度を計算しそれらの尤度を比較するの
に（2k−１）回の比較演算をする必要があるので、情報
シンボルの長さが長くなると高速な復号化ができなくな
る欠点がある。
この欠点を解決するために、出願番号61−225403のビ
ットシリアル復号器が提案されている。このビットシリ
アル復号器の原理は、情報シンボルの各（情報）ビット
を長さ１ビットの情報シンボルに対する符号シンボルと
見做し、冗長ビットを長さ０ビットの情報シンボルに対
する符号シンボルと見做して受信信号列をビットごとに
逐次復号化することにある。長さ１ビットの情報シンボ
ルは０、１の２通りであるから、１回の復号操作のため
に２通りの情報シンボルに対して尤度を計算し、それら
の尤度を比較するのに１回の比較演算をすればよい。こ
れに対し、従来の復号器は情報ビット１ビットあたり
（2k−１）/k回の比較演算を必要とする。したがって、
情報シンボルのビット長が２以上であればビットシリア
ル復号器の復号化は従来の復号器の復号化より高速にな
る。
ットシリアル復号器が提案されている。このビットシリ
アル復号器の原理は、情報シンボルの各（情報）ビット
を長さ１ビットの情報シンボルに対する符号シンボルと
見做し、冗長ビットを長さ０ビットの情報シンボルに対
する符号シンボルと見做して受信信号列をビットごとに
逐次復号化することにある。長さ１ビットの情報シンボ
ルは０、１の２通りであるから、１回の復号操作のため
に２通りの情報シンボルに対して尤度を計算し、それら
の尤度を比較するのに１回の比較演算をすればよい。こ
れに対し、従来の復号器は情報ビット１ビットあたり
（2k−１）/k回の比較演算を必要とする。したがって、
情報シンボルのビット長が２以上であればビットシリア
ル復号器の復号化は従来の復号器の復号化より高速にな
る。
第２図はかかるビットシリアル復号器の基本構成を示
すブロック図である。ただし、情報シンボルの長さを
（ｎ−１）ビットとし、符号シンボルの長さをｎビット
としている。情報シンボルを修正する手数を少なくする
意味で、組織符号を用いている。
すブロック図である。ただし、情報シンボルの長さを
（ｎ−１）ビットとし、符号シンボルの長さをｎビット
としている。情報シンボルを修正する手数を少なくする
意味で、組織符号を用いている。
状態保持回路102は、例えば双方向シフトレジスタで
あり、情報ビットのほか冗長ビットをもダミービットと
して保持する。関数発生器103は、対応する符号器の関
数発生器と同じものである。カウンタ105は、モジュロ
ｎのｎ進カウンタであり、状態保持回路102の内容がそ
れぞれ左右にシフトされるごとに「１」だけ増減され
る。識別器106は、カウンタ105があらかじめ決められた
値をとると「１」、それ以外のときは「０」を出力す
る。セレクタ110は、識別器106の出力が「０」のときは
状態保持回路102の左端に保持されたビットを選択し、
識別器106の出力が「１」のときは関数発生器103の出力
するビットを選択する。逐次復号制御回路115は、セレ
クタ110の出力とレジスタ112に保持された受信信号とを
比較してファノアルゴリズムを実行し、状態保持回路10
2の内容を左右にシフトしたり、状態保持回路102の左端
に反転器109の出力を保持したりする。逐次復号制御回
路115の構造は、入力されるビット数が従来の復号器に
おけるより小さい点を除けば、従来の復号器の構造と同
じ構造である。
あり、情報ビットのほか冗長ビットをもダミービットと
して保持する。関数発生器103は、対応する符号器の関
数発生器と同じものである。カウンタ105は、モジュロ
ｎのｎ進カウンタであり、状態保持回路102の内容がそ
れぞれ左右にシフトされるごとに「１」だけ増減され
る。識別器106は、カウンタ105があらかじめ決められた
値をとると「１」、それ以外のときは「０」を出力す
る。セレクタ110は、識別器106の出力が「０」のときは
状態保持回路102の左端に保持されたビットを選択し、
識別器106の出力が「１」のときは関数発生器103の出力
するビットを選択する。逐次復号制御回路115は、セレ
クタ110の出力とレジスタ112に保持された受信信号とを
比較してファノアルゴリズムを実行し、状態保持回路10
2の内容を左右にシフトしたり、状態保持回路102の左端
に反転器109の出力を保持したりする。逐次復号制御回
路115の構造は、入力されるビット数が従来の復号器に
おけるより小さい点を除けば、従来の復号器の構造と同
じ構造である。
受信信号列は入力端子101から１ビットずつ入力され
て一旦バッファ111に蓄えられ、逐次復号制御回路115が
必要とするときにレジスタ112と状態保持回路102の左端
とに保持される。尤度計算器およびしきい値との比較器
が内部機能として含まれる逐次復号制御回路115は、過
去の推定が正しいと判断しているときは、状態保持回路
102の内容を右にシフトし、はみだしたビットをバッフ
ァ114に出力し、レジスタ112の内容をバッファ113に出
力し、バッファ111から受信信号をとりだしてレジスタ1
12と状態保持回路102の左端とに保持する。また、逐次
復号制御回路115は、過去の推定がまちがっていると判
断すると、状態保持回路102を左にシフトし、バッファ1
14から過去にバッファ114に入力したビットをとりだし
て状態保持回路102の右端に保持することにより内部状
態を過去の状態に戻し、レジスタ112の内容をバッファ1
11に戻し、バッファ113から過去にバッファ113に入力し
たビットを取り出してレジスタ112に保持する。
て一旦バッファ111に蓄えられ、逐次復号制御回路115が
必要とするときにレジスタ112と状態保持回路102の左端
とに保持される。尤度計算器およびしきい値との比較器
が内部機能として含まれる逐次復号制御回路115は、過
去の推定が正しいと判断しているときは、状態保持回路
102の内容を右にシフトし、はみだしたビットをバッフ
ァ114に出力し、レジスタ112の内容をバッファ113に出
力し、バッファ111から受信信号をとりだしてレジスタ1
12と状態保持回路102の左端とに保持する。また、逐次
復号制御回路115は、過去の推定がまちがっていると判
断すると、状態保持回路102を左にシフトし、バッファ1
14から過去にバッファ114に入力したビットをとりだし
て状態保持回路102の右端に保持することにより内部状
態を過去の状態に戻し、レジスタ112の内容をバッファ1
11に戻し、バッファ113から過去にバッファ113に入力し
たビットを取り出してレジスタ112に保持する。
過去に状態保持回路102に入力されたビットが送られ
た情報ビットでないと判断して逐次復号制御回路115が
ビットの修正を行うときは、状態保持回路102の左端に
保持されたビットの値を反転器109で反転して再び状態
保持回路102の左端に保持し直す。しかし、すでに修正
を行った場合と識別器106の出力が「１」の場合には修
正はできない。修正ができない場合に、逐次復号制御回
路115はさらに過去の判定を修正する。状態保持回路102
の左端に保持されているビットが過去に修正されていな
ければこのビットはレジスタ112の内容に一致し、修正
されていなければ一致しないから、排他的論理和回路10
7の出力が「０」であるか「１」であるかによって修正
の有無が判断できるので、排他的論理和回路107の出力
と識別器106の出力と論理和である論理和回路108の出力
によって、逐次復号制御回路115はビットの修正ができ
るか否かを判別できる。また、現時点のしきい値を越え
る累積尤度をもつ情報シンボル列が存在しない場合に
は、逐次復号制御回路115内部のしきい値を一定値だけ
下げ、復号を再開する。
た情報ビットでないと判断して逐次復号制御回路115が
ビットの修正を行うときは、状態保持回路102の左端に
保持されたビットの値を反転器109で反転して再び状態
保持回路102の左端に保持し直す。しかし、すでに修正
を行った場合と識別器106の出力が「１」の場合には修
正はできない。修正ができない場合に、逐次復号制御回
路115はさらに過去の判定を修正する。状態保持回路102
の左端に保持されているビットが過去に修正されていな
ければこのビットはレジスタ112の内容に一致し、修正
されていなければ一致しないから、排他的論理和回路10
7の出力が「０」であるか「１」であるかによって修正
の有無が判断できるので、排他的論理和回路107の出力
と識別器106の出力と論理和である論理和回路108の出力
によって、逐次復号制御回路115はビットの修正ができ
るか否かを判別できる。また、現時点のしきい値を越え
る累積尤度をもつ情報シンボル列が存在しない場合に
は、逐次復号制御回路115内部のしきい値を一定値だけ
下げ、復号を再開する。
以上の操作を行ってバッファ114に情報ビットの推定
値を蓄え、最終的に出力端子104から出力する。
値を蓄え、最終的に出力端子104から出力する。
このようなファノアルゴリズムを用いた逐次復号装置
では、復号動作の途中で、現時点のしきい値を越える累
積尤度をもつ推定情報シンボル系列が存在しない場合に
は、現時点のしきい値を下げる操作が行われる。このと
きに受信符号シンボル列の復号ビットを示すカウンタ
は、しきち値を下げる原因となったビットの位置に対応
する値である。復号装置は、この位置に対応するビット
から再び復号を始める。再開後、最初に推定する情報シ
ンボル系列は、受信符号シンボル列の復号ビット位置を
示すカウンタが過去最大になった系列からである。ファ
ノアルゴリズムを用いた復号装置は、以前に探索した情
報シンボル系列の累積尤度を記憶するメモリをもたない
ために飛び飛びの復号動作ができず、連続的な動作が強
いられる。すなわち、復号装置は、過去行った復号と同
じ手順で、カウンタ値が最大となった受信符号シンボル
列の復号ビット位置まで動作する。しかし、しきい値を
下げてからカウンタの最大値に対する復号ビット位置に
到達するまでの復号処理時間が無駄となり、誤り訂正能
力の向上の妨げになっている。一般に、逐次復号装置で
は、試行錯誤に要する処理時間を速くすれば、誤り訂正
能力の向上ができる。
では、復号動作の途中で、現時点のしきい値を越える累
積尤度をもつ推定情報シンボル系列が存在しない場合に
は、現時点のしきい値を下げる操作が行われる。このと
きに受信符号シンボル列の復号ビットを示すカウンタ
は、しきち値を下げる原因となったビットの位置に対応
する値である。復号装置は、この位置に対応するビット
から再び復号を始める。再開後、最初に推定する情報シ
ンボル系列は、受信符号シンボル列の復号ビット位置を
示すカウンタが過去最大になった系列からである。ファ
ノアルゴリズムを用いた復号装置は、以前に探索した情
報シンボル系列の累積尤度を記憶するメモリをもたない
ために飛び飛びの復号動作ができず、連続的な動作が強
いられる。すなわち、復号装置は、過去行った復号と同
じ手順で、カウンタ値が最大となった受信符号シンボル
列の復号ビット位置まで動作する。しかし、しきい値を
下げてからカウンタの最大値に対する復号ビット位置に
到達するまでの復号処理時間が無駄となり、誤り訂正能
力の向上の妨げになっている。一般に、逐次復号装置で
は、試行錯誤に要する処理時間を速くすれば、誤り訂正
能力の向上ができる。
本発明は、データを区切った情報シンボルに冗長ビッ
トが付加された符号シンボルの列が到来する端子と、こ
の端子を経由する符号シンボルの列のうち復号処理中の
符号シンボルの列を内部状態として保持する状態保持回
路と、与えられた信号に基づき上記状態保持回路の内容
を変更する指令を与える制御回路と、上記符号シンボル
の列の該当するビットまでの尤度を計算しその累積値を
求める尤度計算器と、この尤度計算器で求めた尤度累積
値と比較されるしきい値を発生し、このしきい値を超え
る尤度累積値をもつ該当のビットが存在しないときに、
このしきい値の値を下げるしきい値可変回路と、尤度累
積値とこのしきい値とを比較し、この比較結果に基づき
復号の試行錯誤を実行させる指令を上記制御回路に与え
る比較器と、この比較器で処理中の復号ビットの符号シ
ンボルの列中の位置を算出するカウンタとを備えた逐次
復号装置において、上記カウンタが計数した過去最大の
復号ビットの位置を記憶し、この位置から復号を開始さ
せる指令を上記制御回路に与える第一レジスタを備えた
ことを特徴とする。
トが付加された符号シンボルの列が到来する端子と、こ
の端子を経由する符号シンボルの列のうち復号処理中の
符号シンボルの列を内部状態として保持する状態保持回
路と、与えられた信号に基づき上記状態保持回路の内容
を変更する指令を与える制御回路と、上記符号シンボル
の列の該当するビットまでの尤度を計算しその累積値を
求める尤度計算器と、この尤度計算器で求めた尤度累積
値と比較されるしきい値を発生し、このしきい値を超え
る尤度累積値をもつ該当のビットが存在しないときに、
このしきい値の値を下げるしきい値可変回路と、尤度累
積値とこのしきい値とを比較し、この比較結果に基づき
復号の試行錯誤を実行させる指令を上記制御回路に与え
る比較器と、この比較器で処理中の復号ビットの符号シ
ンボルの列中の位置を算出するカウンタとを備えた逐次
復号装置において、上記カウンタが計数した過去最大の
復号ビットの位置を記憶し、この位置から復号を開始さ
せる指令を上記制御回路に与える第一レジスタを備えた
ことを特徴とする。
ここで、上記制御回路の指令に応じて上記状態保持回
路の保持する内部状態を記憶する第二レジスタおよび上
記制御回路の指令に応じて上記尤度計算器で求めた尤度
の累積値を記憶する第三レジスタを備えることが望まし
い。
路の保持する内部状態を記憶する第二レジスタおよび上
記制御回路の指令に応じて上記尤度計算器で求めた尤度
の累積値を記憶する第三レジスタを備えることが望まし
い。
復号動作の途中で、現時点のしきい値を越えるような
累積尤度をもつ推定情報シンボル系列が存在しない場合
には、現時点のしきい値を下げ、あらかじめレジスタ格
納しておいたカウンタ値状態保持回路の内部状態および
累積尤度の値を対応するところに導く。これにより、最
初に推定するであろう情報シンボル系列で、過去に復号
を行った受信符号シンボル系列の中の該当ビットまでに
要する処理時間を省くことができる。
累積尤度をもつ推定情報シンボル系列が存在しない場合
には、現時点のしきい値を下げ、あらかじめレジスタ格
納しておいたカウンタ値状態保持回路の内部状態および
累積尤度の値を対応するところに導く。これにより、最
初に推定するであろう情報シンボル系列で、過去に復号
を行った受信符号シンボル系列の中の該当ビットまでに
要する処理時間を省くことができる。
以下、本発明の一実施例について図面を参照して説明
する。第１図はこの実施例の構成を示すブロック構成図
である。
する。第１図はこの実施例の構成を示すブロック構成図
である。
すなわち、この実施例は、データを区切った情報シン
ボルに冗長ビットが付加された符号シンボルの列が到来
する入力端子１と、この端子を経由する符号シンボルの
列のうち復号処理中の符号シンボルの列を内部状態とし
て保持する状態保持回路２と、与えられた信号に基づき
状態保持回路２の内容を変更する指令を与える制御回路
15と、符号シンボルの列の該当するビットまでの尤度を
計算しその累積値を求める尤度計算器16と、この尤度計
算器16で求めた尤度累積値と比較されるしきい値を発生
し、このしきい値を超える尤度累積値をもつ該当のビッ
トが存在しないときに、このしきい値の値を下げるしき
い値可変回路17と、尤度累積値とこのしきい値とを比較
し、この比較結果に基づき復号の試行錯誤を実行させる
指令を制御回路15に与える比較器18と、この比較器18で
処理中の復号ビットの復号シンボルの列中の位置を算出
するカウンタ５とを備え、さらに、本発明の特徴とする
手段として、上記カウンタ５が計数した過去最大の復号
ビットの位置を記憶し、この位置から復号を開始させる
指令を制御回路15に与えるレジスタ20と、制御回路15の
指令に応じて状態保持回路２の保持する内部状態を記憶
するレジスタ21と、制御回路15の指令に応じて尤度計算
器16で求めた尤度の累積値を記憶するレジスタ22とを備
える。
ボルに冗長ビットが付加された符号シンボルの列が到来
する入力端子１と、この端子を経由する符号シンボルの
列のうち復号処理中の符号シンボルの列を内部状態とし
て保持する状態保持回路２と、与えられた信号に基づき
状態保持回路２の内容を変更する指令を与える制御回路
15と、符号シンボルの列の該当するビットまでの尤度を
計算しその累積値を求める尤度計算器16と、この尤度計
算器16で求めた尤度累積値と比較されるしきい値を発生
し、このしきい値を超える尤度累積値をもつ該当のビッ
トが存在しないときに、このしきい値の値を下げるしき
い値可変回路17と、尤度累積値とこのしきい値とを比較
し、この比較結果に基づき復号の試行錯誤を実行させる
指令を制御回路15に与える比較器18と、この比較器18で
処理中の復号ビットの復号シンボルの列中の位置を算出
するカウンタ５とを備え、さらに、本発明の特徴とする
手段として、上記カウンタ５が計数した過去最大の復号
ビットの位置を記憶し、この位置から復号を開始させる
指令を制御回路15に与えるレジスタ20と、制御回路15の
指令に応じて状態保持回路２の保持する内部状態を記憶
するレジスタ21と、制御回路15の指令に応じて尤度計算
器16で求めた尤度の累積値を記憶するレジスタ22とを備
える。
次に、この実施例の動作を説明する。ただし、情報シ
ンボルの長さを（ｎ−１）ビットとし、符号シンボルの
長さをｎビットとしている。情報シンボルを修正する手
数を少なくする意味で組織符号を用いている。
ンボルの長さを（ｎ−１）ビットとし、符号シンボルの
長さをｎビットとしている。情報シンボルを修正する手
数を少なくする意味で組織符号を用いている。
状態保持回路２は、例えば双方向シフトレジスタであ
り、情報ビットのほか冗長ビットをもダミービットとし
て保持する。関数発生器３は、対応する符号器の関数発
生器と同じものである。カウンタ５は、モジュロｎのｎ
進カウンタであり、状態保持回路２の内容がそれぞれ左
右にシフトされるごとに「１」だけ増減される。識別器
６は、カウンタ５があらかじめ決められた値をとると
「１」、それ以外のときは「０」を出力する。セレクタ
10は、識別器６の出力が「０」のときは状態保持回路２
の左端に保持されたビットを選択し、識別器６の出力が
「１」のときは関数発生器３の出力ビットを選択する。
尤度計算器16はセレクタ10の出力とレジスタ12に保持さ
れた受信信号との尤度を求め、今まで推定した情報シン
ボル系列の累積尤度との加算あるいは減算を行ってい
る。尤度計算器16の出力としきい値可変回路17の出力と
は比較器18に入り、両者の大小関係が調べられる。制御
回路15は比較器18の出力結果により、状態保持回路２の
内容を左右にシフトしたり、状態保持回路２の左端に反
転器９の出力を保持したりする制御を与える。受信符号
シンボル列は、入力端子１から１ビットずつ入力されて
バッファ11にいったん蓄えられて、尤度計算器16が必要
とするときにレジスタ12と状態保持回路２の左端とに保
持される。比較器18の出力結果により、制御回路15が、
過去の推定が正しいと判断しているときは、状態保持回
路２の内容を右にシフトし、はみだしたビットをバッフ
ァ14に出力し、レジスタ12の内容をバッファ13に出力
し、バッファ11から受信符号シンボル列をとりだしてレ
ジスタ12と状態保持回路２の左端に保持する。このとき
に、尤度計算器16の内部にある累積尤度は処理したビッ
トの尤度を加算したものである。また、比較器18の出力
結果により、制御回路15が過去の推定がまちがっている
と判断すると、状態保持回路２を左にシフトし、バッフ
ァ14から過去にバッファ14に入力したビットをとりだし
て状態保持回路２の右端に保持することにより内部状態
を過去の状態に戻し、レジスタ12の内容をバッファ11に
戻し、バッファ13から過去にバッファ13に入力したビッ
トを取り出してレジスタ12に保持する。このときに、尤
度計算器16の内部にある累積尤度は、過去の状態に戻し
た該当ビットの尤度を減算したものである。過去に状態
保持回路２に入力されたビットが送られた情報ビットで
ないと判断して、制御回路15がビットの修正を行うとき
には、該当ビットの尤度の加算をやめ、状態保持回路２
の左端に保持し直し、このときの尤度を累積尤度に足し
合わせる。しかし、すでに修正を行った場合と識別器６
の出力が「１」の場合とには修正できない。修正できな
い場合に、制御回路15はさらに過去の判定を修正する。
状態保持回路２の左端に保持されているビットが過去に
修正されていなければこのビットはレジスタ12の内容に
一致し、修正されていなければ一致しないから、排他的
論理和回路７の出力が「０」であるか「１」であるかに
よって修正の有無が判断できるので、排他的論理和回路
７の出力と識別器６の出力との論理和である論理和回路
８の出呂器によって、制御回路15はビットの修正ができ
るか否かを判別できる。また、復号が進むについてカウ
ンタ５は１つずつ増加していき、その都度レジスタ20の
出力と比較器19で大小関係が調べられ、カウンタ５の値
がレジスタ20の値より大きいときは、制御回路15は、カ
ウンタ５の出力をレジスタ20に、状態保持回路２の出力
をレジスタ21に、尤度計算器16の内部にある累積尤度の
出力をレジスタ22に、レジスタ12の出力をレジスタ23に
格納する制御信号を与える。復号に行き詰まり、現時点
のしきい値を越える推定情報シンボル系列が存在しない
場合には、制御回路15はしきい値可変回路17にしきい値
を下げる制御信号を与え、さらに、レジスタ20、21、22
および23に格納してある値を、それぞれカウンタ５、状
態保持回路２、尤度計算器16の内部にある累積尤度のレ
ジスタ12に導く制御信号を与える。導き終わると、再
び、高い累積尤度をもつ情報シンボル系列の推定を始め
るためにファノアルゴリズムを実行する。
り、情報ビットのほか冗長ビットをもダミービットとし
て保持する。関数発生器３は、対応する符号器の関数発
生器と同じものである。カウンタ５は、モジュロｎのｎ
進カウンタであり、状態保持回路２の内容がそれぞれ左
右にシフトされるごとに「１」だけ増減される。識別器
６は、カウンタ５があらかじめ決められた値をとると
「１」、それ以外のときは「０」を出力する。セレクタ
10は、識別器６の出力が「０」のときは状態保持回路２
の左端に保持されたビットを選択し、識別器６の出力が
「１」のときは関数発生器３の出力ビットを選択する。
尤度計算器16はセレクタ10の出力とレジスタ12に保持さ
れた受信信号との尤度を求め、今まで推定した情報シン
ボル系列の累積尤度との加算あるいは減算を行ってい
る。尤度計算器16の出力としきい値可変回路17の出力と
は比較器18に入り、両者の大小関係が調べられる。制御
回路15は比較器18の出力結果により、状態保持回路２の
内容を左右にシフトしたり、状態保持回路２の左端に反
転器９の出力を保持したりする制御を与える。受信符号
シンボル列は、入力端子１から１ビットずつ入力されて
バッファ11にいったん蓄えられて、尤度計算器16が必要
とするときにレジスタ12と状態保持回路２の左端とに保
持される。比較器18の出力結果により、制御回路15が、
過去の推定が正しいと判断しているときは、状態保持回
路２の内容を右にシフトし、はみだしたビットをバッフ
ァ14に出力し、レジスタ12の内容をバッファ13に出力
し、バッファ11から受信符号シンボル列をとりだしてレ
ジスタ12と状態保持回路２の左端に保持する。このとき
に、尤度計算器16の内部にある累積尤度は処理したビッ
トの尤度を加算したものである。また、比較器18の出力
結果により、制御回路15が過去の推定がまちがっている
と判断すると、状態保持回路２を左にシフトし、バッフ
ァ14から過去にバッファ14に入力したビットをとりだし
て状態保持回路２の右端に保持することにより内部状態
を過去の状態に戻し、レジスタ12の内容をバッファ11に
戻し、バッファ13から過去にバッファ13に入力したビッ
トを取り出してレジスタ12に保持する。このときに、尤
度計算器16の内部にある累積尤度は、過去の状態に戻し
た該当ビットの尤度を減算したものである。過去に状態
保持回路２に入力されたビットが送られた情報ビットで
ないと判断して、制御回路15がビットの修正を行うとき
には、該当ビットの尤度の加算をやめ、状態保持回路２
の左端に保持し直し、このときの尤度を累積尤度に足し
合わせる。しかし、すでに修正を行った場合と識別器６
の出力が「１」の場合とには修正できない。修正できな
い場合に、制御回路15はさらに過去の判定を修正する。
状態保持回路２の左端に保持されているビットが過去に
修正されていなければこのビットはレジスタ12の内容に
一致し、修正されていなければ一致しないから、排他的
論理和回路７の出力が「０」であるか「１」であるかに
よって修正の有無が判断できるので、排他的論理和回路
７の出力と識別器６の出力との論理和である論理和回路
８の出呂器によって、制御回路15はビットの修正ができ
るか否かを判別できる。また、復号が進むについてカウ
ンタ５は１つずつ増加していき、その都度レジスタ20の
出力と比較器19で大小関係が調べられ、カウンタ５の値
がレジスタ20の値より大きいときは、制御回路15は、カ
ウンタ５の出力をレジスタ20に、状態保持回路２の出力
をレジスタ21に、尤度計算器16の内部にある累積尤度の
出力をレジスタ22に、レジスタ12の出力をレジスタ23に
格納する制御信号を与える。復号に行き詰まり、現時点
のしきい値を越える推定情報シンボル系列が存在しない
場合には、制御回路15はしきい値可変回路17にしきい値
を下げる制御信号を与え、さらに、レジスタ20、21、22
および23に格納してある値を、それぞれカウンタ５、状
態保持回路２、尤度計算器16の内部にある累積尤度のレ
ジスタ12に導く制御信号を与える。導き終わると、再
び、高い累積尤度をもつ情報シンボル系列の推定を始め
るためにファノアルゴリズムを実行する。
以上の操作を行ってバッファ14に情報ビットの推定値
を蓄え、最終的に出力端子４から出力する。
を蓄え、最終的に出力端子４から出力する。
本発明は、以上説明したように、受信符号シンボル列
の復号ビット位置を示すカウンタが過去最大になった処
理ビットでのカウンタ値と状態保持回路の内部状態と累
積尤度を記憶するレジスタを従来の逐次復号装置に付加
するので、復号途中でしきい値を下げる必要が生じた場
合に、レジスタに格納した値を対応するところに導くこ
とによりその状態までに要する処理時間が解消でき、誤
り訂正能力の向上ができる効果がある。
の復号ビット位置を示すカウンタが過去最大になった処
理ビットでのカウンタ値と状態保持回路の内部状態と累
積尤度を記憶するレジスタを従来の逐次復号装置に付加
するので、復号途中でしきい値を下げる必要が生じた場
合に、レジスタに格納した値を対応するところに導くこ
とによりその状態までに要する処理時間が解消でき、誤
り訂正能力の向上ができる効果がある。
第１図は本発明実施例の構成を示すブロック図。 第２図は従来例の構成を示すブロック図。 １……入力端子、２……状態保持回路、３……関数発生
器、４……出力端子、５……カウンタ、６……識別器、
７……排他的論理和回路、８……論理和回路、９……反
転器、10……セレクタ、11、13、14……バッファ、15…
…制御回路、16……尤度計算器、17……しきい値可変回
路、18、19……比較器、12、20、21、22、23……レジス
タ。
器、４……出力端子、５……カウンタ、６……識別器、
７……排他的論理和回路、８……論理和回路、９……反
転器、10……セレクタ、11、13、14……バッファ、15…
…制御回路、16……尤度計算器、17……しきい値可変回
路、18、19……比較器、12、20、21、22、23……レジス
タ。
Claims (3)
- 【請求項１】データを区切った情報シンボルに冗長ビッ
トが付加された符号シンボルの列が到来する端子と、こ
の端子を経由する符号シンボルの列のうち復号処理中の
符号シンボルの列を内部状態として保持する状態保持回
路と、与えられた信号に基づき上記状態保持回路の内容
を変更する指令を与える制御回路と、上記符号シンボル
の列の該当するビットまでの尤度を計算しその累積値を
求める尤度計算器と、この尤度計算器で求めた尤度累積
値と比較されるしきい値を発生し、このしきい値を超え
る尤度累積値をもつ該当のビットが存在しないときに、
このしきい値の値を下げるしきい値可変回路と、尤度累
積値とこのしきい値とを比較し、この比較結果に基づき
復号の試行錯誤を実行させる指令を上記制御回路に与え
る比較器と、この比較器で処理中の復号ビットの符号シ
ンボルの列中の位置を算出するカウンタとを備えた逐次
復号装置において、 上記カウンタが計数した過去最大の復号ビットの位置を
記憶し、この位置から復号を開始させる指令を上記制御
回路に与える第一レジスタ を備えたことを特徴とする逐次復号装置。 - 【請求項２】上記制御回路の指令に応じて上記状態保持
回路の保持する内部状態を記憶する第二レジスタを備え
た特許請求項１記載の逐次復号装置。 - 【請求項３】上記制御回路の指令に応じて上記尤度計算
器で求めた尤度の累積値を記憶する第三レジスタを備え
た特許請求項１記載の逐次復号装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223914A JP2671581B2 (ja) | 1990-08-24 | 1990-08-24 | 逐次復号装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2223914A JP2671581B2 (ja) | 1990-08-24 | 1990-08-24 | 逐次復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04105426A JPH04105426A (ja) | 1992-04-07 |
| JP2671581B2 true JP2671581B2 (ja) | 1997-10-29 |
Family
ID=16805692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2223914A Expired - Fee Related JP2671581B2 (ja) | 1990-08-24 | 1990-08-24 | 逐次復号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2671581B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177421A (ja) | 1999-12-16 | 2001-06-29 | Mitsubishi Electric Corp | ビタビデコーダおよび同期制御方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60192423A (ja) * | 1984-03-14 | 1985-09-30 | Victor Co Of Japan Ltd | 巡回多数決符号復号器 |
| JPH0740672B2 (ja) * | 1986-09-22 | 1995-05-01 | 日本電気株式会社 | ビツトシリアル誤り訂正復号化装置 |
| JPS63266929A (ja) * | 1986-12-10 | 1988-11-04 | Fujitsu Ltd | シーケンシャル復号器 |
| JPS63161731A (ja) * | 1986-12-25 | 1988-07-05 | Nec Corp | 逐次誤り訂正復号化装置 |
-
1990
- 1990-08-24 JP JP2223914A patent/JP2671581B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 今井秀樹「符号理論」（１９９０年３月）電子情報通信学会ｐ．３０７−３０９ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04105426A (ja) | 1992-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539684A (en) | Automatic frame synchronization recovery utilizing a sequential decoder | |
| US4630032A (en) | Apparatus for decoding error-correcting codes | |
| EP0139511B1 (en) | Digital data decoders | |
| US5014276A (en) | Convolutional encoder and sequential decoder with parallel architecture and block coding properties | |
| KR900005242A (ko) | 에러정정회로 | |
| US5887007A (en) | Viterbi decoding method and viterbi decoding circuit | |
| JP2004527142A (ja) | 循環冗長符号シグネチャ比較を行うターボ復号器 | |
| EP0261626B1 (en) | Error-correcting bit-serial decoder | |
| JPS63161731A (ja) | 逐次誤り訂正復号化装置 | |
| JP2671581B2 (ja) | 逐次復号装置 | |
| US5079771A (en) | Bit and symbol timing recovery for sequential decoders | |
| JPH06284018A (ja) | ビタビ復号方法および誤り訂正復号化装置 | |
| JP2621582B2 (ja) | 逐次復号装置 | |
| JPH0653843A (ja) | 逐次復号装置 | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| JP2591332B2 (ja) | 誤り訂正復号装置 | |
| JP2803643B2 (ja) | 逐次復号装置 | |
| JP2561791B2 (ja) | Ｆｍ多重放送受信機 | |
| JP2891190B2 (ja) | 逐次復号装置 | |
| JP2570369B2 (ja) | 誤り訂正復号化装置 | |
| JPH05235783A (ja) | 逐次復号器 | |
| JPH0740670B2 (ja) | スタックアルゴリズム形逐次復号方法 | |
| JPH0823281A (ja) | 誤り検出訂正装置 | |
| WO2001029973A1 (en) | Trellis backtrace decoder | |
| JPH0113249B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |