JP2605271B2 - エラー訂正及びチエツク装置 - Google Patents
エラー訂正及びチエツク装置Info
- Publication number
- JP2605271B2 JP2605271B2 JP62029351A JP2935187A JP2605271B2 JP 2605271 B2 JP2605271 B2 JP 2605271B2 JP 62029351 A JP62029351 A JP 62029351A JP 2935187 A JP2935187 A JP 2935187A JP 2605271 B2 JP2605271 B2 JP 2605271B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- data
- error correction
- correction
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2948—Iterative decoding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
【発明の詳細な説明】 以下の順序でこの発明を説明する。
Ａ 産業上の利用分野 Ｂ 発明の概要 Ｃ 従来の技術 Ｄ 発明が解決しようとする問題点 Ｅ 問題点を解決するための手段 Ｆ 作用 Ｇ 実施例 G1光磁気ディスクのフォーマットの説明（第１図） G2エラー訂正及びチェック処理の説明（第１図） Ｈ 発明の効果 Ａ 産業上の利用分野 この発明は、例えば光磁気ディスクのようなディスク
状記録媒体からのデジタルデータ再生系に適用して好適
なエラー訂正及びチェック装置に関する。
状記録媒体からのデジタルデータ再生系に適用して好適
なエラー訂正及びチェック装置に関する。
Ｂ 発明の概要 この発明はマトリクス配列されたデータに対し、行方
向及び列方向にエラー訂正コードがともに生成されると
ともにエラーチェック用コードが生成されている場合
に、エラー訂正とエラーチェックとが同時に終了できる
ようにしたもので、バッファメモリよりのデータの読み
出し回数を削減でき、データ処理時間の短縮化を図るこ
とができるものである。
向及び列方向にエラー訂正コードがともに生成されると
ともにエラーチェック用コードが生成されている場合
に、エラー訂正とエラーチェックとが同時に終了できる
ようにしたもので、バッファメモリよりのデータの読み
出し回数を削減でき、データ処理時間の短縮化を図るこ
とができるものである。
Ｃ 従来の技術 光ディスク、ハードディスク等のディスク状記録媒体
にデジタルデータを記録し再生するものが知られてい
る。この場合、デジタルデータは、ディスクへの記録時
及びディスクからの再生時において発生するデータ誤り
を検出して訂正できるエラー訂正コードを構成して記録
再生するのが一般的である。
にデジタルデータを記録し再生するものが知られてい
る。この場合、デジタルデータは、ディスクへの記録時
及びディスクからの再生時において発生するデータ誤り
を検出して訂正できるエラー訂正コードを構成して記録
再生するのが一般的である。
そして、通常は、所定数の情報サンプルデータについ
てエラー訂正コードを形成するブロック完結型のものを
用いる場合が多い。
てエラー訂正コードを形成するブロック完結型のものを
用いる場合が多い。
そして、情報データがコンピュータデータの場合等に
おいては、その情報データブロック単位でエラー訂正を
したとしても、その情報データが本当に正しいものでは
ない場合にはデータとして使用できないので、情報デー
タブロック単位でエラーチェック用パリティも付加さ
れ、エラーがないかどうかのチェックがされる。
おいては、その情報データブロック単位でエラー訂正を
したとしても、その情報データが本当に正しいものでは
ない場合にはデータとして使用できないので、情報デー
タブロック単位でエラーチェック用パリティも付加さ
れ、エラーがないかどうかのチェックがされる。
第４図はこのような情報データブロックの一例を示す
もので、例えばデジタルデータはバイト単位を１個のデ
ータ（ただし１情報サンプルが１バイトとは限らない）
として取り扱うものとして、第４図に示すように、デジ
タルデータはメモリ上において行方向にｍバイト、列方
向にｎバイトとしてマトリクス状に配し、行方向の各１
行のｍバイト（ｍ個）のデータについてそれぞれ（k,
m）符号を生成してｋ−ｍ個のエラー検出訂正用の検査
データC1を付加し、また、列方向の各１列のｎバイト
（ｎ個）のデータについて（l,n）符号を生成してｌ−
ｎ個のエラー検出訂正用の検査データC2を付加して積符
号を構成するものである。
もので、例えばデジタルデータはバイト単位を１個のデ
ータ（ただし１情報サンプルが１バイトとは限らない）
として取り扱うものとして、第４図に示すように、デジ
タルデータはメモリ上において行方向にｍバイト、列方
向にｎバイトとしてマトリクス状に配し、行方向の各１
行のｍバイト（ｍ個）のデータについてそれぞれ（k,
m）符号を生成してｋ−ｍ個のエラー検出訂正用の検査
データC1を付加し、また、列方向の各１列のｎバイト
（ｎ個）のデータについて（l,n）符号を生成してｌ−
ｎ個のエラー検出訂正用の検査データC2を付加して積符
号を構成するものである。
そして、この場合、情報データの最終行には、最終的
にこの情報データブロックにエラーが存在しないか否か
のチェックを行なうためのエラーチェック用パリティED
Cが挿入されている。このエラーチェック用パリティEDC
は上の行から順に下の行に向かって、行方向に順次デー
タを読み出して生成されている。
にこの情報データブロックにエラーが存在しないか否か
のチェックを行なうためのエラーチェック用パリティED
Cが挿入されている。このエラーチェック用パリティEDC
は上の行から順に下の行に向かって、行方向に順次デー
タを読み出して生成されている。
このような積符号においては、先ず、各行について検
査データC1によるエラー訂正を行ない、次に各列につい
て検査データC2によるエラー訂正を行なう。そして、演
算時間内の適当なくり返し回数、エラー訂正を続け、そ
の後エラーチェック用パリティEDCによりその訂正後の
情報データブロックのデータチェックを行なう。
査データC1によるエラー訂正を行ない、次に各列につい
て検査データC2によるエラー訂正を行なう。そして、演
算時間内の適当なくり返し回数、エラー訂正を続け、そ
の後エラーチェック用パリティEDCによりその訂正後の
情報データブロックのデータチェックを行なう。
Ｄ 発明が解決しようとする問題点 ところで、このようなエラー訂正及びチェック処理
は、再生データを、第４図のようなマトリクス状データ
としてバッファメモリに一旦書き込んでおき、検査デー
タC1によるエラー訂正時には行方向に順次データを読み
出し、これが終了したら、列方向に順次データを読み出
して検査データC2によるエラー訂正を行なう。
は、再生データを、第４図のようなマトリクス状データ
としてバッファメモリに一旦書き込んでおき、検査デー
タC1によるエラー訂正時には行方向に順次データを読み
出し、これが終了したら、列方向に順次データを読み出
して検査データC2によるエラー訂正を行なう。
そして、この２つのエラー訂正をくり返し行なうこと
で殆んどのエラーの訂正ができる。ここで、訂正動作と
してはくり返し行なう場合でも、検査データC2によるエ
ラー訂正を検査データC1によるデータにつづいて行なう
ことで終了するのが一般的である。
で殆んどのエラーの訂正ができる。ここで、訂正動作と
してはくり返し行なう場合でも、検査データC2によるエ
ラー訂正を検査データC1によるデータにつづいて行なう
ことで終了するのが一般的である。
そして、エラー訂正が終了したら、再びバッファメモ
リより行方向に順次データを読み出して、エラーチェッ
ク用パリティEDCによりエラーチェックを行なう。した
がって、このエラーチェックのため、エラー訂正終了後
に、もう一度メモリからデータを読み出す必要がある。
これは、上記のようにただでさえメモリからデータを読
み出す回数の多いエラー訂正符号の場合には、処理時間
が長くなる欠点がある。
リより行方向に順次データを読み出して、エラーチェッ
ク用パリティEDCによりエラーチェックを行なう。した
がって、このエラーチェックのため、エラー訂正終了後
に、もう一度メモリからデータを読み出す必要がある。
これは、上記のようにただでさえメモリからデータを読
み出す回数の多いエラー訂正符号の場合には、処理時間
が長くなる欠点がある。
Ｅ 問題点を解決するための手段 この発明においては、例えば第１図及び第２図に示す
ように、複数個のデータD0〜D527がこれを１ブロックと
してマトリクス状に配列され、その各行（又は列）につ
いて第１のエラー訂正コードC1が生成され、その各列
（又は行）について第２のエラー訂正コードC2が生成さ
れるとともにこの１ブロックのデータについてエラーチ
ェック用パリティEDCが生成された状態のデータをスト
アするメモリ（１）と、メモリ（１）から行（又は列）
方向に順次データを読み出して第１のエラー訂正コード
C1による訂正を行なう第１のエラー訂正手段（７）
（８）（９）と、この第１のエラー訂正手段（７）
（８）（９）の動作に続いてメモリ（１）から列（又は
行）方向に順次データを読み出して第２のエラー訂正コ
ードC2による訂正を行なう第２のエラー訂正手段（10）
（11）（12）と、第１のエラー訂正手段（７）（８）
（９）の動作と同時にメモリ（１）から読み出されたデ
ータからチェック用シンドロームを生成する手段（13）
と、第１のエラー訂正手段の動作時に検出されたエラー
値及びそのエラー位置から得たエラー情報をチェック用
シンドロームに排他的論理和する手段（８）（14）（1
5）と、第２のエラー訂正手段（10）（11）（12）の動
作時に検出されたエラー値及びそのエラー位置から得た
エラー情報をチェック用シンドロームにさらに排他的論
理和する手段（11）（14）（15）とからなる。
ように、複数個のデータD0〜D527がこれを１ブロックと
してマトリクス状に配列され、その各行（又は列）につ
いて第１のエラー訂正コードC1が生成され、その各列
（又は行）について第２のエラー訂正コードC2が生成さ
れるとともにこの１ブロックのデータについてエラーチ
ェック用パリティEDCが生成された状態のデータをスト
アするメモリ（１）と、メモリ（１）から行（又は列）
方向に順次データを読み出して第１のエラー訂正コード
C1による訂正を行なう第１のエラー訂正手段（７）
（８）（９）と、この第１のエラー訂正手段（７）
（８）（９）の動作に続いてメモリ（１）から列（又は
行）方向に順次データを読み出して第２のエラー訂正コ
ードC2による訂正を行なう第２のエラー訂正手段（10）
（11）（12）と、第１のエラー訂正手段（７）（８）
（９）の動作と同時にメモリ（１）から読み出されたデ
ータからチェック用シンドロームを生成する手段（13）
と、第１のエラー訂正手段の動作時に検出されたエラー
値及びそのエラー位置から得たエラー情報をチェック用
シンドロームに排他的論理和する手段（８）（14）（1
5）と、第２のエラー訂正手段（10）（11）（12）の動
作時に検出されたエラー値及びそのエラー位置から得た
エラー情報をチェック用シンドロームにさらに排他的論
理和する手段（11）（14）（15）とからなる。
Ｆ 作用 第１のエラー訂正を行なうとき、読み出したデータは
チェック用シンドローム生成にも供される。したがっ
て、第１のエラー訂正がすべて完了したとき、すべての
データが読み出されるからチェック用シンドロームも生
成される。データにエラーがなければ、チェック用シン
ドロームは正しいが、データにエラーが含まれていると
きは、このエラーを含んだままのデータでチェック用シ
ンドロームを生成したので、チェック用シンドロームは
このままでは正しくない。
チェック用シンドローム生成にも供される。したがっ
て、第１のエラー訂正がすべて完了したとき、すべての
データが読み出されるからチェック用シンドロームも生
成される。データにエラーがなければ、チェック用シン
ドロームは正しいが、データにエラーが含まれていると
きは、このエラーを含んだままのデータでチェック用シ
ンドロームを生成したので、チェック用シンドロームは
このままでは正しくない。
そこで、第１のエラー訂正時に得られたエラー位置の
エラー値によるエラー情報が生成したチェック用シンド
ロームに排他的論理和（mod.2の加算）される。する
と、第１のエラー訂正結果のデータからチェック用シン
ドロームが生成されたのに全く等しくなる。
エラー値によるエラー情報が生成したチェック用シンド
ロームに排他的論理和（mod.2の加算）される。する
と、第１のエラー訂正結果のデータからチェック用シン
ドロームが生成されたのに全く等しくなる。
しかし、このチェック用シンドロームでも、未だエラ
ーを含んでいる場合、さらに誤訂正によるエラーを含ん
でいる場合もある。これらのエラーは第２のエラー訂正
時に訂正される。そして、この第２のエラー訂正時に訂
正されたエラーについてのエラー値及びエラー位置によ
るエラー情報も、チェック用シンドロームにさらに排他
的論理和され、この第２のエラー訂正後のデータからチ
ェック用シンドロームが生成されたのに等しくなる。
ーを含んでいる場合、さらに誤訂正によるエラーを含ん
でいる場合もある。これらのエラーは第２のエラー訂正
時に訂正される。そして、この第２のエラー訂正時に訂
正されたエラーについてのエラー値及びエラー位置によ
るエラー情報も、チェック用シンドロームにさらに排他
的論理和され、この第２のエラー訂正後のデータからチ
ェック用シンドロームが生成されたのに等しくなる。
したがって、メモリからデータの読み出しは、チェッ
ク用シンドローム生成用には特に行なうことなく、エラ
ー訂正終了時にはチェックも同時に行なえ、処理時間が
短くなるものである。
ク用シンドローム生成用には特に行なうことなく、エラ
ー訂正終了時にはチェックも同時に行なえ、処理時間が
短くなるものである。
Ｇ 実施例 この発明の一例を、光磁気ディスクからデータを再生
する場合を例にとって説明する。
する場合を例にとって説明する。
G1光磁気ディスクのフォーマットの説明 先ず、光磁気ディスクのフォーマットについて説明す
る。
る。
この光磁気ディスクはデータが１回転当たり１トラッ
クとして、同芯円状あるいはスパイラル状にトラックが
形成されて記録され、これより再生されるようにされ
る。
クとして、同芯円状あるいはスパイラル状にトラックが
形成されて記録され、これより再生されるようにされ
る。
この光磁気ディスクの１トラックは円周方向に等分割
された複数のセクターからなっており、各セクターに、
定められた所定数のデータにエラー訂正用パリティ、エ
ラーチェック用パリティが生成付加されたものが記録さ
れている。例えば１トラックは32セクターとされてい
る。
された複数のセクターからなっており、各セクターに、
定められた所定数のデータにエラー訂正用パリティ、エ
ラーチェック用パリティが生成付加されたものが記録さ
れている。例えば１トラックは32セクターとされてい
る。
１セクター分は、ヘッダ部とデータ部と、ヘッダ部の
後とデータ部の後にそれぞれ設けられるギャップ部GAP
とからなる。
後とデータ部の後にそれぞれ設けられるギャップ部GAP
とからなる。
ヘッダ部にはその先頭にプリアンブル信号が記録され
るとともに、トラックアドレスTAとセクターアドレスSA
からなるアドレス信号ADDに対してエラー訂正用パリテ
ィECCが付加されたものにアドレス用同期信号ASYNCが付
加されたものが２回くり返して記録されている。
るとともに、トラックアドレスTAとセクターアドレスSA
からなるアドレス信号ADDに対してエラー訂正用パリテ
ィECCが付加されたものにアドレス用同期信号ASYNCが付
加されたものが２回くり返して記録されている。
また、データ部にはその先頭にプリアンブル信号が記
録されるとともに、その後にデータ及びそのデータに対
するエラー訂正用パリティECCその他が付加されたもの
が記録される。
録されるとともに、その後にデータ及びそのデータに対
するエラー訂正用パリティECCその他が付加されたもの
が記録される。
この場合、１セクターのデータ部に記録する単位デー
タ量は、コンピュータの記憶装置として用いることを考
慮して512バイトが標準とされる。
タ量は、コンピュータの記憶装置として用いることを考
慮して512バイトが標準とされる。
データ部の構造は第２図のようになっている。
すなわち、第２図の場合はデータ数がD0〜D511までの
512バイトの場合で、実際のデータとしては、この512バ
イトのデータD0〜D511の後に16バイトの付加情報が付加
されて行方向に44バイト、列方向に12バイトとして44×
12＝528バイトのマトリクス配列とされる。
512バイトの場合で、実際のデータとしては、この512バ
イトのデータD0〜D511の後に16バイトの付加情報が付加
されて行方向に44バイト、列方向に12バイトとして44×
12＝528バイトのマトリクス配列とされる。
すなわち、512バイトのデータD0〜D511の後の12バイ
トはリザーブ領域とされ、この領域にはリンク用のトラ
ックナンバー、セクターナンバー、データ識別情報等が
挿入される。そして、このリザーブ領域を含む524バイ
トのデータに対して行方向を生成方向としてエラーチェ
ック用パリティECD（例えばリードソロモン符号を用い
る）が４バイト分生成され、付加情報の最後の４バイト
の領域に挿入される。そして、合計528バイトが第２図
に示すように44×12としてマトリクス状に配列される。
このエラーチェック用パリティEDCの４バイトデータP,
Q,R,Sは、例えば、αをGF（28）の原始元として、 を満たすD3,D2,D1,D0として生成される。ここで、この
例の場合Ｎ＝527である。すなわち、C1の生成多項式を
（ｘ−１）（ｘ−α）（ｘ−α２）（ｘ−α３）とする
と、それと素な生成多項式として例えば（ｘ−α４）
（ｘ−α５）（ｘ−α６）（ｘ−α７）を選ぶわけであ
る。
トはリザーブ領域とされ、この領域にはリンク用のトラ
ックナンバー、セクターナンバー、データ識別情報等が
挿入される。そして、このリザーブ領域を含む524バイ
トのデータに対して行方向を生成方向としてエラーチェ
ック用パリティECD（例えばリードソロモン符号を用い
る）が４バイト分生成され、付加情報の最後の４バイト
の領域に挿入される。そして、合計528バイトが第２図
に示すように44×12としてマトリクス状に配列される。
このエラーチェック用パリティEDCの４バイトデータP,
Q,R,Sは、例えば、αをGF（28）の原始元として、 を満たすD3,D2,D1,D0として生成される。ここで、この
例の場合Ｎ＝527である。すなわち、C1の生成多項式を
（ｘ−１）（ｘ−α）（ｘ−α２）（ｘ−α３）とする
と、それと素な生成多項式として例えば（ｘ−α４）
（ｘ−α５）（ｘ−α６）（ｘ−α７）を選ぶわけであ
る。
そして、このエラーチェック用パリティEDCの４バイ
ト分を含めた528バイトに対し、行方向の１行について
４バイト分として第１のエラー訂正コード（これは例え
ば（48,44）リードソロモンコード）の検査データC1が
付加され、同様に列方向の一列について２バイトの第２
のエラー訂正コード（これは例えば（14,12）リードソ
ロモンコード）の検査データC2が付加される。
ト分を含めた528バイトに対し、行方向の１行について
４バイト分として第１のエラー訂正コード（これは例え
ば（48,44）リードソロモンコード）の検査データC1が
付加され、同様に列方向の一列について２バイトの第２
のエラー訂正コード（これは例えば（14,12）リードソ
ロモンコード）の検査データC2が付加される。
以上のことから、この場合、512バイトのデータに、
このデータに関連する付加情報を16バイト付加して、52
8バイトからなるブロックを形成し、これを12行、44列
に並べて行方向にパリティC1、列方向にパリティC2を生
成付加して積符号を形成し、これをディスクの１セクタ
として記録再生するものである。
このデータに関連する付加情報を16バイト付加して、52
8バイトからなるブロックを形成し、これを12行、44列
に並べて行方向にパリティC1、列方向にパリティC2を生
成付加して積符号を形成し、これをディスクの１セクタ
として記録再生するものである。
G2エラー訂正及びチェック処理の説明 このデータブロックについてのエラー訂正及びチェッ
ク処理について説明する。
ク処理について説明する。
第１図はこの処理の機能ブロック図で、（１）はデー
タバッファ用のRAMである。このRAM（１）に対する書き
込み及び読み出し等のタイミングのコントロールはマイ
クロコンピュータによりなされるが、このマイクロコン
ピュータの機能をブロック的にタイミングコントローラ
（３）として示した。（２）はRAM（１）のアドレスコ
ントローラである。
タバッファ用のRAMである。このRAM（１）に対する書き
込み及び読み出し等のタイミングのコントロールはマイ
クロコンピュータによりなされるが、このマイクロコン
ピュータの機能をブロック的にタイミングコントローラ
（３）として示した。（２）はRAM（１）のアドレスコ
ントローラである。
RAM（１）のデータ入力側及びデータ出力側にはスイ
ッチ（４）及び（５）が設けられ、タイミングコントロ
ーラ（３）よりの切換制御信号により切換制御される。
ッチ（４）及び（５）が設けられ、タイミングコントロ
ーラ（３）よりの切換制御信号により切換制御される。
光磁気ディスクからの再生データの書き込み時は、ス
イッチ（４）は入力端Ａ側に切り換えられ、光磁気ディ
スクから再生され、デジタル信号に復元された再生デー
タが入力端（６）を通じ、このスイッチ（４）を通じて
RAM（１）のデータ入力端子に供給される。この場合、
ディスクからのデータはセクター単位で再生が行なわ
れ、データは第２図に示した構造のブロックデータであ
る。そして、アドレスコントローラ（２）からの書き込
み／読み出し制御信号によりRAM（１）は書き込み状態
になり、このコントローラ（２）からの書き込みアドレ
スにより再生データがRAM（１）に順次書き込まれ、第
２図のようなマトリクス状のブロックデータがメモリ上
で再現される。
イッチ（４）は入力端Ａ側に切り換えられ、光磁気ディ
スクから再生され、デジタル信号に復元された再生デー
タが入力端（６）を通じ、このスイッチ（４）を通じて
RAM（１）のデータ入力端子に供給される。この場合、
ディスクからのデータはセクター単位で再生が行なわ
れ、データは第２図に示した構造のブロックデータであ
る。そして、アドレスコントローラ（２）からの書き込
み／読み出し制御信号によりRAM（１）は書き込み状態
になり、このコントローラ（２）からの書き込みアドレ
スにより再生データがRAM（１）に順次書き込まれ、第
２図のようなマトリクス状のブロックデータがメモリ上
で再現される。
こうして書き込みが完了すると、エラー訂正及びチェ
ックが行なわれるが、この例の場合、エラー訂正は、
検査データC1による訂正→検査データC2による訂正の
順で、これがくり返し行なわれ、最後は検査データC2に
よる訂正で終わる。そして、検査データC1による訂正が
上記のくり返しの回数だけ行なわれ、そのうちの１回の
（例えば最後の）検査データC1による訂正時に、チェッ
ク用シンドロームの生成も同時に行なわれる。
ックが行なわれるが、この例の場合、エラー訂正は、
検査データC1による訂正→検査データC2による訂正の
順で、これがくり返し行なわれ、最後は検査データC2に
よる訂正で終わる。そして、検査データC1による訂正が
上記のくり返しの回数だけ行なわれ、そのうちの１回の
（例えば最後の）検査データC1による訂正時に、チェッ
ク用シンドロームの生成も同時に行なわれる。
すなわち、検査データC1及びC2によるエラー訂正につ
いて説明するに、先ず、スイッチ（４）及び（５）はそ
れぞれ端子Ｂ及びＢ′に接続される。そして、RAM
（１）より第２図において行方向にデータの読み出しが
なされ、第１のシンドローム生成回路（７）において、
各行についてシンドロームが生成される。そして、エラ
ーがあるときはそのエラー位置及びエラー値が検出回路
（８）で演算される。そして、エラー位置及びエラー値
の情報はエラー訂正回路（９）に供給されて、そのエラ
ーデータが訂正される。また、エラー位置のデータはア
ドレスコントローラ（２）に供給される。そして、この
アドレスコントローラ（２）よりのアドレス信号により
RAM（１）の各行の検出されたエラーデータがエラー訂
正回路（９）よりの訂正された正しいデータに書き換え
られる。
いて説明するに、先ず、スイッチ（４）及び（５）はそ
れぞれ端子Ｂ及びＢ′に接続される。そして、RAM
（１）より第２図において行方向にデータの読み出しが
なされ、第１のシンドローム生成回路（７）において、
各行についてシンドロームが生成される。そして、エラ
ーがあるときはそのエラー位置及びエラー値が検出回路
（８）で演算される。そして、エラー位置及びエラー値
の情報はエラー訂正回路（９）に供給されて、そのエラ
ーデータが訂正される。また、エラー位置のデータはア
ドレスコントローラ（２）に供給される。そして、この
アドレスコントローラ（２）よりのアドレス信号により
RAM（１）の各行の検出されたエラーデータがエラー訂
正回路（９）よりの訂正された正しいデータに書き換え
られる。
この検査データC1による訂正が終了すると、検査デー
タC2により、エラーの訂正が行なわれる。すなわち、ス
イッチ（４）及び（５）は端子Ｃ及びＣ′に接続され
る。そして、RAM（１）より第２図において列方向にデ
ータの読み出しがなされ、第２のシンドローム生成回路
（10）において、各列についてシンドロームが生成され
る。そして、エラーがあるときはそのエラー位置及びエ
ラー値が検出回路（11）で演算される。このとき、検査
データC1による訂正時に訂正できなかった行についての
エラーフラグを参照してもよい。
タC2により、エラーの訂正が行なわれる。すなわち、ス
イッチ（４）及び（５）は端子Ｃ及びＣ′に接続され
る。そして、RAM（１）より第２図において列方向にデ
ータの読み出しがなされ、第２のシンドローム生成回路
（10）において、各列についてシンドロームが生成され
る。そして、エラーがあるときはそのエラー位置及びエ
ラー値が検出回路（11）で演算される。このとき、検査
データC1による訂正時に訂正できなかった行についての
エラーフラグを参照してもよい。
エラー位置及びエラー値の情報はエラー訂正回路（1
2）に供給されて、そのエラーデータが訂正される。ま
た、エラー位置の情報はアドレスコントローラ（２）に
供給され、このアドレスコントローラ（２）の制御によ
りRAM（１）の各列の検出されたエラーデータがエラー
訂正回路（12）よりの訂正された正しいデータに書き換
えられる。
2）に供給されて、そのエラーデータが訂正される。ま
た、エラー位置の情報はアドレスコントローラ（２）に
供給され、このアドレスコントローラ（２）の制御によ
りRAM（１）の各列の検出されたエラーデータがエラー
訂正回路（12）よりの訂正された正しいデータに書き換
えられる。
以上の検査データC1による訂正と検査データC2による
訂正とが所定回数くり返される。そして、この例では検
査データC1及びC2による訂正の最後のくり返し時に、チ
ェック用シンドロームの生成も同時になされる。
訂正とが所定回数くり返される。そして、この例では検
査データC1及びC2による訂正の最後のくり返し時に、チ
ェック用シンドロームの生成も同時になされる。
すなわち、先ず、検査データC1による訂正にあたっ
て、スイッチ（４）及び（５）が端子Ｂ及びＢ′に接続
され、RAM（１）より第２図上、行方向にデータが読み
出され、第１のシンドローム生成回路（７）に供給され
る。このとき、同時にRAM（１）より読み出されたデー
タはチェック用シンドローム生成回路（13）に供給され
る。そして、前述した各行についてのエラー訂正動作を
なすとき、チェック用シンドロームの生成の演算が徐々
になされることになる。そして、RAM（１）よりバイト
データがすべて読み出されたときチェック用シンドロー
ム生成が終了するが、このチェック用シンドロームは、
検査データC1による訂正の前のデータであるので、エラ
ーを包含する場合がある。すなわち、正しいチェック用
シンドロームを としたとき、実際のものは、 と表わされる。ただし、j,k……はエラー位置、ej,ek…
…はエラー値をそれぞれ示している。
て、スイッチ（４）及び（５）が端子Ｂ及びＢ′に接続
され、RAM（１）より第２図上、行方向にデータが読み
出され、第１のシンドローム生成回路（７）に供給され
る。このとき、同時にRAM（１）より読み出されたデー
タはチェック用シンドローム生成回路（13）に供給され
る。そして、前述した各行についてのエラー訂正動作を
なすとき、チェック用シンドロームの生成の演算が徐々
になされることになる。そして、RAM（１）よりバイト
データがすべて読み出されたときチェック用シンドロー
ム生成が終了するが、このチェック用シンドロームは、
検査データC1による訂正の前のデータであるので、エラ
ーを包含する場合がある。すなわち、正しいチェック用
シンドロームを としたとき、実際のものは、 と表わされる。ただし、j,k……はエラー位置、ej,ek…
…はエラー値をそれぞれ示している。
に含まれるαajej,αakek（ａ＝4,5,6,7）を求め、これ
を に付加すればαajej＋αajej＝０〔mod.2〕（他も同
様）であるから、 となり、正しいチェック用シンドロームが得られる。
を に付加すればαajej＋αajej＝０〔mod.2〕（他も同
様）であるから、 となり、正しいチェック用シンドロームが得られる。
以上のことから、この場合、次のようにして正しいチ
ェック用シンドロームが得られるようにされる。
ェック用シンドロームが得られるようにされる。
すなわち、この検査データC1による訂正時、検出回路
（８）で検出されたエラーデータの位置及びエラー値の
情報は、エラー位置及びエラー値チェンジ回路（14）に
供給され、この回路（14）ではチェック用シンドローム
生成用に適するエラー位置及びエラー値の情報に変換さ
れる。すなわち、行方向の一行についてのエラー位置の
情報がD0〜D527までの通し番号による位置の情報に変換
され、この位置の情報とエラー値から、前述したエラー
情報αajej,αakek……（ａ＝4,5,6,7）が演算される。
そして、このエラー情報が加算回路（15）に供給され、
チェック用シンドローム生成回路（13）よりのチェック
用シンドロームに加算される。この加算回路（15）では
mod.2の加算がなされて、前述したようにして含まれて
いたエラーの消去がなされたことになり、検査データC1
により訂正された後のデータからチェック用シンドロー
ムが生成されたことになる。
（８）で検出されたエラーデータの位置及びエラー値の
情報は、エラー位置及びエラー値チェンジ回路（14）に
供給され、この回路（14）ではチェック用シンドローム
生成用に適するエラー位置及びエラー値の情報に変換さ
れる。すなわち、行方向の一行についてのエラー位置の
情報がD0〜D527までの通し番号による位置の情報に変換
され、この位置の情報とエラー値から、前述したエラー
情報αajej,αakek……（ａ＝4,5,6,7）が演算される。
そして、このエラー情報が加算回路（15）に供給され、
チェック用シンドローム生成回路（13）よりのチェック
用シンドロームに加算される。この加算回路（15）では
mod.2の加算がなされて、前述したようにして含まれて
いたエラーの消去がなされたことになり、検査データC1
により訂正された後のデータからチェック用シンドロー
ムが生成されたことになる。
次に、検査データC2によるエラー訂正がなされるが、
このときの検出回路（11）において検出されたエラー位
置及びエラー値の情報はチェンジ回路（14）に供給さ
れ、前記と同様にチェック用シンドロームに変換された
エラー位置及びエラー値の情報からエラー情報が形成さ
れ、これが加算回路（15）に供給されて、前記と同様に
して含まれていたエラーの消去がなされ、検査データC2
により訂正された後のデータからチェック用シンドロー
ムが生成されたものに等しくなる。
このときの検出回路（11）において検出されたエラー位
置及びエラー値の情報はチェンジ回路（14）に供給さ
れ、前記と同様にチェック用シンドロームに変換された
エラー位置及びエラー値の情報からエラー情報が形成さ
れ、これが加算回路（15）に供給されて、前記と同様に
して含まれていたエラーの消去がなされ、検査データC2
により訂正された後のデータからチェック用シンドロー
ムが生成されたものに等しくなる。
このチェック用シンドロームはチェック回路（16）に
供給され、エラーがなくなったかどうかチェックされ
る。そして、チェック結果の信号はバッファアンプ（い
わゆるスリーステートバッファ）（17）のイネーブル端
子に供給され、エラーがなければこのアンプ（17）をイ
ネーブルとし、エラーが残っていればこのアンプ（17）
をディスエーブルとする。
供給され、エラーがなくなったかどうかチェックされ
る。そして、チェック結果の信号はバッファアンプ（い
わゆるスリーステートバッファ）（17）のイネーブル端
子に供給され、エラーがなければこのアンプ（17）をイ
ネーブルとし、エラーが残っていればこのアンプ（17）
をディスエーブルとする。
こうして、エラー訂正及びチェックが終了した後、ス
イッチ（５）が端子Ａ′に接続され、RAM（１）より訂
正後のデータが読み出される。しかし、前記のように、
チェックの結果、エラーが残留していれば、そのデータ
はバッファアンプ（17）を通ることはできず、出力端
（18）には得られず、エラーのないデータブロックのみ
が出力端（18）に得られるものである。
イッチ（５）が端子Ａ′に接続され、RAM（１）より訂
正後のデータが読み出される。しかし、前記のように、
チェックの結果、エラーが残留していれば、そのデータ
はバッファアンプ（17）を通ることはできず、出力端
（18）には得られず、エラーのないデータブロックのみ
が出力端（18）に得られるものである。
なお、チェック回路（16）の出力に基づいてRAM
（１）より訂正されたデータの読み出しを行なわないよ
うにしてもよい。
（１）より訂正されたデータの読み出しを行なわないよ
うにしてもよい。
第３図は以上のエラー訂正及びチェック動作のフロー
チャートで、これは検査データC1とC2による訂正を１回
行なう場合の例である。
チャートで、これは検査データC1とC2による訂正を１回
行なう場合の例である。
なお、上記の例において、１回目の検査データC1によ
るエラー訂正時に、同時にチェック用シンドロームの生
成を行ない、そのとき得られたエラー値をそのチェック
用シンドロームに加算しておき、次に、２回目の検査デ
ータC1によるエラー訂正時には、チェック用シンドロー
ムの生成は行なわず、そのとき得られたエラー値をさら
に加算するようにしてもよい。もちろん、検査データC2
によるエラー訂正時に得られたエラー位置及びエラー値
から得たエラー情報も、チェック用シンドロームに加算
される。
るエラー訂正時に、同時にチェック用シンドロームの生
成を行ない、そのとき得られたエラー値をそのチェック
用シンドロームに加算しておき、次に、２回目の検査デ
ータC1によるエラー訂正時には、チェック用シンドロー
ムの生成は行なわず、そのとき得られたエラー値をさら
に加算するようにしてもよい。もちろん、検査データC2
によるエラー訂正時に得られたエラー位置及びエラー値
から得たエラー情報も、チェック用シンドロームに加算
される。
なお、上記の例では行方向の検査データC1と列方向の
検査データC2との繰返し訂正の最後の訂正時に同時にチ
ェックをなすようにした。しかし、この発明は、行方向
の検査データC1による最初の訂正時に同時にチェック用
シンドロームを生成、あるいは最後でない途中の１回の
くり返し時の検査データC1による訂正時にチェック用シ
ンドロームを生成してもよく、いずれの場合においても
チェック用シンドロームを生成した後は、その生成と同
時の検査データC1の訂正時に検出されたエラー位置とエ
ラー値から得たエラー情報をmod.2の加算するのはもち
ろんのこと、その後の検査データC1及びC2によるエラー
訂正時に検出されたエラー位置及びエラー値から得たエ
ラー情報をmod.2の加算をするものである。
検査データC2との繰返し訂正の最後の訂正時に同時にチ
ェックをなすようにした。しかし、この発明は、行方向
の検査データC1による最初の訂正時に同時にチェック用
シンドロームを生成、あるいは最後でない途中の１回の
くり返し時の検査データC1による訂正時にチェック用シ
ンドロームを生成してもよく、いずれの場合においても
チェック用シンドロームを生成した後は、その生成と同
時の検査データC1の訂正時に検出されたエラー位置とエ
ラー値から得たエラー情報をmod.2の加算するのはもち
ろんのこと、その後の検査データC1及びC2によるエラー
訂正時に検出されたエラー位置及びエラー値から得たエ
ラー情報をmod.2の加算をするものである。
なお、訂正用シンドローム生成時にはデータがすべて
メモリから一旦読み出されるから、検査データC1による
訂正時、検査データC2による訂正時のいずれの場合であ
っても、チェック用シンドロームの生成を同時に行なう
ことができる。
メモリから一旦読み出されるから、検査データC1による
訂正時、検査データC2による訂正時のいずれの場合であ
っても、チェック用シンドロームの生成を同時に行なう
ことができる。
なお、エラーチェック用コードは上記のようなコード
に限られるものではなく、例えばCRCコードその他のエ
ラー検出コードを使用することができる。
に限られるものではなく、例えばCRCコードその他のエ
ラー検出コードを使用することができる。
Ｈ 発明の効果 この発明によればマトリクス配列のデータの行方向及
び列方向にエラー訂正コードが生成されており、かつ、
エラーチェック用コードが生成されている場合に、エラ
ー訂正コードによるシンドローム生成時に同時にチェッ
ク用シンドロームを生成し、後で、訂正時に検出された
エラー位置のエラー値を生成したチェック用シンドロー
ムにmod.2の加算をすることで、チェック用シンドロー
ムをエラー訂正後にデータをメモリから読み出して生成
したのと同様にしたことにより、メモリからデータの読
み出し回数をチェック動作のため１回分減らすことがで
きる。このため、データ処理スピードを速くすることが
できる。
び列方向にエラー訂正コードが生成されており、かつ、
エラーチェック用コードが生成されている場合に、エラ
ー訂正コードによるシンドローム生成時に同時にチェッ
ク用シンドロームを生成し、後で、訂正時に検出された
エラー位置のエラー値を生成したチェック用シンドロー
ムにmod.2の加算をすることで、チェック用シンドロー
ムをエラー訂正後にデータをメモリから読み出して生成
したのと同様にしたことにより、メモリからデータの読
み出し回数をチェック動作のため１回分減らすことがで
きる。このため、データ処理スピードを速くすることが
できる。
第１図はこの発明の一実施例のブロック図、第２図はデ
ータブロックの構造の一例を説明するための図、第３図
はエラー訂正及びチェック動作のフローチャート、第４
図はデータブロック構造の一例としての積符号を説明す
るための図である。 （１）はバッファメモリとしてのRAM、（７）及び（1
0）はシンドローム生成回路、（８）及び（11）はエラ
ー位置及びエラー値検出回路、（13）はチェック用シン
ドローム生成回路、（15）は加算回路である。
ータブロックの構造の一例を説明するための図、第３図
はエラー訂正及びチェック動作のフローチャート、第４
図はデータブロック構造の一例としての積符号を説明す
るための図である。 （１）はバッファメモリとしてのRAM、（７）及び（1
0）はシンドローム生成回路、（８）及び（11）はエラ
ー位置及びエラー値検出回路、（13）はチェック用シン
ドローム生成回路、（15）は加算回路である。
フロントページの続き (56)参考文献 特開 昭61−270922（ＪＰ，Ａ) 特開 昭61−267416（ＪＰ，Ａ) 特開 昭60−170330（ＪＰ，Ａ) 特開 昭60−96030（ＪＰ，Ａ) 特開 昭60−201575（ＪＰ，Ａ) 特開 昭63−197122（ＪＰ，Ａ)
Claims (1)
- 【請求項１】複数個のデータが１ブロックとしてマトリ
クス状に配列され、その各行（又は列）について第１の
エラー訂正コードが生成され、その各列（又は行）につ
いて第２のエラー訂正コードが生成されるとともに上記
１ブロックのデータについてエラーチェック用パリティ
が生成された状態のデータをストアするメモリと、 このメモリから行（又は列）方向に順次データを読み出
して上記第１のエラー訂正コードによる訂正を行なう第
１のエラー訂正手段と、 この第１のエラー訂正手段の動作に続いて上記メモリか
ら列（又は行）方向に順次データを読み出して上記第２
のエラー訂正コードによる訂正を行なう第２のエラー訂
正手段と、 上記第１のエラー訂正手段の動作と同時に上記メモリか
ら読み出されたデータからチェック用シンドロームを生
成する手段と、 上記第１のエラー訂正手段の動作時に検出されたエラー
値及びそのエラー位置から得たエラー情報を上記チェッ
ク用シンドロームに排他的論理和する手段と、 上記第２のエラー訂正手段の動作時に検出されたエラー
値及びそのエラー位置から得たエラー情報を上記チェッ
ク用シンドロームにさらに排他的論理和する手段とから
なるエラー訂正及びチェック装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62029351A JP2605271B2 (ja) | 1987-02-10 | 1987-02-10 | エラー訂正及びチエツク装置 |
| CA000558190A CA1295745C (en) | 1987-02-10 | 1988-02-04 | Method and apparatus for error correction |
| EP19880300997 EP0278700A3 (en) | 1987-02-10 | 1988-02-05 | Error correction methods and apparatus |
| US07/152,472 US4881232A (en) | 1987-02-10 | 1988-02-05 | Method and apparatus for error correction |
| KR1019880001183A KR880010403A (ko) | 1987-02-10 | 1988-02-09 | 에러정정방법 및 그 장치 |
| AU11468/88A AU604836B2 (en) | 1987-02-10 | 1988-02-09 | Method and apparatus for error correction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62029351A JP2605271B2 (ja) | 1987-02-10 | 1987-02-10 | エラー訂正及びチエツク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63197123A JPS63197123A (ja) | 1988-08-16 |
| JP2605271B2 true JP2605271B2 (ja) | 1997-04-30 |
Family
ID=12273795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62029351A Expired - Lifetime JP2605271B2 (ja) | 1987-02-10 | 1987-02-10 | エラー訂正及びチエツク装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4881232A (ja) |
| EP (1) | EP0278700A3 (ja) |
| JP (1) | JP2605271B2 (ja) |
| KR (1) | KR880010403A (ja) |
| AU (1) | AU604836B2 (ja) |
| CA (1) | CA1295745C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6802040B1 (en) | 1999-11-24 | 2004-10-05 | Sanyo Electric Co., Ltd. | Error correction device |
| KR102072552B1 (ko) * | 2019-06-27 | 2020-02-03 | 김성은 | 복권에 대한 당첨번호 추천 장치 및 그 동작 방법 |
Families Citing this family (70)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5068855A (en) * | 1988-07-18 | 1991-11-26 | Canon Kabushiki Kaisha | Error correcting method and apparatus |
| JP2695195B2 (ja) * | 1988-09-02 | 1997-12-24 | 三菱電機株式会社 | 誤り訂正回路 |
| US4916701A (en) * | 1988-09-21 | 1990-04-10 | International Business Machines Corporation | Method and system for correcting long bursts of consecutive errors |
| US5027357A (en) * | 1988-10-14 | 1991-06-25 | Advanced Micro Devices, Inc. | ECC/CRC error detection and correction system |
| AU628971B2 (en) * | 1989-05-22 | 1992-09-24 | Tandem Computers Incorporated | Sequential parity correction |
| US5257271A (en) * | 1989-07-29 | 1993-10-26 | Sony Corporation | Sample data transmission apparatus |
| US5048022A (en) * | 1989-08-01 | 1991-09-10 | Digital Equipment Corporation | Memory device with transfer of ECC signals on time division multiplexed bidirectional lines |
| US5068780A (en) * | 1989-08-01 | 1991-11-26 | Digital Equipment Corporation | Method and apparatus for controlling initiation of bootstrap loading of an operating system in a computer system having first and second discrete computing zones |
| JP3135242B2 (ja) * | 1989-09-05 | 2001-02-13 | キヤノン株式会社 | 誤り検出訂正復号化装置及び方法 |
| JP2830308B2 (ja) * | 1990-02-26 | 1998-12-02 | 日本電気株式会社 | 情報処理装置 |
| US5418796A (en) * | 1991-03-26 | 1995-05-23 | International Business Machines Corporation | Synergistic multiple bit error correction for memory of array chips |
| US5831467A (en) * | 1991-11-05 | 1998-11-03 | Monolithic System Technology, Inc. | Termination circuit with power-down mode for use in circuit module architecture |
| US5576554A (en) * | 1991-11-05 | 1996-11-19 | Monolithic System Technology, Inc. | Wafer-scale integrated circuit interconnect structure architecture |
| US5498990A (en) * | 1991-11-05 | 1996-03-12 | Monolithic System Technology, Inc. | Reduced CMOS-swing clamping circuit for bus lines |
| EP0541288B1 (en) * | 1991-11-05 | 1998-07-08 | Fu-Chieh Hsu | Circuit module redundacy architecture |
| US5369641A (en) * | 1991-11-12 | 1994-11-29 | Storage Technology Corporation | Method and apparatus for detecting and correcting errors in data on magnetic tape media |
| US5564013A (en) * | 1992-06-22 | 1996-10-08 | Matsushita Electric Industrial Co., Ltd. | Optical information recording and reproducing apparatus adapted to optically record and reproduce data in a sector, and method thereof |
| KR940011663B1 (ko) * | 1992-07-25 | 1994-12-23 | 삼성전자 주식회사 | 오류정정 시스템 |
| WO1994003901A1 (en) * | 1992-08-10 | 1994-02-17 | Monolithic System Technology, Inc. | Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration |
| US5655113A (en) | 1994-07-05 | 1997-08-05 | Monolithic System Technology, Inc. | Resynchronization circuit for a memory system and method of operating same |
| US5835509A (en) * | 1994-10-24 | 1998-11-10 | Sony Corporation | Method of and apparatus for recording and reproducing data and transmitting data |
| JPH10145238A (ja) * | 1996-11-13 | 1998-05-29 | Canon Inc | 誤り訂正装置及び方法 |
| JP3863252B2 (ja) * | 1996-11-15 | 2006-12-27 | 富士通株式会社 | 誤り訂正方法、誤り訂正装置、データ読み出し装置、及び、データマッピング方法 |
| JPH10322226A (ja) * | 1997-05-14 | 1998-12-04 | Texas Instr Japan Ltd | リードソロモン復号方法 |
| JPH10334607A (ja) * | 1997-05-30 | 1998-12-18 | Matsushita Electric Ind Co Ltd | 磁気ディスク装置 |
| US6009552A (en) * | 1997-06-18 | 1999-12-28 | Motorola, Inc. | Soft-decision syndrome-based decoder for convolutional codes |
| US5936972A (en) * | 1997-06-18 | 1999-08-10 | Motorola, Inc. | Syndrome-based channel quality or message structure determiner |
| US6141767A (en) * | 1998-04-03 | 2000-10-31 | Sony Corporation | Method of and apparatus for verifying reliability of contents within the configuration ROM of IEEE 1394-1995 devices |
| US6092231A (en) * | 1998-06-12 | 2000-07-18 | Qlogic Corporation | Circuit and method for rapid checking of error correction codes using cyclic redundancy check |
| US6327691B1 (en) | 1999-02-12 | 2001-12-04 | Sony Corporation | System and method for computing and encoding error detection sequences |
| US6473880B1 (en) | 1999-06-01 | 2002-10-29 | Sun Microsystems, Inc. | System and method for protecting data and correcting bit errors due to component failures |
| US6393597B1 (en) * | 1999-06-01 | 2002-05-21 | Sun Microsystems, Inc. | Mechanism for decoding linearly-shifted codes to facilitate correction of bit errors due to component failures |
| US6453440B1 (en) | 1999-08-04 | 2002-09-17 | Sun Microsystems, Inc. | System and method for detecting double-bit errors and for correcting errors due to component failures |
| JP3527873B2 (ja) | 1999-09-03 | 2004-05-17 | 松下電器産業株式会社 | 誤り訂正装置 |
| KR100685360B1 (ko) | 2000-01-31 | 2007-02-22 | 산요덴키가부시키가이샤 | 회로 규모를 억제하며 고속의 오류 정정을 행하는 것이 가능한 오류 정정 장치 및 복호 장치 |
| TW468158B (en) * | 2000-06-16 | 2001-12-11 | Ali Corp | Disc decoding method and system |
| US6950900B1 (en) | 2000-09-27 | 2005-09-27 | International Business Machines Corporation | Method and apparatus for migrating data having a format of a first type to a format of a second type |
| KR20020065788A (ko) * | 2001-02-07 | 2002-08-14 | 삼성전자 주식회사 | 엠 또는 이엠 비트 데이터 처리 겸용 리드 솔로몬 복호기및 그 복호 방법 |
| AU2002339798A1 (en) * | 2001-05-21 | 2002-12-03 | Sunncomm, Inc. | Apparatus and method for digital content concealment in a storage medium recorded using a recording device |
| EP1293978A1 (en) * | 2001-09-10 | 2003-03-19 | STMicroelectronics S.r.l. | Coding/decoding process and device, for instance for disk drives |
| US7111228B1 (en) | 2002-05-07 | 2006-09-19 | Marvell International Ltd. | System and method for performing parity checks in disk storage system |
| US7007114B1 (en) | 2003-01-31 | 2006-02-28 | Qlogic Corporation | System and method for padding data blocks and/or removing padding from data blocks in storage controllers |
| US7287102B1 (en) | 2003-01-31 | 2007-10-23 | Marvell International Ltd. | System and method for concatenating data |
| US7039771B1 (en) | 2003-03-10 | 2006-05-02 | Marvell International Ltd. | Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers |
| US7870346B2 (en) | 2003-03-10 | 2011-01-11 | Marvell International Ltd. | Servo controller interface module for embedded disk controllers |
| US7080188B2 (en) | 2003-03-10 | 2006-07-18 | Marvell International Ltd. | Method and system for embedded disk controllers |
| US7492545B1 (en) | 2003-03-10 | 2009-02-17 | Marvell International Ltd. | Method and system for automatic time base adjustment for disk drive servo controllers |
| US7064915B1 (en) | 2003-03-10 | 2006-06-20 | Marvell International Ltd. | Method and system for collecting servo field data from programmable devices in embedded disk controllers |
| US20040205317A1 (en) * | 2003-04-08 | 2004-10-14 | International Business Machines Corporation | Method, apparatus and program storage device for providing data integrity using check data and other metadata on a formatted storage medium |
| US7526691B1 (en) | 2003-10-15 | 2009-04-28 | Marvell International Ltd. | System and method for using TAP controllers |
| US7139150B2 (en) | 2004-02-10 | 2006-11-21 | Marvell International Ltd. | Method and system for head position control in embedded disk drive controllers |
| EP1569348A1 (en) * | 2004-02-13 | 2005-08-31 | Alcatel | Iterative multidimensional decoding |
| US7120084B2 (en) | 2004-06-14 | 2006-10-10 | Marvell International Ltd. | Integrated memory controller |
| US8166217B2 (en) | 2004-06-28 | 2012-04-24 | Marvell International Ltd. | System and method for reading and writing data using storage controllers |
| US9201599B2 (en) | 2004-07-19 | 2015-12-01 | Marvell International Ltd. | System and method for transmitting data in storage controllers |
| US8032674B2 (en) | 2004-07-19 | 2011-10-04 | Marvell International Ltd. | System and method for controlling buffer memory overflow and underflow conditions in storage controllers |
| US7757009B2 (en) | 2004-07-19 | 2010-07-13 | Marvell International Ltd. | Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device |
| US7386661B2 (en) | 2004-10-13 | 2008-06-10 | Marvell International Ltd. | Power save module for storage controllers |
| US7240267B2 (en) | 2004-11-08 | 2007-07-03 | Marvell International Ltd. | System and method for conducting BIST operations |
| US7802026B2 (en) | 2004-11-15 | 2010-09-21 | Marvell International Ltd. | Method and system for processing frames in storage controllers |
| US7609468B2 (en) | 2005-04-06 | 2009-10-27 | Marvell International Ltd. | Method and system for read gate timing control for storage controllers |
| US20070260963A1 (en) * | 2006-04-21 | 2007-11-08 | Kuo-Lung Chien | Error correction system and related method thereof |
| US20070260960A1 (en) * | 2006-04-21 | 2007-11-08 | Kuo-Lung Chien | Error correction system and related method thereof |
| US20070260961A1 (en) * | 2006-04-21 | 2007-11-08 | Kuo-Lung Chien | Error correction system and related method thereof |
| KR101199386B1 (ko) * | 2006-12-19 | 2012-11-09 | 엘지전자 주식회사 | 디지털 방송 시스템 및 데이터 처리 방법 |
| JP5544773B2 (ja) * | 2009-07-22 | 2014-07-09 | ソニー株式会社 | エラー訂正装置、エラー訂正装置のメモリの制御方法および光ディスク記録再生装置 |
| US9054840B2 (en) * | 2011-12-15 | 2015-06-09 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Error detection and correction of a data transmission |
| US10951239B2 (en) | 2018-02-20 | 2021-03-16 | Micron Technology, Inc. | Performing a decoding operation to simulate switching a bit of an identified set of bits of a data block |
| CN109165113B (zh) * | 2018-09-04 | 2021-10-22 | 苏州和欣致远节能科技有限公司 | 一种数据文件修复的方法 |
| US11664084B2 (en) | 2021-08-02 | 2023-05-30 | Micron Technology, Inc. | Memory device on-die ECC data |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8300249A (nl) * | 1983-01-25 | 1984-08-16 | Philips Nv | Werkwijze met foutkorrektie voor het overdragen van woordsgewijs gerangschikte data en inrichtingen voor het uitvoeren van de werkwijze. |
| US4564945A (en) * | 1983-06-20 | 1986-01-14 | Reference Technology, Inc. | Error-correction code for digital data on video disc |
| JPS6050669A (ja) * | 1983-08-29 | 1985-03-20 | Hitachi Ltd | デ−タ復調方式 |
| JPS6096030A (ja) * | 1983-10-31 | 1985-05-29 | Mitsubishi Electric Corp | 復号化システム |
| JPS60170330A (ja) * | 1984-02-14 | 1985-09-03 | Mitsubishi Electric Corp | 復号化システム |
| NL8400629A (nl) * | 1984-02-29 | 1985-09-16 | Philips Nv | Snelle decodeur voor reed-solomon-codes, welke mede als encodeur te gebruiken is, alsmede opname/reproduktie-apparaat voorzien van zo een encodeur/decodeur. |
| JPH07101543B2 (ja) * | 1984-03-24 | 1995-11-01 | ソニー株式会社 | エラー訂正符号化方法 |
| GB2156555B (en) * | 1984-03-24 | 1988-03-09 | Philips Nv | Error correction of data symbols |
| CA1258134A (en) * | 1985-04-13 | 1989-08-01 | Yoichiro Sako | Error correction method |
| JPH0783275B2 (ja) * | 1985-05-25 | 1995-09-06 | ソニー株式会社 | エラ−訂正符号の復号装置 |
| JPS61267416A (ja) * | 1985-05-21 | 1986-11-27 | Sony Corp | エラ−訂正符号の復号装置 |
| JPS6229350A (ja) * | 1985-07-31 | 1987-02-07 | Nec Corp | 局間コ−ルバツク制御装置 |
| JPS62117424A (ja) * | 1985-11-18 | 1987-05-28 | Fujitsu Ltd | 組合わせ符号の誤り訂正方式 |
| CA1264091A (en) * | 1986-01-10 | 1989-12-27 | Yoichiro Sako | Generator for error correcting code and decoder for the code |
| AU594995B2 (en) * | 1986-01-24 | 1990-03-22 | Sony Corporation | Data transmission method suitable for a disc |
| JP2569478B2 (ja) * | 1986-02-19 | 1997-01-08 | ソニー株式会社 | デ−タ記録装置 |
| JPS62234426A (ja) * | 1986-04-04 | 1987-10-14 | Sony Corp | エラ−訂正方法 |
| NL8601446A (nl) * | 1986-06-05 | 1988-01-04 | Philips Nv | Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn. |
| JPH082028B2 (ja) * | 1986-06-18 | 1996-01-10 | 三菱電機株式会社 | 符号訂正装置 |
-
1987
- 1987-02-10 JP JP62029351A patent/JP2605271B2/ja not_active Expired - Lifetime
-
1988
- 1988-02-04 CA CA000558190A patent/CA1295745C/en not_active Expired - Lifetime
- 1988-02-05 EP EP19880300997 patent/EP0278700A3/en not_active Ceased
- 1988-02-05 US US07/152,472 patent/US4881232A/en not_active Expired - Fee Related
- 1988-02-09 KR KR1019880001183A patent/KR880010403A/ko not_active Application Discontinuation
- 1988-02-09 AU AU11468/88A patent/AU604836B2/en not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6802040B1 (en) | 1999-11-24 | 2004-10-05 | Sanyo Electric Co., Ltd. | Error correction device |
| KR102072552B1 (ko) * | 2019-06-27 | 2020-02-03 | 김성은 | 복권에 대한 당첨번호 추천 장치 및 그 동작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0278700A2 (en) | 1988-08-17 |
| AU604836B2 (en) | 1991-01-03 |
| JPS63197123A (ja) | 1988-08-16 |
| KR880010403A (ko) | 1988-10-08 |
| EP0278700A3 (en) | 1991-08-14 |
| CA1295745C (en) | 1992-02-11 |
| US4881232A (en) | 1989-11-14 |
| AU1146888A (en) | 1988-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605271B2 (ja) | エラー訂正及びチエツク装置 | |
| US4949342A (en) | Code error detecting method | |
| US4760576A (en) | Error correction method | |
| US5805799A (en) | Data integrity and cross-check code with logical block address | |
| US4730321A (en) | Disk drive with improved error correction code | |
| JP3945602B2 (ja) | 訂正検査方法及び訂正検査装置 | |
| JPS615477A (ja) | ディジタル信号再生装置 | |
| JPH04222029A (ja) | エラー訂正方法 | |
| JPS62217468A (ja) | デイジタル情報の記録／再生方法及び装置 | |
| US20070204188A1 (en) | Error correction method and reproduction apparatus | |
| US4912695A (en) | Method for recording information including error information on a disk | |
| JP2605270B2 (ja) | エラー訂正及びチエツク装置 | |
| JP2001023316A (ja) | ディジタルデータ再生方法及びディジタルデータ再生回路並びに誤り検出方法 | |
| KR100361947B1 (ko) | 디스크 재생 장치에 적용되는 에러 검출 회로 | |
| US5325364A (en) | Method for error correction and circuit for realizing same | |
| JP2730892B2 (ja) | ディスク記録方法 | |
| JP2735230B2 (ja) | 書き換え形光ディスク装置 | |
| JP2000010807A (ja) | ディジタルデータ再生装置 | |
| JP2647646B2 (ja) | 誤り訂正方法 | |
| KR100215807B1 (ko) | 디지탈 신호의 에러 정정 장치 및 방법 | |
| JPH087496A (ja) | ディスク記録・再生方法および装置 | |
| KR100200052B1 (ko) | 고밀도 컴팩트 디스크용 오류정정 복호기 | |
| JP3259688B2 (ja) | データ処理回路 | |
| JPH10154941A (ja) | 誤り訂正回路 | |
| JPH0636285B2 (ja) | デジタルデ−タ再生方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |