JP2605270B2 - エラー訂正及びチエツク装置 - Google Patents

エラー訂正及びチエツク装置

Info

Publication number
JP2605270B2
JP2605270B2 JP62029350A JP2935087A JP2605270B2 JP 2605270 B2 JP2605270 B2 JP 2605270B2 JP 62029350 A JP62029350 A JP 62029350A JP 2935087 A JP2935087 A JP 2935087A JP 2605270 B2 JP2605270 B2 JP 2605270B2
Authority
JP
Japan
Prior art keywords
error
data
check
syndrome
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62029350A
Other languages
English (en)
Other versions
JPS63197122A (ja
Inventor
曜一郎 佐古
真一 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62029350A priority Critical patent/JP2605270B2/ja
Publication of JPS63197122A publication Critical patent/JPS63197122A/ja
Application granted granted Critical
Publication of JP2605270B2 publication Critical patent/JP2605270B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば光磁気ディスクのようなディスク
状記録媒体からのデジタルデータ再生系に適用して好適
なエラー訂正及びチェック装置に関する。
〔発明の概要〕
この発明はマトリクス配列されたデータに対し、エラ
ー訂正とエラーチェックとが同時に終了できるようにし
たもので、バッファメモリよりのデータの読み出し回数
を削減でき、データ処理時間の短縮化を図ることができ
るものである。
〔従来の技術〕
光ディスク、ハードディスク等のディスク状記録媒体
にデジタルデータを記録し再生するものが知られてい
る。この場合、デジタルデータは、ディスクへの記録時
及びディスクからの再生時において発生するデータ誤り
を検出して訂正できるエラー訂正コードを構成して記録
再生するのが一般的である。
そして、通常は、所定数の情報サンプルデータについ
てエラー訂正コードを形成するブロック完結型のものを
用いる場合が多い。
そして、情報データがコンピュータデータの場合等に
おいては、その情報データブロック単位でエラー訂正を
したとしても、その情報データが本当に正しいものでは
ない場合にはデータとして使用できないので、情報デー
タブロック単位でエラーチェック用パリティも付加さ
れ、エラーがないかどうかのチェックがされる。
第4図はこのような情報データブロックの一例を示す
もので、例えばデジタルデータはバイト単位を1個のデ
ータ(ただし1情報サンプルが1バイトとは限らない)
として取り扱うものとして、第4図に示すように、デジ
タルデータはメモリ上において行方向にmバイト、列方
向にnバイトとしてマトリクス状に配し、行方向の各1
行のmバイト(m個)のデータについてそれぞれ(k,
m)符号を生成してk−m個のエラー検出訂正用の検査
データC1を付加し、また、列方向の各1列のnバイト
(n個)のデータについて(l,n)符号を生成してl−
n個のエラー検出訂正用の検査データC2を付加して積符
号を構成するものである。
そして、この場合、情報データの最終行には、最終的
にこの情報データブロックにエラーが存在しないか否か
のチェックを行なうためのエラーチェック用パリティED
Cが挿入されている。このエラーチェック用パリティEDC
は上の行から順に下の行に向かって、行方向に順次デー
タを読み出して生成されている。
このような積符号においては、先ず、各行について検
査データC1によるエラー訂正を行ない、次に、各列につ
いて検査データC2によるエラー訂正を行なう。そして、
演算時間内の適当なくり返し回数、エラー訂正を続け、
その後エラーチェック用パリティEDCによりその訂正後
の情報データブロックのデータチェックを行なう。
〔発明が解決しようとする問題点〕
ところで、このようなエラー訂正及びチェック処理
は、再生データを、第4図のようなマトリクス状データ
としてバッファメモリに一旦書き込んでおき、検査デー
タC1によるエラー訂正時には行方向に順次データを読み
出し、これが終了したら、列方向に順次データを読み出
して検査データC2によるエラー訂正を行なう。
そして、エラー訂正が終了したら、再びバッファメモ
リより行方向に順次データを読み出して、エラーチェッ
ク用パリティEDCによりエラーチェックを行なう。した
がって、このエラーチェックのため、エラー訂正終了後
に、もう一度メモリからデータを読み出す必要がある。
これは、上記のようにただでさえメモリからデータを読
み出す回数の多いエラー訂正符号の場合には、処理時間
が長くなる欠点がある。
〔問題点を解決するための手段〕
この発明においては、例えば第1図及び第2図に示す
ように、複数個のデータD0〜D527が1ブロックとしてマ
トリクス状に配列され、行方向又は列方向の少なくとも
一方の方向(第1図及び第2図では行方向、列方向の両
方向)についてエラー訂正コードC1,C2が生成されてい
るとともに、この1ブロックのデータについて生成した
エラーチェック用パリティEDCを含む状態のデータをス
トアするメモリ(1)と、メモリ(1)からデータを読
み出す読み出し手段(2)(3)と、読み出されたデー
タが供給され、エラー訂正コードC1,C2が生成されてい
る行方向又は列方向のうちの少なくとも一方の方向(第
1図では両方向)のデータに対してシンドロームを生成
するシンドローム生成手段(7)(10)と、読み出され
たデータが供給され、1ブロックのデータに対してエラ
ーチェック用のシンドロームを生成するチェック用シン
ドローム生成手段(13)と、シンドローム生成手段
(7)(10)の生成結果からエラー位置及びエラー値を
計算する手段(8)(11)と、計算されたエラー位置及
びエラー値に基づき、行方向又は列方向のうちの少なく
とも一方の方向(第1図では両方向)のデータに含まれ
るエラーを訂正する訂正手段(9)(12)と、このエラ
ー位置及びエラー値に基づくエラー情報をチェック用シ
ンドローム生成手段(13)の出力に加える加算手段(1
5)とを備え、訂正手段(9)(12)によるエラー訂正
動作中に、この動作に連動してチェック用シンドローム
生成手段(13)にエラーチェック用のシンドロームの生
成演算を徐々に行わせるようにしている。
〔作用〕
エラー訂正を行なうとき、読み出したデータはチェッ
ク用シンドローム生成手段に供給される。したがって、
エラー訂正がすべて完了したとき、すべてのデータが読
み出されるからチェック用シンドロームも生成される。
データにエラーがなければこのチェック用シンドローム
は正しい。しかし、データにエラーが含まれるときは、
このエラーを含んだままのデータでチェック用シンドロ
ームを生成したので、チェック用シンドロームはこのま
までは正しくない。
そこで、エラー訂正時に得られたエラー位置及びエラ
ー値の情報が生成したチェック用シンドロームに加えら
れる。するとエラー訂正結果のデータからチェック用シ
ンドロームが生成されたのに全く等しくなる。つまり、
メモリからのデータの読み出しは、チェック用シンドロ
ーム生成用に特に行なうことなく、エラー訂正終了時に
は、チェックも同時に行なえ、処理時間が短くなる。
〔実施例〕
この発明の一例を、光磁気ディスクからデータを再生
する場合を例にとって説明する。
先ず、光磁気ディスクのフォーマットについて説明す
る。
この光磁気ディスクはデータが1回転当たり1トラッ
クとして、同芯円状あるいはスパイラル状にトラックが
形成されて記録され、これより再生されるようにされ
る。
この光磁気ディスクの1トラックは円周方向に等分割
された複数のセクターからなっており、各セクターに、
定められた所定数のデータにエラー訂正用パリティ、エ
ラーチェック用パリティが生成付加されたものが記録さ
れている。例えば1トラックは32セクターとされてい
る。
1セクター分は、ヘッダ部とデータ部と、ヘッダ部の
後とデータ部の後にそれぞれ設けられるギャップ部GAP
とからなる。
ヘッダ部にはその先頭にプリアンブル信号が記録され
るとともに、トラックアドレスTAとセクターアドレスSA
からなるアドレス信号ADDに対してエラー訂正用パリテ
ィECCが付加されたものにアドレス用同期信号ASYNCが付
加されたものが2回くり返して記録されている。
また、データ部にはその先頭にプリアンブル信号が記
録されるとともに、その後にデータ及びそのデータに対
するエラー訂正用パリティECCその他が付加されたもの
が記録される。
この場合、1セクターのデータ部に記録する単位デー
タ量は、コンピュータの記憶装置として用いることを考
慮して512バイトが標準とされる。
データ部の構造は第2図のようになっている。
すなわち、第2図の場合はデータ数がD0〜D511までの
512バイトの場合で、実際のデータとしては、この512バ
イトのデータD0〜D511の後に16バイトの付加情報が付加
されて行方向に44バイト、列方向に12バイトとして44×
12=528バイトのマトリクス配列とされる。
すなわち、512バイトのデータD0〜D511の後の12バイ
トはリザーブ領域とされ、この領域にはリンク用のトラ
ックナンバー、セクターナンバー、データ識別情報等が
挿入される。そして、このリザーブ領域を含む524バイ
トのデータに対して行方向を生成方向としてエラーチェ
ック用パリティECD(例えばリードソロモン符号を用い
る)が4バイト分生成され、付加情報の最後の4バイト
の領域に挿入される。そして、合計528バイトが第2図
に示すように44×12としてマトリクス状に配列される。
このエラーチェック用パリティEDCの4バイトのデータ
P,Q,R,Sは、例えばαをGF(28)の原始元として、 を満たすD3,D2,D1,D0として生成される。ここで、この
例の場合N=527である。すなわち、C1の生成多項式を
(x−1)(x−α)(x−α)(x−α)とする
とそれと素な生成多項式として例えば(x−α)(x
−α)(x−α)(x−α)を選ぶわけである。
そして、このエラーチェック用パリティEDCの4バイ
ト分を含めた528バイトに対し、行方向の1行について
4バイト分として第1のエラー訂正コード(これは例え
ば(48,44)リードソロモンコード)の検査データC1
付加され、同様に列方向の一列について2バイトの第2
のエラー訂正コード(これは例えば(14,12)リードソ
ロモンコード)の検査データC2が付加される。
以上のことから、この場合、512バイトのデータに、
このデータに関連する付加情報を16バイト付加して、52
8バイトからなるブロックを形成し、これを12行、44列
に並べて行方向にパリティC1、列方向にパリティC2を生
成付加して積符号を形成し、これをディスクの1セクタ
ーとして記録再生するものである。
このデータブロックについてのエラー訂正及びチェッ
ク処理について説明する。
第1図はこの処理の機能ブロック図で、(1)はデー
タバッファ用のRAMである。このRAM(1)に対する書き
込み及び読み出し等のタイミングのコントロールはマイ
クロコンピュータによりなされるが、このマイクロコン
ピュータの機能をブロック的にタイミングコントローラ
(3)として示した。(2)はRAM(1)のアドレスコ
ントローラである。
RAM(1)のデータ入力側及びデータ出力側にはスイ
ッチ(4)及び(5)が設けられ、タイミングコントロ
ーラ(3)よりの切換制御信号により切換制御される。
光磁気ディスクからの再生データの書き込み時は、ス
イッチ(4)は入力端A側に切り換えられ、光磁気ディ
スクから再生され、デジタル信号に復元された再生デー
タが入力端(6)を通じ、このスイッチ(4)を通じて
RAM(1)のデータ入力端子に供給される。この場合、
ディスクからのデータはセクター単位で再生が行なわ
れ、データは第2図に示した構造のブロックデータであ
る。そして、アドレスコントローラ(2)からの書き込
み/読み出し制御信号によりRAM(1)は書き込み状態
になり、このコントローラ(2)からの書き込みアドレ
スにより再生データがRAM(1)に順次書き込まれ、第
2図のようなマトリクス状のブロックデータがメモリ上
で再現される。
こうして書き込みが完了すると、エラー訂正及びチェ
ックが行なわれるが、この例の場合、エラー訂正は、
検査データC1による訂正→検査データC2による訂正→
検査データC1による訂正の順に行なわれ、検査データ
C1による訂正が2回行なわれ、この例では2回目の検査
データC1による訂正時に、データチェック動作も同時に
行なわれる。
すなわち、先ず、スイッチ(4)及び(5)はそれぞ
れ端子B及びB′に接続される。そして、RAM(1)よ
り第2図において行方向にデータの読み出しがなされ、
第1のシンドローム生成回路(7)において、各行につ
いてシンドロームが生成される。そして、エラーがある
ときはそのエラー位置及びエラー値が検出回路(8)で
演算される。そして、エラー位置及びエラー値の情報は
エラー訂正回路(9)に供給されて、そのエラーデータ
が訂正される。また、エラー位置のデータはアドレスコ
ントローラ(2)に供給される。そして、このアドレス
コントローラ(2)よりのアドレス信号によりRAM
(1)の各行の検出されたエラーデータがエラー訂正回
路(9)よりの訂正された正しいデータに書き換えられ
る。
この1回目の検査データC1により訂正が終了すると、
検査データC2により、残ったエラーの訂正が行なわれ
る。すなわち、スイッチ(4)及び(5)は端子C及び
C′に接続される。そして、RAM(1)より第2図にお
いて列方向にデータの読み出しがなされ、第2のシンド
ローム生成回路(10)において、各列についてシンドロ
ームが生成される。そして、エラーがあるときはそのエ
ラー位置及びエラー値が検出回路(11)で演算される。
このとき、検査データC1による訂正時に訂正できなかっ
た行についてのエラーフラグを参照してもよい。
エラー位置及びエラー値の情報はエラー訂正回路(1
2)に供給されて、そのエラーデータが訂正される。ま
た、エラー位置の情報はアドレスコントローラ(2)に
供給され、このアドレスコントローラ(2)の制御によ
りRAM(1)の各列の検出されたエラーデータがエラー
訂正回路(12)よりの訂正された正しいデータに書き換
えられる。
この検査データC2による訂正が終了すると、さらに残
留するエラーの訂正が検査データC1により再度なされ
る。すなわち、スイッチ(4)及び(5)が端子B及び
B′に接続され、RAM(1)より第2図上、行方向にデ
ータが読み出され、第1のシンドローム生成回路(7)
に供給される。このとき、同時にRAM(1)より読み出
されたデータはチェック用シンドローム生成回路(13)
に供給される。そして、前述した各行についてのエラー
訂正動作をなすとき、チェック用シンドローム生成演算
が徐々になされることになる。そして、RAM(1)より
バイトデータがすべて読み出されたときチェック用シン
ドローム生成が終了するが、このチェック用シンドロー
ムは、検査データC1による2回目の訂正の前のデータで
あるので、エラーを包含する場合がある。すなわち、正
しいチェック用シンドロームを としたとき、実際のものは、 と表わされる。ただし、j,k……はエラー位置、ej,ek
…はエラー値をそれぞれ示している。
に含まれるαajejakek(a=4,5,6,7)を求め、これ
に付加すればαajej+αajej=0〔mod.2〕であるか
ら、 となり、正しいチェック用シンドロームが得られる。
以上のことから、この場合、次のようにして正しいチ
ェック用シンドロームが得られるようにされる。
すなわち、この2回目の検査データC1による訂正時、
検出回路(8)で検出されたエラーデータの位置及びエ
ラー値の情報は、エラー位置及びエラー値チェンジ回路
(14)に供給され、この回路(14)ではチェック用シン
ドローム生成用に適するエラー位置及びエラー値の情報
に変換される。すなわち、行方向の一行についてのエラ
ー位置の情報がD0〜D527までの通し番号による位置の情
報に変換され、この位置の情報とエラー値から、前述し
たエラー情報αajejakek……(a=4,5,6,7)が演算
される。そして、このエラー情報が加算回路(15)に供
給され、チェック用シンドローム生成回路(13)よりの
チェック用シンドロームに加算される。この加算回路
(15)ではmod.2の加算がなされて、前述したようにし
て含まれていたエラーの訂正がなされたことになり、正
しいチェック用シンドロームが得られる。このチェック
用シンドロームはチェック回路(16)に供給され、エラ
ーがなくなったかどうかチェックされる。そして、チェ
ック結果の信号はバッファアンプ(いわゆるスリーステ
ートバッファ)(17)のイネーブル端子に供給され、エ
ラーがなければこのアンプ(17)をイネーブルとし、エ
ラーが残っていればこのアンプ(17)をディスエーブル
とする。
こうして、エラー訂正及びチェックが終了した後、ス
イッチ(5)が端子A′に接続され、RAM(1)より訂
正後のデータが読み出される。しかし、前記のように、
チェックの結果、エラーが残留していれば、そのデータ
はバッファアンプ(17)を通ることはできず、出力端
(18)には得られず、エラーのないデータブロックのみ
が出力端(18)に得られるものである。
なお、チェック回路(16)の出力に基づいてRAM
(1)より訂正されたデータの読み出しを行なわないよ
うにしてもよい。
第3図は以上のエラー訂正及びチェック動作のフロー
チャートである。
なお、上記の例において、1回目の検査データC1によ
るエラー訂正時に、同時にチェック用シンドロームの生
成を行ない、そのとき得られたエラー値をそのチェック
用シンドロームに加算しておき、次に、2回目の検査デ
ータC1によるエラー訂正時には、チェック用シンドロー
ムの生成は行なわず、そのとき得られたエラー値をさら
に加算するようにしてもよい。もちろん、検査データC2
によるエラー訂正時に得られたエラー位置及びエラー値
から得たエラー情報も、チェック用シンドロームに加算
される。
なお、上記の例では行方向の検査データC1のみでな
く、列方向にも検査データC2を付与した場合であるの
で、これらをくり返し行なう場合において検査データC1
による訂正を最後に行なうとき、同時にチェックをなす
ようにしたが、検査データC2による訂正を最後に行なう
場合であっても、この訂正と同時にチェックをなすこと
もできる。つまり、検査データC1による訂正時でも、検
査データC2による訂正時でも、データはメモリからすべ
て一担読み出されるから、パリティEDCを用いたチェッ
ク用シンドロームの生成も、同時にできるものである。
また、この発明は、行方向の検査データC1のみしかある
いは列方向の検査データC2のみしか存在しないようなエ
ラー訂正符号にももちろん適用でき、このときは、エラ
ー訂正とチェックとでメモリからのデータの読み出しは
1回でよい。
なお、エラーチェック用コードは上記のようなコード
に限られるものではなく、例えばCRCコードその他のエ
ラー検出コードを使用することができる。
〔発明の効果〕
この発明によれば、エラー訂正を行なうとき、同時に
エラーチェックを行なうことができ、メモリからのデー
タの読み出し回数を、チェック動作のための1回分減ら
すことができ、データ処理スピードを上げることができ
る。
【図面の簡単な説明】
第1図はこの発明の一実施例のブロック図、第2図はデ
ータブロックの構造の一例を説明するための図、第3図
はエラー訂正及びチェック動作のフローチャート、第4
図はデータブロック構造の一例としての積符号を説明す
るための図である。 (1)はバッファメモリとしてのRAM、(7)はシンド
ローム生成回路、(8)はエラー位置及びエラー値検出
回路、(13)はチェック用シンドローム生成回路、(1
5)は加算回路である。
フロントページの続き (56)参考文献 特開 昭61−270922(JP,A) 特開 昭61−267416(JP,A) 特開 昭60−170330(JP,A) 特開 昭60−96030(JP,A) 特開 昭60−201575(JP,A) 特開 昭63−197123(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】複数個のデータが1ブロックとしてマトリ
    クス状に配列され、行方向又は列方向の少なくとも一方
    の方向についてエラー訂正コードが生成されているとと
    もに、上記1ブロックのデータについて生成したエラー
    チェック用パリティを含む状態のデータをストアするメ
    モリと、 このメモリからデータを読み出す読み出し手段と、 読み出されたデータが供給され、上記エラー訂正コード
    が生成されている行方向又は列方向のうちの少なくとも
    一方の方向のデータに対してシンドロームを生成するシ
    ンドローム生成手段と、 読み出されたデータが供給され、上記1ブロックのデー
    タに対してエラーチェック用のシンドロームを生成する
    チェック用シンドローム生成手段と、 上記シンドローム生成手段の生成結果からエラー位置及
    びエラー値を計算する手段と、 計算されたエラー位置及びエラー値に基づき、上記行方
    向又は列方向のうちの少なくとも一方の方向のデータに
    含まれるエラーを訂正する訂正手段と、 上記エラー位置及びエラー値に基づくエラー情報を上記
    チェック用シンドローム生成手段の出力に加える加算手
    段とを備え、 上記チェック用シンドローム生成手段は、上記訂正手段
    によるエラー訂正動作中に、この動作に連動してエラー
    チェック用のシンドロームの生成演算を行うことを特徴
    とするエラー訂正及びチェック装置。
JP62029350A 1987-02-10 1987-02-10 エラー訂正及びチエツク装置 Expired - Lifetime JP2605270B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62029350A JP2605270B2 (ja) 1987-02-10 1987-02-10 エラー訂正及びチエツク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62029350A JP2605270B2 (ja) 1987-02-10 1987-02-10 エラー訂正及びチエツク装置

Publications (2)

Publication Number Publication Date
JPS63197122A JPS63197122A (ja) 1988-08-16
JP2605270B2 true JP2605270B2 (ja) 1997-04-30

Family

ID=12273768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62029350A Expired - Lifetime JP2605270B2 (ja) 1987-02-10 1987-02-10 エラー訂正及びチエツク装置

Country Status (1)

Country Link
JP (1) JP2605270B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6802040B1 (en) 1999-11-24 2004-10-05 Sanyo Electric Co., Ltd. Error correction device
US9960788B2 (en) 2015-03-27 2018-05-01 Toshiba Memory Corporation Memory controller, semiconductor memory device, and control method for semiconductor memory device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561791B2 (ja) * 1993-05-18 1996-12-11 日本放送協会 Fm多重放送受信機
KR100685360B1 (ko) 2000-01-31 2007-02-22 산요덴키가부시키가이샤 회로 규모를 억제하며 고속의 오류 정정을 행하는 것이 가능한 오류 정정 장치 및 복호 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6096030A (ja) * 1983-10-31 1985-05-29 Mitsubishi Electric Corp 復号化システム
JPS60170330A (ja) * 1984-02-14 1985-09-03 Mitsubishi Electric Corp 復号化システム
JPH07101543B2 (ja) * 1984-03-24 1995-11-01 ソニー株式会社 エラー訂正符号化方法
JPH0783275B2 (ja) * 1985-05-25 1995-09-06 ソニー株式会社 エラ−訂正符号の復号装置
JPS61267416A (ja) * 1985-05-21 1986-11-27 Sony Corp エラ−訂正符号の復号装置
JPS6229351A (ja) * 1985-07-31 1987-02-07 Fujitsu Ltd 音声応答装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6802040B1 (en) 1999-11-24 2004-10-05 Sanyo Electric Co., Ltd. Error correction device
US9960788B2 (en) 2015-03-27 2018-05-01 Toshiba Memory Corporation Memory controller, semiconductor memory device, and control method for semiconductor memory device

Also Published As

Publication number Publication date
JPS63197122A (ja) 1988-08-16

Similar Documents

Publication Publication Date Title
JP2605271B2 (ja) エラー訂正及びチエツク装置
US4760576A (en) Error correction method
US4750178A (en) Error correction method
US4730321A (en) Disk drive with improved error correction code
JPH07105633A (ja) ディスク・ドライブ・アレイのデータ再生チャネル
JP3945602B2 (ja) 訂正検査方法及び訂正検査装置
JPH11249920A (ja) 符号語データを記憶するデータバッファを用いるeccシステムおよび誤りシンドロームを記憶するシンドロームバッファ
JPS62217468A (ja) デイジタル情報の記録/再生方法及び装置
JPH04222029A (ja) エラー訂正方法
US5432801A (en) Method and apparatus for performing multiple simultaneous error detection on data having unknown format
JP2605270B2 (ja) エラー訂正及びチエツク装置
US4912695A (en) Method for recording information including error information on a disk
JP2001023316A (ja) ディジタルデータ再生方法及びディジタルデータ再生回路並びに誤り検出方法
KR100361947B1 (ko) 디스크 재생 장치에 적용되는 에러 검출 회로
JP2730892B2 (ja) ディスク記録方法
JPH05218883A (ja) 復号回路
JP2735230B2 (ja) 書き換え形光ディスク装置
JP2000010807A (ja) ディジタルデータ再生装置
JP2664267B2 (ja) 符号誤り訂正装置
JP2647646B2 (ja) 誤り訂正方法
JPH0344394B2 (ja)
JP3259688B2 (ja) データ処理回路
KR100200052B1 (ko) 고밀도 컴팩트 디스크용 오류정정 복호기
JPH087496A (ja) ディスク記録・再生方法および装置
JPH0824269B2 (ja) 誤り訂正方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term