JP2664267B2 - 符号誤り訂正装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル情報記録再生装置における符号誤
り訂正装置の構成並びにその制御方法に関する。

〔従来の技術〕

従来のランダム誤り，バースト誤りのいずれにも高い
訂正能力を持つディジタル信号の符号誤り訂正装置は、
特開昭57−10561号公報に記載のように符号を積符号構
成とし、内符号（第２のエラー訂正ブロック）の復号時
に訂正不能な多数の誤りがある場合にはその内符号ブロ
ック内の全てのワードにエラーを示すフラグ（ポイン
タ）を付加し、次いで外符号配列に並べ替えて外符号の
復号を行う構成をとっていた。該符号の復号に当って
は、外符号ブロック（第１のエラー訂正ブロック）内の
ワードから演算されたシンドロームと、上記の内符号復
号時に付加されたフラグをポインタとして用いて、誤り
訂正能力の高いポインタイレージャ方式の誤り訂正を行
うようになっていた。

さらに訂正能力を向上する方法として、特開昭63−31
7990号公報に記載のように上記のような積符号構成のブ
ロックを複数回記録または伝送し、再生に際し内符号
（第１の検査ワード）の復号後に、外符号（第２の検査
ワード）の復号を行うに当ってこれら複数回再生された
内符号により誤り検出訂正されたデータからその都度で
きるかぎり誤りのない方を選択して訂正能力を向上する
ようになっていた。またこの方式では内符号で誤り検出
しなかった場合でも複数個再生されたデータを比較して
誤りを検出できるようになっており、データの信頼性を
向上できるようになっていた。

〔発明が解決しようとする課題〕

上記従来技術は複数回再生された積符号構成のブロッ
クをそれぞれメモリに蓄えた後、各メモリから同時にそ
れぞれデータ及びエラーフラグを読出し、これらを比較
しながらできる限り内符号による訂正不能誤りのないデ
ータを選択して外符号の復号を行い、さらにデータ比較
によるエラー誤検出のチェックを行うが、必要なメモリ
の容量の点について配慮がされておらず、積符号構成の
ブロックのサイズが大きい場合や同一のブロックの記録
再生回数が多い場合には大容量メモリが多数必要になる
という問題があった。

本発明の目的は上記した従来技術の欠点をなくし、メ
モリ容量の増大なにし多重記録再生による誤り訂正能力
の向上及びエラー誤検出の防止が実現できる符号誤り訂
正装置を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、本発明では複数回繰返し
伝送または記録再生される積符号構成の各ブロックに対
して１ブロック分の内符号復号後の内符号でブロックデ
ータとこれら各内符号ブロックに対してそれぞれ少なく
とも１ワード分の検査ワードを蓄えるメモリを設ける。
そして、内符号による復号が終わった各内符号ブロック
に含まれるデータ及びパリティから算術的に求められる
検査情報、例えばデータ及びパリティの総和の下位のバ
イトの、いわゆるチェックサムなどを生成する。

１回目の伝送または再生された積符号ブロックに対し
ては各内符号復号後のデータとともにその内符号ブロッ
クにより生成された検査情報をそれぞれメモリ内の所定
のアドレスに書き込む、２回目以降に伝送または再生さ
れた同一内容の積符号ブロックについては、各内符号復
号により誤りが検出されないか又は訂正された内符号ブ
ロックのみを該当する１回目の内符号ブロックのメモリ
アドレスと同一のアドレスに書込み、その検査情報は各
伝送または再生回数に応じた、１回目とは異なる所定の
メモリアドレスに書込む。そして、所定の回数の積符号
ブロックの伝送または再生が完了してその内符号復号が
終了した後、各内符号ブロックに付加してメモリに書込
まれた伝送または再生回数毎の複数個の検査情報を読出
し、これらを比較する。ここでこれらの検査情報が一致
しない場合にはその内符号ブロックに誤りがあることを
示すエラーフラグを出力し、外符号復号時に参照できる
ようにする。

ここで、検査情報の比較は訂正不能誤りのないブロッ
クについてのみ行うが、そのためには内符号復号結果の
エラーフラグを参照すれば良い。一方複数回の同一内容
の積符号ブロックの内符号復号に当って、各対応する同
一内容の内符号ブロックの復号においてその対応するブ
ロック毎に最初に誤りが検出されないかまたは訂正され
たブロックについては、その検査情報をメモリ上の各対
応する全内符号ブロックの検査情報書込みアドレスに書
込むようにする。つまりｎ回伝送または再生される場合
にはメモリ上の所定のｎ箇所に書込む。そして、それ以
降の誤りが検出されないかまたは訂正されたブロックに
ついてはメモリ上の所定の１箇所に検査情報を書込む。
これにより訂正不能誤りが検出されたブロックについて
はメモリに検査情報を書込まなくても、エラーフラグの
参照なしに有効に検査情報の比較ができる。

また、同一内容の積符号ブロック内の各内符号ブロッ
クの検査情報のメモリ上のアドレスを、複数回の伝送ま
たは再生に対して共通にすることにより、さらに必要メ
モリ容量を低減できる。この場合には２回目以降の誤り
が検出されないかまたは訂正された内符号ブロックをメ
モリに書込む際にそれまでにメモリに書込まれた同一内
容の内符号ブロックで生成された検査情報をメモリから
読出し、新しい検査情報と比較する。そして同一アドレ
スにこの新しい検査情報を書込むとともに、新旧両検査
情報が一致していなければその内符号ブロックエラーフ
ラグを変更する。エラーフラグの変更は、２回目以降の
内符号ブロックは誤りが検出されないかまたは訂正され
たもののみであるので、それ以前に復号を終えてメモリ
に蓄えられた旧内符号ブロックに誤りが検出されないか
または訂正されたものであるにもかかわらず新旧の検査
情報が一致しない場合にはエラーフラグを反転させて訂
正不能誤りがあるものとする。また、旧内符号ブロック
に訂正不能誤りがある場合には新旧の検査情報が一致し
なくて当然であるが、同様にエラーフラグを反転させて
新たにメモリに書込んだ２回目以降の新内符号ブロック
には誤りが検出されないかまたは訂正されたものである
ことを示す。

あるいは、旧内符号ブロックに付加されたエラーフラ
グが誤りが検出されないかまたは訂正されたことを示し
ている（一般にこの状態を「エラーフラグがない」と表
現することが多い）場合にのみ、新旧検査情報が一致し
なければ訂正不能誤りが存在することを示すエラーフラ
グに置換え、それ以外は２回目以降の誤りが検出されな
いかまたは訂正された新内符号ブロックのエラーフラグ
を用いるようにしても良い。

〔作用〕

上記のような構成および動作により、１つの積符号ブ
ロックのために設けられたメモリには、複数個繰返し伝
送または記録再生された内符号復号後のデータのうち、
誤りが検出されないかまたは訂正されたものが重ね書き
される。したがって、１回目の伝送または再生で訂正不
能誤りが検出された内符号ブロックでも、２回目以降の
伝送または再生で誤りが検出されないかまたは訂正され
た場合にはこの正しい内符号ブロックに書換えられる。
そのため、この積符号ブロックの繰返し伝送または再生
による内符号ブロックの入力が終了した後、このメモリ
より外符号ブロックを読出すと結果的に、各伝送または
再生毎に別々のメモリに内符号ブロックを蓄えて外符号
復号時にこの中からできるかぎり誤りのないデータを選
択するのと同等の効果を得ることができ、誤り訂正能力
を向上できる。さらに内符号で誤りが検出されない内符
号ブロック間で、例えばチェックサムデータ等を比較す
ることにより、内符号復号時の誤訂正や誤り検出もれの
発生を検出でき、データの信頼性を向上できる。ここ
で、特開昭63−317990号公報に示された従来例では、外
符号データ１つ１つを個々に比較し、誤りの再チェック
を行うが、誤り訂正符号の性質上、内符号で誤検出，誤
訂正が発生する場合はバースト誤りによりその内符号ブ
ロックのデータが多数異なっている場合が多く、本発明
の方式でもほぼ同等の効果が得られる。

なお、本発明においては、積符号構成でなく、一重の
符号化しか成されていない場合（例えばここで述べた内
符号のみしか付加されていないような場合）において
も、同一符号ブロックが繰返し伝送または記録再生され
る場合には同様の効果が得られることは明白である。

〔実施例〕

以下、本発明の詳細を実施例により説明する。第１図
は本発明による符号誤り訂正装置をディジタル記録方式
のVTRである、いわゆるD2方式VTRの音声信号再生系に用
いた場合の構成を示すブロック図である。

第１図において、１は磁気テープ、２は回転ドラムに
取付けられた再生ヘッド、３は復調回路、４は内符号を
復号する内符号復号回路、５は復号後の内符号から検査
情報を生成する検査情報生成回路、６は積符号構成のデ
ータ，パリティおよび上記の検査情報を記憶するメモ
リ、７はメモリ６およびエラーフラグメモリ８の書込
み、読出しを制御するメモリ制御回路、８は内符号復号
回路により内符号ブロックに付加されたエラーフラグを
記憶するエラーフラグメモリ、９は検査情報を比較，検
査する検査回路、10は外符号を復号する外符号復号回路
である。

D2フォーマットのディジタルVTRの音声信号は、４チ
ャネルの音声信号の各チャネル毎に１シンボル８ビット
のリードソロモン符号により積符号の形に符号化され、
ヘリカルトラックの両端に２度ずつ記録されている。こ
のように各音声チャネルを２重に記録することにより、
符号誤りに対する保護が強化されている。

磁気テープ１上に２重に記録されたリードソロモン符
号で積符号化された音声信号は、まず１回目の積符号ブ
ロックが磁気ヘッド２により内符号順に再生され、復調
回路３に入力される。復調回路３では記録時に行われた
変調に対応した復調が行われ、さらにタイミング基準と
なる同期信号の検出が行われ、次いで内符号ブロック単
位の誤り検出訂正を行うために内符号復号回路４に復調
信号を送る。内符号復号回路４では内符号ブロック毎に
内符号パリティにより誤り検出訂正を行い、復号を終了
したデータを検査情報生成回路5,メモリ6,メモリ制御回
路７に送る。さらに内符号復号により訂正不能誤りが検
出された場合にはエラーフラグとして“High"レベルの
信号を、それ以外の場合は“Low"レベルの信号をメモリ
制御回路７およびエラーフラグメモリ８に送る。検査情
報生成回路５は、入力された復号後の内符号ブロック毎
に検査情報を生成し、メモリ６に送る。ここでは検査情
報は例えば各内符号ブロック内のデータシンボル及びパ
リティシンボルの総加算値の下位８ビットの、いわゆる
チェックサムバイトを用いて説明する。D2フォーマット
の再生信号中には各内符号ブロックの記録トラック上の
位置関係を示すID信号が含まれており、これが各内符号
ブロックの積符号ブロック内での位置に対応する。メモ
リ制御回路は、このID信号をもとに各符号データおよび
検査情報のメモリ６内でのアドレスとエラーフラグのエ
ラーフラグメモリ８内のアドレスを発生し、それぞれ書
込みパルス▲▼を出力し、各内符号ブロックのデー
タおよび各種情報がメモリ６およびエラーフラグメモリ
８に書込まれる。なお、ID信号のないシステムに本発明
を適用する場合は、メモリアドレスは再生信号入力順序
に合わせて発生させるようにすれば良い。こうして１回
目の積符号ブロックの各内符号復号を終了し、各メモリ
6,8への書込み完了後、続いて磁気テープ１上に２重記
録された２回目の積符号ブロックが磁気ヘッド２により
１回目と同様の内符号順に再生される。そして同様に復
調，内符号復号等が行われ、復号後のデータが検査情報
生成回路5,メモリ6,メモリ制御回路７に送られる。また
同様にエラーフラグがメモリ制御回路７およびエラーフ
ラグメモリ８に送られる。検査情報生成回路５において
も同様に検査情報が生成され、メモリ６に送られる。こ
こでメモリ制御回路７は１回目と同様にして各内符号デ
ータに対しては１回目と同一のアドレスを発生するが、
そのエラーフラグと検査情報に対しては１回目とは異な
る所定のアドレスを発生する。そして、訂正不能誤りが
なく、内符号復号回路４からのエラーフラグが“Low"レ
ベルの時にはこれらの全アドレスに対して書込みパルス
▲▼を出力し、内符号データは１回目の同一場所の
内符号データの上に重ね書きされ、エラーフラグ及び検
査情報は１回目とは異なる場所に書込まれる。一方、エ
ラーフラグが“High"レベルの場合には内符号データに
対して書込みパルス▲▼は出力されず、１回目の内
符号データがメモリ６内に残る。ここで、１回目の積符
号再生前にあらかじめエラーフラグメモリ８の内容をす
べて“High"レベルにセットしておけば、２回目の内符
号の復号で訂正不能誤りがあり、エラーフラグが“Hig
h"レベルになった場合にはエラーフラグ及び検査情報に
対しても書込みパルス▲▼を出力しないようにもで
きる。こうして２回目の内符号ブロックの処理が終了し
た後、メモリ制御回路７はメモリ６およびエラーフラグ
メモリ８にその内符号ブロックの１回目と２回目の検査
情報およびエラーフラグが書込まれたアドレスと読出し
パルス▲▼を出力し、メモリ６およびエラーフラグ
メモリ８はこれらを検査回路９に出力する。検査回路９
は、これら２つのエラーフラグが共に“Low"レベルであ
るにもかかわらず、１回目と２回目の検査情報が一致し
ない場合にメモリ制御回路７に制御指令信号を出力する
とともに、エラーフラグメモリ８に“High"レベルのエ
ラーフラグを送る。メモリ制御回路７はこれを受けてそ
の内符号ブロックの２回分の復号時のエラーフラグのア
ドレスと書込みパルス▲▼をエラーフラグメモリ８
に出力し、この“High"レベルのエラーフラグが両方の
アドレスにか書込まれる。以上のようにして２回目の積
符号ブロックの全内符号ブロックの再生および復号が終
了した後、メモリ６内の積符号ブロックデータは２回の
再生によって得られたデータのうちできるかぎり誤りの
ない符号ブロックを集めたものとなっている。また、エ
ラーフラグメモリ８内の各内符号ブロックの２つのエラ
ーフラグは、２回の復号で共に訂正不可能誤りがあった
場合および、共に訂正不能誤りが検出されなかったもの
にもかかわらず検査情報比較により誤りが検出された場
合に共に“High"レベルとなっている。したがって、そ
の後メモリ制御回路７によりメモリ６より外符号データ
およびパリティを読出し外符号復号回路10に入力し、同
様にエラーフラグメモリ８から読出した各データに対し
て２個ずつのエラーフラグを参照して外符号の復号を行
うことにより、訂正能力の向上をはかることができる。
ここでエラーフラグは２つが共に“High"レベルの時デ
ータに誤りがあるものとして外符号の復号を行う。なお
検査情報の比較検査は、２回目の全部の内符号ブロック
の復号が終了してから外符号の復号を始めるまでの間に
まとめて行ってもよい。

なお、検査情報を１回目の内符号復号時にメモリ６上
の１回目と２回目の２つの検査情報のアドレスに共に書
込むようにしておけば、検査情報の一致を検査する時に
エラーフラグを参照する必要がなくなる。つまり２回目
の内符号復号で訂正不能誤りが検出された場合にはエラ
ーフラグも検査情報書込まれないようにし、さらに１回
目に訂正不能誤りが検出され２回目に検出されない場合
にも１回目と２回目の２つの検査情報アドレスに共に２
回目の検査情報を書込むようにしておけば、２回の復号
で共に訂正不能誤りが検出されたかまたは共に検出され
ないが少なくともどちらか一方で誤検出，誤訂正を発生
した時のみ２つの検査情報が不一致となる。したがって
この時はエラーフラグメモリ８も１回目と２回目で別の
エラーフラグアドレスが必要になるうこともなく、また
外符号復号時に２つのエラーフラグを読出す必要もな
く、アクセス回数も減らすことができる。また、本発明
をさらに多重記録するシステムに適用することもでき、
その場合は複数個の復号中最初に訂正不能誤りが検出さ
れなかった場合にこれら各回の検査情報アドレス全部に
その検査情報を書込むようにすればよい。

次に第２図により検査情報生成回路５の一実施例をブ
ロック図で示す。第２図において、11は加算回路、12は
パラレルの８ビットレジスタである。

検査情報生成回路５に内符号ブロックが入力される前
に、レジスタ12にリセット信号が入力され、８ビット全
てがクリアされる。次いで内符号ブロックデータが加算
回路11に入力される毎に、レジスタ12にクロックが入力
される。したがって、データがA,B,C…と入力されると
加算回路11の出力は（Ｏ＋Ａ），（Ａ＋Ｂ），（Ａ＋Ｂ
＋Ｃ）…と変化してその下位８ビットがレジスタ12にラ
ッチされる。これにより内符号ブロック１ブロックの入
力が終わるとレジスタ12にはその総和の下位８ビットが
残りこれが上述した検査情報となる。もちろん検査情報
は乗算，減算など他の演算を用いてもさしつかえない。

次に第３図により検査回路９の一実施例をブロック図
で示す。第３図において、13,14はレジスタ、15は比較
器、16は制御回路である。

レジスタ13,14にはそれぞれ１回目の内符号ブロック
の検査情報とエラーフラグ、２回目の内符号ブロックの
検査情報とエラーフラグが入力され、制御回路16からの
クロックによりラッチされる。レジスタ13,14の出力は
比較器15に入力され、比較器15ではそのうち検査情報部
分のみを比較する。そして、レジスタ13,14の出力のエ
ラーフラグ部分が共に“Low"レベルの時に２つの検査情
報が一致していない時のみ“High"レベルを制御回路16
に出力する。制御回路16は、比較器出力が“High"レベ
ルになった場合に、制御指令信号と“High"レベルのエ
ラーフラグをメモリ制御回路７とエラーフラグメモリ８
に出力する。なお、エラーフラグを参照しない場合は、
比較器15は、検査情報が一致すれば“Low"レベル、一致
しなければ“High"レベルを制御回路16に出力する。

第４図に本発明のもう一つの実施例のブロック図を示
す。第４図において、17はメモリ、18はフラグ処理回
路、19は検査回路、20はメモリ制御回路である。

第１図の実施例と同様、１回目の積符号ブロックのデ
ータは内符号順に復号され、検査情報とともにメモリ17
に書込まれる。また、そのエラーフラグはフラグ処理回
路18を通してエラーフラグメモリ８に書込まれる。次い
で２回目の積符号ブロックの内符号の復号に入ると、各
内符号ブロック毎に内符号復号回路４により誤りが検出
されないかまたは訂正された場合のみエラーフラグとし
て“Low"レベルがメモリ制御回路20に入力され、これに
よりメモリ制御回路20はメモリ17に１回目の内符号デー
タと同じアドレスと書込みパルス▲▼を出力し、こ
れらの内符号データが１回路の内符号データに重ね書き
される。続いてメモリ17から１回目の内符号ブロックの
検査情報が読出され、検査回路19に入力される。同時に
検査回路19には検査情報生成回路５により２回目の内符
号ブロックの検査情報が入力され、これらが一致しない
場合には“High"レベルをフラグ処理回路18に出力す
る。フラグ処理回路18は検査回路19からの信号が“Hig
h"レベルの時にはメモリ制御回路20によりエラーフラグ
メモリから読出された１回目の内符号のエラーフラグを
反転し、再びエラーフラグメモリに出力し。メモリ制御
回路20はこれを１回目のエラーフラグと同一アドレスに
書込む。これによりエラーフラグメモリ８の当該アドレ
スには、１回目誤りあり２回目誤りなしの場合は“Hig
h"レベルが“Low"レベルに反転して書込まれ、１回目,2
回目ともに誤りなしにもかかわらず検査情報が一致しな
い場合には“Low"レベルが“High"レベルに反転して書
込まれる。一方２回目で誤りが検出された場合は何も書
込まないで、１回目の状態が保持される。以上のように
して２回目の積符号ブロックの内符号復号が全て終了し
た後はエラーフラグメモリ８およびメモリ17の内符号に
よるエラーフラグと積符号ブロックのデータは第１図の
実施例の場合と同等になっており、以下同様に外符号の
復号が行われる。

第５図に第４図の実施例に用いる検査回路19の構成例
を示す。第５図において、20,23はレジスタ,22は比較器
である。２回目の内符号ブロックから生成された新検査
情報はレジスタ21に、メモリ17から読出された旧検査情
報はレジスタ23に入力され、これらの出力が比較器22に
より比較される。比較器22はこれらが一致すれば“Low"
レベルを、一致したければ“High"レベルを出力する。

次に第６図にフラグ処理回路18の構成例を示す。第６
図において24はデータセレクタ、25はEx−ORゲート、26
は制御回路である。１回目の内符号復号時は制御回路26
はデータセレクタ24を内符号復号回路４からのエラーフ
ラグ側に切換え、これをエラーフラグメモリ８に出力す
る。２回目の内符号復号時にはEx−ORゲート25側に切換
え、検査回路19からの信号が“High"レベル時にはフラ
グメモリ８から読出したエラーフラグを反転して出力す
る。

第７図にフラグ処理回路18のもう一つの構成例を示
す。第７図において、27はエラーフラグすなわち“Hig
h"レベル発生器、28は制御回路、29はインバータ、30は
NANDゲートである。この場合制御回路28はNANDゲート30
からの信号が“Low"レベルの時はデータセレクタ24をエ
ラーフラグ発生器側27に、それ以外は内符号復号回路４
からのエラーフラグ側に切換え出力する。したがってエ
ラーフラグメモリ８から読出した１回目のエラーフラグ
が“Low"レベルで、検査情報が一致しないときにエラー
フラグ発生器27からの“High"レベルが出力される。

〔発明の効果〕

本発明によれば、ほぼ１つの積符号ブロック分の容量
のメモリを用いて高い訂正能力が得られるとともに、内
符号による誤検出，誤訂正の再検出ができるので、ディ
ジタル情報再生の信頼性向上の効果がある。

【図面の簡単な説明】

第１図及び第４図は、本発明の実施例のブロック図、第
２図はその検査情報生成回路５の構成例を示すブロック
図、第３図及び第５図は、検査回路９および19の構成例
を示すブロック図、第６図及び第７図は、第４図の実施
例のフラグ処理回路18の構成例を示すブロック図であ
る。 ４……内符号復号回路、５……検査情報生成回路、 6,17……メモリ、８……エラーフラグメモリ、 9,19……検査回路、 7,20……メモリ制御回路、 18……フラグ処理回路、 10……外符号復号回路。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】ディジタル情報信号の所定量毎に符号誤り
   検出訂正のためのパリティを付加した誤り訂正符号ブロ
   ックを構成し、同一の誤り訂正符号ブロックを複数回ず
   つ繰返し伝送または記録再生して得られた信号を復号す
   る符号誤り訂正装置において、 伝送または再生された信号の誤り訂正符号ブロックを逐
   次復号する誤り訂正手段（４）と、 該誤り訂正手段（４）から出力された復号後の誤り訂正
   符号ブロックの各データ及びパリティの算術演算により
   各ブロック毎の検査情報を生成する検査情報生成手段
   （５）と、 該検査情報生成手段（５）から出力された検査情報およ
   び上記誤り訂正手段（４）から出力された復号後の誤り
   訂正符号ブロックの少なくとも各データを記憶する記憶
   手段（６）と、 該記憶手段（６）へのデータ入出力を制御する制御手段
   （７）と、 上記記憶手段（６）から読出した、複数個の複数回ずつ
   繰返し伝送または記録再生された同一の誤り訂正符号ブ
   ロックに対応した上記検査情報生成手段（５）により生
   成された検査情報の一致または不一致を検査する検査手
   段（９）と、 を備え、 上記制御手段（７）は複数回ずつ繰返し伝送または記録
   再生された同一の誤り訂正符号ブロックについては上記
   記憶手段（６）の同一場所に記憶し、その複数個の検査
   情報については上記記憶手段（６）の異なる場所に記憶
   し、さらに２回目以降に伝送または記録再生された同一
   の誤り訂正符号ブロックについては、上記誤り訂正手段
   （４）により誤りを訂正されたかまたは誤りが検出され
   なかったブロックのみを上記記憶手段（６）に書込むよ
   うに制御する構成を有し、上記検査手段（９）は同一の
   誤りが訂正されたかまたは誤りが検出されなかった誤り
   訂正符号ブロックに対して生成された複数個の検査情報
   が一致しない場合には残りの発生を示すエラーフラグを
   出力する構成を有している ことを特徴とする符号誤り訂正装置。
2. 【請求項２】上記制御手段（７）は、ｎ個ずつ繰返し伝
   送または記録再生された同一の誤り訂正符号ブロックに
   対して生成されるｎ個の検査情報については、ｎ回の同
   一の誤り訂正符号ブロックの復号において、上記誤り訂
   正手段（４）により最初に誤りが訂正されたかまたは誤
   りが検出されなかったブロックの検査情報を上記ｎ個の
   検査情報に与えられた上記記憶手段（６）のｎ箇所に書
   込み、以降のブロックについては上記誤り訂正手段
   （４）により誤りが訂正されたかまたは検出されなかっ
   た場合にのみ、その検査情報をこれらｎ箇所のうちの所
   定の１箇所に書込む構成を有する請求項１に記載の符号
   誤り訂正装置。
3. 【請求項３】ディジタル情報信号の所定量毎に符号誤り
   検出訂正のためのパリティを付加した誤り訂正符号ブロ
   ックを構成し、同一の誤り訂正符号ブロックを複数回ず
   つ繰返し伝送または記録再生して得られた信号を復号す
   る符号誤り訂正装置において、 伝送または再生された信号の誤り訂正符号ブロックを逐
   次復号する誤り訂正手段（４）と、 該誤り訂正手段（４）から出力された復号後の誤り訂正
   符号ブロックの各データ及びパリティの算術演算により
   各ブロック毎の検査情報を生成する検査情報生成手段
   （５）と、 該検査情報生成手段（５）から出力された検査情報およ
   び上記誤り訂正手段（４）から出力された復号後の誤り
   訂正符号ブロックの少なくとも各データを記憶する第１
   の記憶手段（17）と、 上記誤り訂正手段（４）による復号により各誤り訂正符
   号ブロックに訂正不能の誤りを検出したか否かを示すエ
   ラーフラグを記憶する第２の記憶手段（８）と、 該第２の記憶手段（８）及び上記第１の記憶手段（17）
   へのデータ入出力を制御する制御手段（20）と、 複数回ずつ繰返し伝送または記録再生された同一の誤り
   訂正符号ブロックに対して上記検査情報生成手段（５）
   によりそれぞれ生成された各検査情報のうち、２回目以
   降に伝送または再生されたブロックに対して生成された
   検査情報と、それ以前に伝送または再生されたブロック
   に対して生成された上記第１の記憶手段（17）に書込み
   読出された検査情報の一致不一致を検査する検査手段
   （19）と、 を備え、 上記制御手段（20）は複数回ずつ繰返し伝送または記録
   再生された同一の誤り訂正符号ブロックについては上記
   第１の記憶手段（17）の同一場所に記憶し、また少なく
   ともその１回目のブロック検査情報をそのブロックのデ
   ータとともに上記第１の記憶手段（17）に記憶し、さら
   に上記誤り訂正手段（４）による復号によりそのブロッ
   クに訂正不能誤りを検出したか否かを示すエラーフラグ
   を上記第２の記憶手段（８）に記憶し、次に２回目以降
   に伝送または記録再生された同一の誤り訂正符号ブロッ
   クについては、上記誤り訂正手段（４）により誤りを訂
   正されたかまたは誤りが検出されなかったブロックのみ
   を上記第１の記憶手段（17）に書込むように制御する構
   成を有し、 上記検査手段（19）は２回目以降に伝送または再生され
   かつ訂正不能な誤りが検出されなかったブロックの上記
   検査情報生成手段（５）により生成された検査情報と上
   記制御手段（20）により上記第１の記憶手段（17）から
   読出されたそれ以前に伝送または再生されたブロックの
   検査情報とが一致しない場合には上記第２の記憶手段
   （８）の当該箇所に記憶されたエラーフラグを反転させ
   て再記憶せしめる構成を有している ことを特徴とする符号誤り訂正装置。
4. 【請求項４】上記検査手段（19）は２回目以降に伝送ま
   たは再生されかつ訂正不能誤りが検出されなかったブロ
   ックの検査情報と上記制御手段（20）により上記第１の
   記憶手段（17）から読出されたそれ以前に伝送または再
   生された同一ブロックの検査情報とが一致せずかつ上記
   第２の記憶手段（８）の当該箇所に記憶されたそのブロ
   ックのエラーフラグが訂正不能誤りが無いことを示した
   場合にのみそのエラーフラグを訂正不能誤りが有ること
   を示す値に書替える構成を有する請求項３に記載の符号
   誤り訂正装置。