JPS63187471A - ディジタルデータ記録装置及び記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルオーディオ信号等のディジタル
データを記録するのに適用されるディジタルデータ記録
装置に関する。

〔発明の概要〕

この発明では、ＣＲＣ等のエラー検出符号によってエラ
ー検出可能な１ブロック毎に対して一連の記録であるこ
とを示す識別信号ＩＤを付加するディジタルデータ記録
装置において、１ブロックに含まれるデータからエラー
検出用の冗長コードＰｍが生成され、識別信号ＩＤと冗
長コードＰｍとから所定の規則例えば排他的論理和に基
づいてコード信号ＩＤｍが生成され、このコード信号Ｉ
Ｄｍが識別信号ＩＤに代えて記録される。

〔従来の技術〕

ディジタルオーディオ信号を回転ヘッドにより記録／再
生するディジタルテープレコーダにおいては、データが
飽和記録されるために、消去ヘッドを用いなくても、旧
いデータ上に新たなデータを重ねて記録することにより
、データを書き換えることができる。しかし、記録／再
生が異なる装置によりなされた場合には、装置間の互換
性の不十分さにより、消去されずに旧いデータが残って
いる令頁域が発生する。

第５図は、例えば１８０°の対向間隔で配置された一対
の回転ヘッドにより形成された磁気テープＴの記録パタ
ーンを示す。第５図において、実線で示すトラックＲａ
が装？２ｆｆｉＡで形成されたトラックを示しζ破線で
示すトラックＲｈが装置Ｂで形成されたトランクを示す
。第５図に示されるように、トラックＲａ及びＲｂの位
置が装置間のテープ走行機構等のａ械的なずれにより一
致していない。最初に、装置ｆＡにより記録動作がされ
、次に、装置Ｂにより記録動作がされた場合に、トラッ
クＲａの中で装置Ｂの回転ヘッドが走査しないｆＩＷ域
（第５図Ｂにおいて、斜線で示す領域）が消去されない
。従って、第５図Ｂに示す記録パターンの磁気テープを
装置Ａにより再生すると、斜線の領域から以前に装置Ａ
が記録したデータが装置Ｂにより記録された旧いデータ
に先行して再生される。

回転ヘッドによりディジタルオーディオ信号を記録／再
生する場合には、エラー検出／エラー訂正符号が使用さ
れるのが普通である。このエラー検出／エラー訂正符号
の一つとして、１本のトラックに記録されるデータの２
次元配列の所定の方向例えば斜め方向に位置する複数シ
ンボルの系列毎にパリティコードを生成し、上記の２次
元配列の縦方向に位置する複数シンボル毎にエラー検出
符号例えばＣＲＣの符号化を行うものが知られている。

パリティコードを形成するデータ系列としては、異なる
方向の２つの系列が用いられ、データが２つの系列に含
まれることにより、エラー訂正能力の向上が図られる。

再生側では、ＣＲＣによるエラー検出の結果に基づいて
パリティコードを用いたエラー訂正がなされる。単純パ
リティのエラー訂正符号は、１個のパリティ系列内でＣ
ＲＣにより特定された１個のエラーシンボルの訂正が可
能である。

前述のように、異なる装置間の互換性の不十分さにより
、消し残りの領域から、本来のデータと無関係なデータ
が再生された時に、この無関係なデータがＣＲＣによっ
ては、エラーデータとして検出されず、正しいデータと
して扱われる。このために、再住音に異常な音が発生す
る等の大きな問題が生じる。また、装置間の互換性の不
十分さに限らず、記録時に付着していた塵埃が再生時に
は、脱落して以前の記録データが再生される場合にも、
上記と同様の問題が発生する。

この問題を解決するために、特開昭６０−１６７５号公
報に記載されているような識別信号（以下、ＩＤコード
と称する。）の導入が本願出願人により提案されている
。ＩＤコードは、一連の記録毎に変化する複数ビットの
２進コードであり、ＣＲＣコードによりエラー検出の対
象とされるデータ毎に付加されている。ＩＤコードを再
生時に監視することにより、ＣＲＣが正しくても、再往
データに紛れ込んだ無関係なデータをエラーデータとみ
なして排除することができる。

第６図Ａは、回転ヘッド型のディジタルテープレコーダ
に適用されている従来のデータ構成を示す。■ブロック
の長さが２８８ビツトとされ、先頭に１１ビツトのブロ
ック同期信号が位置し、次に、１３ビツトのブロックア
ドレスが位置し、更に、４８ビフト（１２ビツト×４）
のパリティコードが位置する。エラー訂正符号の符号化
は、記録されるステレオオーディオデータの奇数番のデ
ータ及び偶数番のデータの夫々の２次元配列に対してな
される。奇数番のデータの２次元配列において第１の方
向に位置する複数ワードの系列からパリティコードＰ　
ｏｄｄが形成され、第２の方向に位置する複数ワードの
系列からパリティコードＱｏｄｄが形成される。同様に
、偶数番のデータの２次元配列において第１の方向に位
置する複数ワードの系列からパリティコードｐ　ｅｖｅ
ｎが形成され、第２の方向に位置する複数ワードの系列
からパリティコードＱｅｖｅｎが形成される。

パリティコードの後にオーディオデータの１６ワードＬ
ｌ、Ｒ１，Ｌ２．Ｒ２，、、、、、、、、Ｌ８゜Ｒ８（
Ｌ：左チャンネルのオーディオデータ。

Ｒ：右チャンネルのオーディオデータ）が位置し、オー
ディオデータの後にＩＤコードＩＤ（８ビツト）及びＣ
ＲＣコード（１６ビツト）が付加されている。ＣＲＣコ
ードは、ブロック同期信号を除く残りの２７７ビツトの
データをエラー検出の対象とする。

第６図Ｂに示すように、ＩＤコードを１２ビツトとして
ＣＲＣコードを１２ビツトとするデータ構成も考えられ
ている。

〔発明が解決しようとする問題点〕

一連の記録を示すＩＤコードは、ビット数が多い程、識
別能力が高くなり、本来のデータと旧いデータとの間で
ＩＤコードが偶然的に一敗するおそれを排除することが
できる。この要請からは、第６図Ｂに示されるデータ構
成の方が第６図Ａに示されるデータ構成よりＩＤコード
のビット数が多いので好ましい。即ち、第６図への場合
では、（２’＝２５６）通りのＩＤコードが生成でき、
第６図Ｂの場合では、（２”−４０９６）ｉＩ！１りの
ＩＤコードが生成できる。

一方、ＣＲＣコードは、ビット数が多い程、誤ったエラ
ー検出の確率を下げることができる。従って、第６図Ａ
に示されるデータ構成の方が第６図Ｂに示されるデータ
構成よりＣＲＣコードのビット数が多いので好ましい。

従来の第６図に示されるデータ構成は、識別能力及びエ
ラー検出能力の両者を十分に満足することができない欠
点があった。

従って、この発明の目的は、冗長度を高くすることなく
、ＩＤコードの識別能力及びＣＲＣコード等のエラー検
出符号のエラー検出能力の向上が図られたディジタルデ
ータ記録装置を提供することにある。

〔問題点を解決するための手段〕

この発明では、ＣＲＣ等のエラー検出符号によってエラ
ー検出可能な１ブロック毎に対して一連の記録であるこ
とを示す識別信号ＩＤを付加するディジタルデータ記録
装置において、１ブロックに含まれるデータからエラー
検出用の冗長コードが生成され、識別信号と冗長コード
とから所定の規則（例えば排他的論理和）に基づいてコ
ード信号ＩＤｍが生成され、このコード信号ＩＤｍが識
別信号ＩＤに代えて記録される。

〔作用〕

１ブロック内のデータから例え°ば排他的論理和により
冗長コードが形成され、この冗長コードとＩＤコードＩ
Ｄとの排他的論理和でコード信号■Ｄｍが形成される。

このコード信号ＩＤｍがＩＤコードＩＤの代わりに記録
される。

再生側では、１ブロック内のデータとコード信号ｆＤｍ
との排他的論理和の処理がされ、エラーが無い時には、
元のＩＤコードが復号される。この再生ＩＤコードは、
基準のＩＤコードと比較され、一致／不一致の検出がさ
れる。ＣＲＣ検出結果が正しくても、再生ＩＤコードが
基準のＩＤコードと不一致の場合には、１ブロックのデ
ータがエラーと判断される。上述のように、再生ＩＤコ
ードは、排他的論理和の処理で得られているので、１ブ
ロック内にエラーワードがある時には、再生ＩＤコード
が元の正しいコードと異なり、基準ＩＤコードと比較さ
れた時に不一致出力が発生する。

つまり、コード信号ＩＤｍは、エラーが有る時には、エ
ラー検出コードとして働き、エラーが無い時には、ＩＤ
コードとして機能する。この発明に依れば、ＣＲＣコー
ドのビット数を少な（することで生じるエラー検出能力
の低下が補完される。

他方、ＩＤコードのビット数が多くなり、一連の記録か
どうかを識別する充分な能力が得られる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。この一実施例は、１８０°の対向間隔で配置され
た一対の回転ヘッドによりエラー訂正符号化がされたデ
ィジタルオーディオ信号を磁気テープに記録するもので
ある。以下の説明は、下記の項目に従ってなされる。

ａ、データ構成 り、記録側のＩＤ処理回路 ｌ　　ｃ、再生側のＩＤ処理回路 ｄ、変形例 ａ、データ構成 磁気テープに記録される記録データは、第４図に示すブ
ロックが連続したものである。第４図に示すように、ｌ
ブロックの長さが２８８ビツトとされ、先頭に１１ビツ
トのブロック同期信号が位置し、次に、１３ビツトのブ
ロックアドレスが位置し、更に、４８ビツト　（１２ビ
ツト×４ワード）のパリティコードが位置する。各ワー
ドは、先頭が最上位ビットとされ、最後のビットが最下
位ビットとされている。エラー訂正符号の符号化は、記
録されるステレオオーディオデータの奇数番のデータ及
び偶数番のデータの夫々の２次元配列に対してなされる
。奇数番のデータの２次元配列において第１の方向に位
置する複数ワードの系列からパリティコードＰ　ｏｄｄ
が形成され、第２の方向に位置する複数ワードの系列か
らパリティコードＱｏｄｄが形成される。同様に、偶数
番のデータの２次元配列において第１の方向に位置する
複数ワードの系列からパリティコードＰ　ｅｖｅｎが形
成され、第２の方向に位置する複数ワードの系列からパ
リティコードＱｅｖｅｎが形成される。

パリティコードの後にオーディオデータの１６ワードＬ
ｌ、Ｒ１，Ｌ２．Ｒ２，、、、、、、、、Ｌ８゜Ｒ８（
Ｌ：左チャンネルのオーディオデータ。

Ｒ：右チャンネルのオーディオデータ）が位置し、オー
ディオデータの後にコード信号ＩＤｍ（１２ビツト）及
びＣＲＣコード（１２ビツト）が付加されている。ＣＲ
Ｃは、ブロック同期信号を除（残りの２７７ビツトのデ
ータをエラー検出の対象とする。

コード信号ＩＤｍは、下式に示すように、１ブロック内
の２１ワードから生成されたパリティワードＰｍとＩＤ
コードＩＤとの排他的論理和出力である。

ＡＤＤ■Ｐ　ｏｄｄ　■Ｑ　ｏｄｄ　■Ｐ　ｅｖｅｎ■
Ｑ　ｅｖｅｎ■Ｌ１■Ｒ１■Ｌ２■・・・・■Ｌ８■Ｒ
８＝Ｐｍ（ＡＤＤは、１３ビツトのアドレス信号の内で
先頭の１ビツトを除いた１２ビツトのコード信号であり
、■は、（ｆｆｌｏｄ、　２　）の加算を意味する。）
ｒ　Ｄｍ＝　Ｉ　Ｄ■Ｐｍ 再生側では、再生データの１ブロック内の２１ワード及
びコード信号ＩＤｍの排他的論理和即ち、（ＩＤｍ■Ｐ
ｍ＝ＩＤ）の処理がされて、ＩＤコードの復号がなされ
る。この復号されたＩＤコードにより、一連の記録デー
タかいなかが判定される。

なお、コード信号ＪＤｍは、ブロックアドレスとパリテ
ィデータとの間の位置に配置することもできる。

ｂ、記録側のＩＤ処理回路 第１図を参照して記録側のＩＤ処理回路について説明す
る。１２個のフリップフロップＤ１〜Ｄ１２が′ＰＩ続
接続されたシフトレジスタ回路と、フリ７プフロ７ブＤ
１及びＤ２間、フリップフロップＤ２及びＤ３間、フリ
ップフロップＤ３及び０４間、フリップフロップＤｌｌ
及びＤ１２間、フリップフロップＤ１２の出力側に夫々
挿入された（ｍｏｄ、２）の加算器Ａｔ、Ａ２．Ａ３．
Ａ４及びＡ−５によりＣＲＣ発生回路が構成される。（
ｍｏｄ、２）の加算器は、エクスクル−シブＯＲゲート
により構成さ五る。

この一実施例では、ＣＲＣの生成多項式として、次式で
示すものが用いられている。

Ｇ（ｘ）＝ｘ”＋ｘ”＋ｘ’　＋ｘ”　＋Ｘ＋１フリッ
プフロフブＤＩには、ＡＮＤゲート１を介されたシリア
ルデータが供給される。ＡＮＤゲートｌには、加算器Ａ
５　出力データと端子２からの制御パルスＣＰ２とが供
給される。この加算器Ａ５には、シフトレジスタ回路の
フリップフロップＤ１２の出力信号とスイッチ回路３を
介された入力データとが供給される。スイッチ回路３は
、端子４からの制御パルスＣＰ１により、入力端子ａ、
ｂと出力端子Ｃとの接続状態が制御される。

ＣＲＣコードを生成するためのシフトレジスタ回路のフ
リップフロップＤ１〜Ｄ１２には、端子５からの共通の
スタートパルスが供給される。このスタートパルスによ
り全てのフリップフロップがリセットされる。

６で示す入力端子には、ＩＤコードを含む入力データが
供給され、この入力データがレジスタ７を介して直列−
並列変換回路８に供給される。直列−並列変化回路８か
らの１２ビット並列の出力信号がエクスクル−シブＯＲ
回路９に供給される。

エクスクル−シブＯＲ回路９の出力信号が並列−直列変
換回路１０に供給されると共に、自分の入力側に帰還さ
れる。従って、エクスクル−シブＯＲ回路９は、順次入
力されるワードの積算的なエクスクル−シブＯＲ出力を
形成する。

、レジスタ７には、端子５からのスタートパルスが供給
され、直列−並列変換回路８．エクスクルーシブＯＲ回
路９．並列−直列変換回路１０には、遅延回路１１によ
り１ビツト遅延されたスタートパルスが供給される。こ
の遅延回路１１によって、ブロックアドレスの１３ビツ
トの内の先頭の１ビツトが除外され、１２ビツトのデー
タに変換される。並列−直列変換回路１０からのシリア
ルデータとレジスタ７からの入力データとがスイッチ回
路３の２つの入力端子ａ、ｂに夫々供給される。

このスイッチ回路３の並列−直列変換回路１０と接続さ
れた一方の入力端子すには、前述のような１ブロック内
の２１ワードとＩＤコードとのエクスクル−シブＯＲ出
力であるコード信号ＩＤｍが供給される。スイッチ回路
３の出力端子Ｃには、入力データ中のＩＤコードの代わ
りにこのコード信号ＩＤｍが挿入されたシリアルデータ
が取り出される。

スイッチ回路３の出力信号が加算器Ａ５及びスイッチ回
路１２の入力端子ａに供給される。スイッチ回路１２の
入力端子すには、シフトレジスタ回路で生成されたＣＲ
Ｃコードが供給される。スイッチ回路１２の出力端子Ｃ
には、ＣＲＣコードが付加された出力データが発生し、
この出力データが出力端子１３に取り出される。

第２図は、上述の記録側の１０処理回路の動作を示すタ
イミングチャートである。第２図Ａは、入力端子６に供
給される記録データを示す。この入力データ中のＩＤコ
ードＩＤは、ＩＤコード発生回路（図示せず）により生
成されたものである。

例えばテープレコーダにおいて記録スタートパルスが発
生する毎にインクリメントするＩＤコードが生成される
。

制御パルスＣＰ１は、第２図Ｂに示すように、ＩＤコー
ドのタイミングでローレベルとなる。スイッチ回路３は
、制御パルスＣＰＩがハイレベルの時に入力端子ａ及び
出力端子Ｃが接続され、制御パルスＣＰＩがローレベル
の時に入力端子す及び出力端子Ｃが接続される。従って
、スイッチ回路３の出力端子Ｃには、第２図Ｃに示すよ
うに、元のＩＤコードの代わりにコード信号ＩＤｍが挿
入されたシリアルデータが発生する。

第２図りに示す制御パルスＣＰ２によりスイッチ回路１
２が制御され、この制御パルスＣＰ２がハイレベル時に
入力端子ａ及び出力端子Ｃが接続され、制御パルスＣＰ
２がローレベル時に入力端子す及び出力端子Ｃが接続さ
れる。従って、出力端子１３には、第２図Ｅに示すよう
に、１ブロックのアドレス信号、パリティデータ、デー
タ、コード信号ＩＤｍに対するＣＲＣコードが付加され
たシリアルデータが得られる。

Ｃ８再生側のＩＤ処理回路 第３図を参照して再生側のＩＤ処理回路について説明す
る。第３図において、２１で示す入力端子に再生データ
が供給され、ＣＲＣ検出回路２２によりエラー検出が各
ブロックに関してなされる。

ＣＲＣ検出回路２２には、端子２３から再生データと同
期したタイミング信号が供給される。ＣＲＣ検出回路２
２を介された再生データがエラー訂正デコーダ２４に供
給される。エラー訂正デコーダ２４は、１本のトラック
から再生されるデータ毎にエラー検出／エラー訂正動作
を行う。ＣＲＣ検出回路２２からのデータには、ＣＲＣ
検出で生成されたエラーフラグが含まれ、エラー訂正デ
コーダ２４は、このエラーフラグを参照してエラー訂正
を行う。

また、ＣＲＣ検出が正しくても、テープレコーダ間の互
換性の不充分さ等により生じる無関係な再生データが紛
れ込むことを防止するために、ＡＮＤゲート２６の出力
信号がハイレベルの場合にのみ、再生データが有効なデ
ータとして汲われる。

有効なデータがエラー訂正デコーダ２４の復号用メモリ
に書き込まれる。このＡＮＤゲート２６には、ＣＲＣ検
出回路２２からエラーの有無を示すエラーポインタＥＰ
と比較回路２７からの一致出力とが供給される。

ＣＲＣ検出回路２２からの再生データがエクスクル−シ
ブＯＲ回路２８に供給され、エクスクル−シブＯＲ回路
２８から再生ＩＤコードＰＩＤが発生する。即ち、エク
スクル−シブＯＲ回路２８は、帰還路を有し、１ブロッ
ク内のアドレス、パリティコード、データ、コード信号
ＩＤｍの排他的論理和出力を発生する。従って、若し、
エラーが無ければ、（ＩＤｍ■Ｐｍ＝　Ｉ　Ｄ〕の関係
により、エクスクル−シブＯＲ回路２８から正しいＩＤ
コードが発生する。この再生ＩＤコードＰＩＤが比較回
路２７及び基準ＩＤ設定回路２９に供給される。

比較回路２７は、再生ＩＤコードＰＩＤと基準ＩＤ設定
回路２９に格納されている基準ＩＤコードとの一致／不
一致を検出する。一致が検出された場合にハイレベルと
なる一致出力がＡＮＤゲート２６及び多数決論理回路３
０に供給される。多数決論理回路３０には、比較回路２
７から不一致の場合にハイレベルとなる比較出力も供給
され、例えば回転ヘッドの１回の走査の期間において、
一致出力（Ｓ）及び不一致出力（Ｅ）の個数が比較され
る。

基準ＩＤ設定回路２９では、１本のトラック中の２乃至
３カ所の再生ＩＤコードＰＤＩがサンプリングされ、こ
れらのサンプリングされた２乃至３個の再生ＩＤコード
ＰＤＩ同士の一致／不一致が検出される。このサンプリ
ングされる再生ＩＤコードをエラーポインタＥＰにより
、エラーが無いと判定されたものに限定しても良い。再
生ＩＤコード同士が一致し、且つ多数決論理回路３０の
判断が（ＳＥＥ）の場合には、ＩＤコードが変化したも
のと判断され、次のトラックの走査を開始する直前に基
準ＩＤコードが変更される。両者の条件が満足されない
場合には、基準ＩＤコードの変更がされない。基準ＩＤ
設定回路２９及び多数決論理回路３０には、端子３１が
ら回転ヘッドの走査と同期したタイミングパルスが供給
されている。

ｄ、変形例 上述の一実施例では、１ブロック内のデータのエクスク
ル−シブＯＲ出力により冗長コードを生成したが、エク
スクル−シブＯＲに代えてＣＲＣ演算等の他の符号化方
法を用いて冗長コードを生成しても良い。

また、ブロックごとに付加されるエラー検出符号として
は、ＣＲＣに限らず他の符号を用いても良い。更に、こ
の発明は、回転ヘッド型のディジタルテープレコーダに
限らず、固定ヘッド型のディジタルテープレコーダに対
しても適用することができる。

〔発明の効果〕

この発明では、識別信号のコード長を長くせずに、ブロ
ック内の他のデータから生成された冗長コードを利用し
て、一連の記録であることを示す識別信号が生成される
。従って、識別信号自体がエラー検出部力を備えており
、ＣＲＣコードのビット数を増す等のエラー検出能力の
向上を図らずとも、エラー検出能力が実質的に高くなり
、充分なビット数の識別信号を挿入できる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明の一実施例の動作説明のためのタイミングチャー
ト、第３図は再生側のＩＤ処理回路の一例のブロック図
、第４図はこの一実施例におけるｌブロックのデータ構
成を示す路線図、第５図は従来の記録パターンを示す路
線図、第６図は従来のデータ構成を示す路線図である。 図面における主要な符号の説明 ＤＩ、Ｄ２．、、、、Ｄｌ　２　：　ＣＲＣ発生回路を
構成するシフトレジスタ回路、３．１２：スイッチ回路
、６：記録データの入力端子、９：エクスクル−シブＯ
Ｒ回路、１３：出力端子。

Claims (2)

【特許請求の範囲】
1. （１）エラー検出符号によってエラー検出可能な１ブロ
   ック毎に対して一連の記録であることを示す識別信号を
   付加するディジタルデータ記録装置において、 上記１ブロックに含まれるデータからエラー検出用の冗
   長コードを生成する手段と、 上記識別信号と上記冗長コードとから所定の規則に基づ
   いてコード信号を生成する手段と を備え、上記コード信号を上記識別信号に代えて記録す
   るようにしたことを特徴とするディジタルデータ記録装
   置。
2. （２）特許請求の範囲第１項に記載のディジタルデータ
   記録装置において、上記所定の規則は、上記識別信号と
   上記冗長コードとの排他的論理和の演算を行うものであ
   ることを特徴とするディジタルデータ記録装置。