KR0178514B1

KR0178514B1 - 복호장치

Info

Publication number: KR0178514B1
Application number: KR1019900009120A
Authority: KR
Inventors: 다다시 후까미
Original assignee: 오가 노리오; 소니 가부시기가이샤
Priority date: 1989-07-29
Filing date: 1990-06-21
Publication date: 1999-04-01
Also published as: JPH0362624A; KR910003958A; CA2022024C; US5430741A; EP0411835A2; DE69019432T2; EP0411835A3; DE69019432D1; JP3153995B2; EP0411835B1; MY106736A; ES2072396T3; CA2022024A1

Abstract

본원 발명은 디지탈오디오신호, 디지탈비데오신호 등의 디지탈 정보 신호를 재생하는 디지탈신호 재생장치에 적용되는 복호장치에 관한 것으로서, 그 기술적 구성은, 매트릭스형으로 배열된 복수의 심볼에 관하여, 제1의 방향 및 제2의 방향으로 각각 정렬하는 복수의 상기 심볼마다 제1 및 제2 에러정정부호의 부호화가 행해지고, 상기 제1의 방향으로 전송된 입력데이타가 공급되는 복호장치에 있어서, 상기 입력데이터의 제1 및 제2의 에러정정부호에 의한 에러검출정정용의 버퍼메모리에의 기입과 상기 제1의 에러정정부호에 따른 에러검출이 병행하여 행해지고, 상기 에러 검출에서 발생한 포인터를 사용하여, 상기 버퍼메모리에 저장된 상기 입력데이터에 관하여, 상기 제1 및 제2의 에러정정부호의 에러정정이, 상기 제1의 에러정정부호에 따른 에러검출과 병행하여, 순차 행해지도록 한 것을 특징으로 하며, 복호의 반복 회수를 많게 할 수 있으며, 에러정정능력을 향상시키고, 소비전력 증대의 문제를 발생시키지 않는 복호장치에 관한 것이다.

Description

복호장치

제1도는 본원 발명을 적용할 수 있는 회전헤드형의 디지탈테이프레코더의 전체의 구성을 나타내는 블록도.

제2도는 디지탈테이프레코더의 테이프포맷을 나타내는 약선도.

제3도는 디지탈테이프레코더의 트랙포맷 및 블록포맷의 설명을 위한 약선도.

제4도는 디지탈테이프레코더의 에러정정부호의 설명을 위한 약선도.

제5도는 재생신호처리회로의 블록도.

제6도는 복호동작의 타이밍차트.

제7도는 복호동작의 설명을 위한 플로차트.

제8도는 적부호(積符號)의 에러정정동작의 설명을 위한 약선도.

* 도면의 주요부분에 대한 부호의 설명

1 : 드럼 2A,2B : 회전헤드

13 : 기록신호처리회로 18 : 재생신호처리회로

32 : 복조회로 36 : C1 신드롬 체크회로

40 : 버퍼 RAM 41 : 에러정정회로

본원 발명은 디지탈오디오신호, 디지탈비데오신호 등의 디지탈정보신호를 재생하는 디지탈신호재생장치에 적용되는 복호장치에 관한 것이다.

본원 발명은 다수의 심볼이 매트릭스 형태로 배열되어 있고, 제1 및 제2 에러정정부호가 제1방향 및 제2방향으로 각각 배열된 상기 다수의 심볼의 각각에 대해 부호화되어 있으며, 상기 제1방향으로 전송된 입력 데이터를 복호화하기 위한 복호장치로서, 입력 데이터와 에러 포인터 데이터를 위해 할당된 분리된 메모리 영역을 갖는 메모리 수단; 상기 메모리 수단의 상기 입력 데이터 영역으로 입력 데이터를 기입하는 수단; 상기 제1에러정정부호의 복호화에 기초하여 상기 메모리 수단으로 기입된 상기 입력 데이터의 에러를 검출하고, 상기 메모리 수단의 상기 입력 데이터 영역으로 상기 입력 데이터의 기입과 동시에 상기 제1에러정정부호의 에러 포인터 데이터를 생성하는 에러검출 수단; 상기 메모리의 상기 포인터 데이터 영역으로 상기 제1에러정정부호의 상기 에러 데이터를 기입하는 수단; 상기 메모리 수단의 각 메모리 영역으로 입력 데이터와 에러 포인터 데이터를 기입하기 위한 어드레스를 생성하는 어드레스 생성 수단; 및 상기 메모리 수단에 연결되어 있고, 상기 메모리 수단으로부터 독출된 입력 데이터와 에러 포인터 데이터를 수신하여, 상기 메모리 수단으로 기입된 상기 제1에러정정부호의 상기 에러 포인터 데이터를 이용하여 상기 메모리 수단으로 기입된 상기 입력 데이터에 대해 상기 제1 및 제2에러정정부호의 에러 정정을 순차적으로 실행하며, 상기 에러정정된 데이터와 상기 에러 포인터 데이터가 상기 어드레스 생성 수단에 의해 생성된 에러정정회로 어드레스에 따라 상기 메모리 수단으로 다시 기입되도록 하는 에러 정정 수단을 포함하며, 상기 입력 데이터는 두 개의 회전 헤드에 의해 테입에 기록된 재생되는 데이터이며, 상기 제1 및 제2에러정정부호는 타이밍 제어 유니트의 제어하에서 상기 회전 헤드의 회전 주기에 기초한 소정 주기 동안 복호화되고, 따라서 제1 회전 주기에서 상기 회전 헤드 중의 하나에 의해 재생된 입력 데이터는 상기 제1에러정정부호에 의해 복호되고, 다음 회전 주기에서 상기 제1 회전 주기에서 재생된 상기 입력 데이터는 상기 제2에러정정부호, 상기 제1에러정정부호 및 상기 제2에러정정부호에 의해 복호되며, 동시에 상기 다음 회전 주기에 재생된 입력 데이터는 상기 제1에러정정부호에 의해 병렬로 복호됨으로써, 소정의 시간내에 제1 및 제2의 에러정정부호의 복호 회수를 증가시킴으로써, 에러정정능력의 향상을 도모할 수 있다.

디지탈오디오신호(PCM 신호라 함)를 한쌍의 회전헤드에 의해 기록/재생하는 경우의 에러정정부호로서, 1개의 회전헤드에 의해 기록/재생되는 양의 PCM 신호를 매트릭스형으로 배치하고, 이 매트릭스 배치의 종방향으로 정렬하는 PCM 신호마다 제1의 에러정정부호(C1 부호라 함)의 부호화를 행하고, 매트릭스배치의 횡방향으로 정렬하는 PCM 신호마다 제2의 에러정정부호(C2 부호라 함)의 부호화를 행하는 것, 이른바 블록완결형의 적부호(積符號)가 사용되고 있다. 이 에러정정부호의 부호화가 이루어진 PCM 신호, 에러정정부호 C1 및 C2의 각 체크심볼이 종방향으로 정렬하는 것마다 기록/재생된다.

재생측에서는 버퍼메모리에 재생데이터를 기입하고 나서 C1 부호의 복호(C1 복호)가 행해지고, 다음에 C2 부호의 복호(C2 복호)가 행하여진다.

적부호에서는 C1 복호 및 C2 복호의 회수를 증가시킴으로써, 에러정정능력이 향상된다. 예를들면 제8도에 도시한 바와 같이, C1 부호(2심볼의 에러를 정정할 수 있음)의 계열과 C2 부호(2심볼의 에러를 정정할 수 있음)의 계열이 교차점이 정보심볼로 되어 있으며, ○ 및 ●의 16개의 교차점이 에러심볼의 에러패턴이라고 생각한다. 종래의 C1 복호와 C2 복호를 순차 행하는 에러정정방식에서는 ●로 표시한 7개의 에러심볼이 정정되고, ○로 표시한 9개의 에러심볼이 정정되지 않고 남는다. 그러나, C1 복호 및 C2 복호를 행한 후에, 다시 C1 복호 및 C2 복호를 재차 행하면, 모든 에러심볼을 정정할 수 있다.

이와 같이 복호회수가 많을수록 랜덤에러의 정정능력이 향상되는 데도 불구하고, C1 복호 및 C2 복호를 1회 밖에 행하고 있지 않은 것은 복호에 사용할 수 있는 시간이 제한되어 있기 때문이다. 복호를 행하는 프로세서의 동작클록의 주파수를 높임으로써, 처리속도를 올려서 복호를 위해 사용할 수 있는 시간을 길게하는 것을 생각할 수 있다. 그러나, 버퍼 메모리에의 액세스타임의 문제나 소비전력의 증가의 문제가 있고, 프로세서의 동작클록의 주파수를 높이는 것은 바람직한 해결방법은 아니다.

따라서, 본원 발명의 목적은 에러정정용의 프로세서의 처리속도를 특히 빠르게 하지 않아도 블록완결형의 적부호의 복호회수를 많게 할 수 있고, 에러정정능력이 향상된 복호장치를 제공하는데 있다.

본원 발명은 다수의 심볼이 매트릭스 형태로 배열되어 있고, 제1 및 제2 에러정정부호가 제1방향 및 제2방향으로 각각 배열된 상기 다수의 심볼의 각각에 대해 부호화되어 있으며, 상기 제1방향으로 전송된 입력 데이터를 복호화하기 위한 복호장치로서, 입력 데이터와 에러 포인터 데이터를 위해 할당된 분리된 메모리 영역을 갖는 메모리 수단; 상기 메모리 수단의 상기 입력 데이터 영역으로 입력 데이터를 기입하는 수단; 상기 제1에러정정부호의 복호화에 기초하여 상기 메모리 수단으로 기입된 상기 입력 데이터의 에러를 검출하고, 상기 메모리 수단의 상기 입력 데이터 영역으로 상기 입력 데이터의 기입과 동시에 상기 제1에러정정부호의 에러 포인터 데이터를 생성하는 에러검출수단; 상기 메모리의 상기 포인터 데이터 영역으로 상기 제1에러정정부호의 상기 에러 데이터를 기입하는 수단; 상기 메모리 수단의 각 메모리 영역으로 입력 데이터와 에러 포인터 데이터를 기입하기 위한 어드레스를 생성하는 어드레스 생성 수단; 및 상기 메모리 수단에 연결되어 있고, 상기 메모리 수단으로부터 독출된 입력 데이터와 에러 포인터 데이터를 수신하여, 상기 메모리 수단으로 기입된 상기 제1에러정정부호의 상기 에러 포인터 데이터를 이용하여 상기 메모리 수단으로 기입된 상기 입력 데이터에 대해 상기 제1 및 제2에러정정부호의 에러 정정을 순차적으로 실행하며, 상기 에러정정된 데이터와 상기 에러 포인터 데이터가 상기 어드레스 생성 수단에 의해 생성된 에러정정회로 어드레스에 따라 상기 메모리 수단으로 다시 기입되도록 하는 에러 정정 수단을 포함하며, 상기 입력 데이터는 두 개의 회전 헤드에 의해 테입에 기록된 재생되는 데이터이며, 상기 제1 및 제2에러정정부호는 타이밍 제어 유니트의 제어하에서 상기 회전 헤드의 회전 주기에 기초한 소정 주기 동안 복호화되고, 따라서 제1 회전 주기에서 상기 회전 헤드 중의 하나에 의해 재생된 입력 데이터는 상기 제1에러정정부호에 의해 복호되고, 다음 회전 주기에서 상기 제1회전 주기에서 재생된 상기 입력 데이터는 상기 제2에러정정부호, 상기 제1에러정정부호 및 상기 제2에러정정부호에 의해 복호되며, 동시에 상기 다음 회전 주기에 재생된 입력 데이터는 상기 제1에러정정부호에 의해 병렬로 복호되도록 한 것이다.

재생데이터가 버퍼메모리(40)의 데이터영역에 기입되는 것과 병행해서 C1 부호에 의한 에러검출이 이루어진다. 이 에러검출에서 발생한 포인터가 버퍼메모리(40)의 포인터영역에 기입된다. 에러정정회로(41)는 버퍼메모리(40)에 격납된 데이터와 포인터를 사용하여 C2 복호를 행한다. 다음에, 2회째의 C1 복호가 되고, 다시 2회째의 C2 복호가 이루어진다. 버퍼메모리(40)의 용량을 많이 함으로써, 재생데이터가 버퍼메모리(40)에 기입되고 난 후의 기간에 복호처리를 행할 수 있다. 따라서, (C1 복호→C2 복호→C1 복호→C2 복호)의 반복복호가 되고, 에러정정능력이 향상된다.

이하, 본원 발명을 회전헤드형의 디지탈테이프레코더(R-DAT 라 약칭함)에 적용한 일실시예에 대해 도면을 참조하여 설명한다.

a. 디지탈테이프레코더의 전체의 구성

제1도는 회전헤드식의 디지탈테이프레코더 이른바 R-DAT의 전체구성을 도시한다. (1)은 직경이 30mm이고, 2000rpm으로 회전되는 드럼이다. 드럼(1)에 180°의 각(角) 간격을 가지고 한쌍의 자기헤드(2A) 및 (2B)가 장착된다. 드럼(1)의 주면에 90°각도로 경사져 자기테이프(3)(일점쇄선으로 표시)가 감긴다. 자기테이프(3)는 테이프카세트의 릴허브(4A) 및 (4B) 사이에 걸쳐서, 캡스턴(5) 및 핀치롤러(6)에 의해 표준모드로 8.15(mm/sec)의 속도로 주행된다.

자기헤드(2A) 및 (2B)가 교대로 자기테이프(3)에 슬라이드접촉 함으로써, 제2도에 도시한 바와 같이 경사진 트랙(7A) 및 (7B)가 자기테이프(3)에 형성된다. 자기테이프(3)의 테이프폭 A는 3.81mm이다. 한쪽의 회전헤드(2A)의 자기갭은 트랙과 직교하는 방향에 대하여 +α 경사지고, 다른쪽의 회전헤드(2B)의 자기갭은 트랙과 직교하는 방향에 대하여 -α 경사져 있다. (α=20°)으로 되어 있다. 이 자기헤드(2A) 및 (2B)의 자기갭의 각도는 각각 + 방위각 및 - 방위각이라고 한다.

자기헤드(2A) 및 (2B)는 헤드전환스위치(8)에 의해 교대로 선택되고, 기록/재생스위치(9)의 단자 r로부터의 기록신호가 회전트랜스(도시하지 않음)을 통해서 자기헤드(2A) 및 (2B)에 공급되며, 자기헤드(2A) 및 (2B)의 각 재생신호가 회전트랜스(도시하지 않음)를 통해서 기록/재생스위치(9)의 단자 p에 추출된다.

입력단자(10)로부터의 아날로그오디오신호가 로패스필터(11)를 통해서 A/D 변환기(12)에 공급되고, (표준모드에서는 샘플링주파수 : 48KHz, 16비트 직선양자화)로써 디지탈오디오신호로 변환된다. A/D 변환기(12)로부터의 디지탈오디오신호가 기록신호처리회로(13)에 공급된다. 기록신호처리회로(13)에서는 디지탈오디오신호의 에러정정부호화 및 후술하는 바와 같은 기록데이터의 포맷에의 변환이 행하여진다. 이 경우, 기록되는 신호의 프리엠퍼시스의 온/오프, 샘플링 주파수, 양자화 비트수 등을 식별하는 ID 신호(PCM-ID)가 부가된다. 또, 기록되는 신호의 프로그램넘버, 타임코드 등의 서브코드 및 서브코드를 위한 ID 신호(서브코드ID)가 서브코드엔코더(도시하지 않음)에 의해 형성되어, 단자(14)로부터 기록신호처리회로(13)에 공급된다.

기록신호처리회로(13)로부터는 1트랙분씩의 시리얼의 기록데이터가 자기헤드(2A) 및 (2B)의 회전과 동기해서 발생한다. 기록데이터가 기록앰프(15) 및 기록/재생스위치(9)의 단자 r를 통해서 헤드전환스위치(8)에 공급된다. 헤드전환스위치(8)에 의해서 기록데이터가 자기헤드(2A) 및 (2B)에 교대로 공급된다.

자기헤드(2A) 및 (2B)에 의해 재생된 신호는 헤드전환스위치(8)와 기록/재생스위치(9)의 단자 p를 통해서 재생앰프(16)에 공급된다. 재생앰프(16)의 출력신호가 PLL(17)에 공급되고, PLL(17)에 있어서 재생신호와 동기한 클록이 추출된다. 재생신호는 재생신호처리회로(18)에 있어서 에러정정, 보간 등의 처리를 받고, 재생디지탈오디오신호가 D/A 변환기(19)에 공급된다. D/A 변환기(19)로 부터의 재생오디오신호가 로패스필터(20)를 통해서 출력단자(21)에 추출된다. 이와 동시에, 재생신호처리회로(18)에서는 서브코드 및 서브코드 ID가 분리되어 출력단자(22)에 추출된다. 출력단자(22)에는 서브코드디코더가 접속되고, 제어용의 데이터 등이 서브코드로 부터 형성된다.

헤드전환스위치(8) 및 기록/재생스위치(9)를 제어하기 위한 제어신호는 타이밍제어회로(23)에 의해 형성된다. 또, 타이밍제어회로(23)는 기록신호처리회로(13) 및 재생신호처리회로(18)가 각기 필요로 하는 클록신호, 타이밍신호를 발생한다.

b. 디지탈테이프레코더의 데이터구성

1개의 트랙에 기록되는 데이터의 전체를 1세그먼트라고 한다. 제3도a는 한쪽의 회전헤드에 의해 기록되는 1세그먼트의 데이터의 구성을 나타낸다. 기록데이터의 단위량을 1블록으로 할때, 1세그먼트에는 196블록의(7500μsec)의 데이터가 포함된다. 트랙의 단부에 상당하는 1세그먼트의 양단부에 각각 마진(11블록)이 설정된다. 이 마진에 각각 인접해서 서브코드 1 및 서브코드 2가 기록된다. 이 2개의 서브코드는 동일한 데이터이며, 2중 기록이 되어 있다. 서브코드는 프로그램넘버, 타임코드이다. 서브코드의 8블록의 기록영역의 양측에 PLL의 런·인구간(2블록) 및 포스트·앰블구간(1블록)이 배치되어 있다.

또, 데이터의 기록이 되지 않는 인터블록갭이 배설되고, 3블록의 인터블록갭에 끼워져서 ATF용의 파이롯신호가 5블록에 걸쳐서 기록되어 있다. 1세그먼트의 중앙부에 130블록의 길이의 영역내에서 2블록의 PLL의 런·인구간을 제외한 128블록의 길이의 영역에 기록처리가 된 PCM신호가 기록된다. 이 PCM신호는 회전헤드가 1/2 회전하는 시간(15ms)의 오디오신호와 대응하는 데이터이다.

이 PCM 신호는 L(좌측) 채널 및 R(우측)채널로 이루어지는 2채널 스테레오 PCM신호 및 에러검출/정정부호의 패리티데이터로 이루어진다. 제3도a에 도시된 1세그먼트가 1세그먼트 자기헤드에(2A)에 의해 기록/재생되는 경우, PCM 신호 기록영역의 좌측의 절반부에는 데이터 Le가 기록되고, 그 우측의 절반부에는 데이터 Ro가 기록된다. 데이터Le는 L채널의 우수번째의 데이터 및 이 데이터에 관한 패리티데이터로 이루어지며, 데이터Ro는 R채널의 기수번째의 데이터 및 이 데이터에 관한 패리티데이터로 이루어진다. 기수번 및 우수번은 인터리브블록의 최초로부터 센 순서이다.

다른쪽의 자기헤드에 의해 형성되는 트랙에는 상술한 한쪽의 트랙과 동일한 구성으로 1세그먼트의 데이터가 기록된다. 이 다른쪽의 트랙의 1세그먼트의 데이터중의 데이터 구간에는 그 좌측의 절반부에 데이터Re가 기록되고, 그 우측에는 절반부에 데이터Lo가 기록된다. 데이터Re는 R채널 우수번째의 데이터 및 이 데이터에 관한 패리티데이터로 이루어진다. 데이터Lo는 L채널의 기수번째의 데이터 및 이 데이터에 관한 패리티데이터로 이루어진다. 이와 같이 각 채널의 우수번째의 데이터 및 기수번째의 데이터를 인접하는 2개의 트랙에 나누어서 기록하는 동시에, 동일한 트랙에 L채널 및 R채널의 데이터를 기록하는 것은 드롯아웃 등에 의해, 동일 채널이 연속하는 데이터가 잘못되는 것을 방지하기 위해서이다.

제3도b는 PCM신호의 1블록의 데이터구성을 나타낸다. 1블록의 선두에 8비트(1심볼)의 블록동기신호가 부가되고, 다음에 8비트의 PCM-ID가 부가된다. PCM-ID 다음에 블록어드레스가 부가된다. 이 PCM-ID 및 블록어드레스의 2심볼(W1 및 W2)에 관해서 단순 패리티의 에러정정부호화의 처리가 행하여지고, 8비트의 패리티가 블록어드레스 다음에 부가된다. 블록어드레스는 제3도d에 도시한 바와 같이 최상위비트(MSB)를 제외한 7비트에 의해 구성되고, 이 최상위비트가 0이 됨으로써, PCM 블록이라는 것이 표시된다.

7비트의 블록어드레스가 (00)-(7F)(16진 표시)로 순차 변화한다. 블록어드레스의 하위 3비트가 (000),(010),(100),(110)의 각 블록에 기록되는 PCM-ID가 정해져 있다. 블록어드레스의 하위 3비트가 (001),(011),(101),(111)인 각 블록어드레스는 PCM-ID의 옵셔널코드가 기록 가능하게 되어 있다. PCM-ID 중에는 각기 2비트의 ID1-ID8과 4비트의 프레임어드레스가 포함되어 있다. ID1-ID7은 각각 식별정보가 정의되어 있다. 32개의 ID8에 의해 팩이 구성된다. 예를들면 ID1은 포맷 ID이며, 오디오용인지 다른 용도인지가 ID1에 의해 식별되고, ID2에 의해 프리엠퍼시스의 온/오프와 프리엠퍼시스의 특성이 식별되며, ID3에 의해 샘플링 주파수가 식별된다. 상술한 ID1-ID7과 프레임어드레스는 인터리브페어의 세그먼트이며 동일한 데이터가 된다.

제3도c는 서브코드의 1블록의 데이터구성을 나타낸다. 상술한 PCM블록과 같은 데이터구성이 된다. 제3도e에 도시한 바와 같이 서브코드블록의 심볼 W2의 최상위비트가 1이 되고, 서브코드블록이라는 것이 표시된다. 이 심볼 W2의 하위 4비트가 블록어드레스로 되고, 심볼 W1의 8비트와 심볼 W2 중의 MSB 및 블록어드레스를 제외한 3비트가 서브코드 ID로 되어 있다. 서브코드블록의 2심볼(W1 및 W2)에 관하여 단순 패리티의 에러정정부호화의 처리가 행하여지고, 8비트의 패리티가 부가된다.

서브코드 ID는 블록어드레스의 우수번째(블록어드레스의 LSB(최하위비트)가 0)에 기록되는 것과, 그 기수번째(블록어드레스의 LSB가 1)에 기록되는 것에서 상이한 데이터로 되어 있다. 서브코드 ID에는 재생방법을 지정하는 콘트롤ID, 타임코드 등이 포함되어 있다. 서브코드데이터는 PCM 데이터와 마찬가지로 리드솔로몬부호에 의한 에러정정부호의 처리를 받고 있다.

c. 디지탈테이프레코더의 에러정정부호

1세그멘트(1트랙)에 기록되는 128블록의 데이터마다 에러검출/정정 부호의 처리가 되어 있다. 제4도a는 한쪽의 자기헤드(2A)에 의해 기록되는 데이터의 부호 구성을 나타내며, 제4도b는 다른쪽의 자기헤드(2B)에 의해 기록되는 데이터의 부호 구성을 나타낸다. 양자화 비트수가 16비트의 PCM 신호는 상위의 8비트 및 하위의 8비트로 나누어지며, 8비트를 1심볼로 하여 에러검출/정정부호의 부호화가 된다.

1세그멘트에는 (128 x 32 = 4096심볼)의 데이터가 기록된다. 제4도a에 도시한 바와 같이 (L0, L2, ‥‥, L1438)의 심볼로 이루어지는 L채널의 우수번째의 데이터 Le와, (R1, R3, ‥‥, R1439)의 R채널의 기수번째의 데이터 Ro로 이루어지는 데이터의 2차원 배열의 수직방향 및 수평방향의 각각에 관하여 에러검출부호 C1 및 에러정정부호 C2의 부호화가 이루어진다. 수직방향의 28개의 심볼에는 (32, 28, 5) 리드솔로몬부호를 사용한 C1 부호의 부호화가 이루어진다. 이 C1 부호의 4심볼의 패리티데이터 P가 2차원 배열의 최후의 위치에 배치된다. 또, 수평방향의 52개의 심볼에 대하여 (32, 26, 7)리드솔로몬부호를 사용한 C2 부호의 부호화가 이루어진다. 이 C2 부호의 52심볼의 2심볼마다 26심볼에 대하여 이루어지고, 하나의 부호 계열에 관해서 6개의 심볼로 이루어지는 패리티데이터 Q가 발생한다. C2 부호의 계 12개의 심볼로 이루어지는 패리티데이터 Q가 2차원 배열의 중앙부에 배치된다. 수평방향으로 위치하는 다른 52개의 PCM 데이터의 심볼에 관해서도 같은 C2 부호의 부호화가 이루어지고, 그 패리티데이터 Q가 중앙부에 배치된다. C1 부호 및 C2 부호의 각 에러정정은 128개의 계열에 관하여 각기 행하여진다.

제4도b에 도시한 부호구성은 제4도a의 부호구성중의 L채널의 우수번째의 PCM신호를 R채널의 우수번째의 PCM 신호(R0, R2, ‥‥, R1438)에 의해서 치환하고, R채널의 기수번째의 PCM신호를 L채널의 기수번째의 PCM 신호(L1, L3, ‥‥, L1439)에 의해서 치환된 부호구성이다.

이들 부호구성에 있어서의 수직방향으로 늘어서는 32심볼에 대하여, 제3도b에 도시한 바와 같이 동기신호, PCM-ID, 블록어드레스 및 패리티가 부가됨으로써, 1개의 PCM블록이 구성된다.

d. 재생신호 처리회로

본원 발명은 상술한 회전헤드식의 디지탈테이프레코더의 재생신호 처리회로(18)에 있어서의 재생데이터의 에러정정처리에 적용된다. 제5도는 재생신호 처리회로(18)의 구성을 나타내며, (31)로 표시한 입력단자에 재생신호가 공급된다.

재생신호는 복조회로(32)에 공급되고, 1심볼 10비트가 1심볼 8비트로 복조된다. 자기테이프(3)에 데이터를 기록할 때에, 1심볼의 8비트는 저역성분을 가능한 한 감소시키기 위해서 10비트의 바람직한 패턴으로 변환되는 디지탈변조의 처리를 받고 있다. 복조회로(32)로 부터의 재생데이터는 데이터레지스터(33) 및 버퍼(34)를 통해서 1심볼마다 데이터버스에 공급된다.

복조회로(32)로부터의 재생데이터는 C1 신드롬(syndrome) 체크회로(36)에 공급되고, C1부호에 의한 검출이 이루어진다. C1 신드롬 체크회로(36)는 C1 부호의 각 계열마다 신드롬을 계산하여 에러가 있는지 여부를 신드롬에서 조사하는 것이므로, 에러정정은 행하지 않는 간단한 회로구성으로 되어 있다. C1 신드롬 체크회로(36)의 에러의 유무를 표시하는 체크 결과가 포인터생성회로(37)에 공급된다. 포인터생성회로(37)에서는 C1 부호의 128개의 계열마다 에러의 유무를 표시하는 C1 포인터를 발생한다. 이 C1 포인터가 데이터레지스터(33) 및 버퍼(34)를 통해서 데이터버스(35)에 공급된다. C1 부호의 계열의 방향과 데이터를 기록/재생되는 데이터의 배열방향이 일치하고 있으므로, C1 신드롬 체크회로(36)에 의한 에러검출동작은 재생데이터를 버퍼 RAM(40)에 기입하는 것과 병렬적, 다중으로 이루어진다.

데이터버스(35)에는 버퍼 RAM(40) 및 에러정정회로(41)가 결합되어 있다. 데이터버스(35)로부터 버퍼 RAM(40)에 재생데이터가 입력되고, 에러정정회로(41)에 있어서 버퍼 RAM(40)에 축적되어 있는 데이터가 리드솔로몬부호에 의해 에러정정의 처리를 받는다. 버퍼 RAM(40)은 재생데이터에 할당된 메모리영역과, 포인터에 할당된 메모리영역을 가지고 있다. 에러정정된 PCM 신호와 포인터는 보간회로(42)에 공급되고, 정정할 수 없는 에러가 보간되어서 출력단자(43)에 재생 PCM 신호가 추출된다. 이 재생 PCM 신호가 D/A 변환기(19)(제1도 참조)에 공급된다. 또, 서브코드는 서브코드디코더(도시하지 않음)에 의해 에러정정 등의 처리를 받고, 서브코드의 출력단자에 추출된다. 보간회로(42)는 에러정정처리가 된 PCM 신호중에서 포인터로 특정되는 에러정정할 수 없는 PCM 신호의 워드에 대하여 평균치 보간, 전치(前値)홀드 등을 행한다.

또, 복조회로(32)와 관련하여 블록어드레스검출회로(38)가 배설되어 있다. 블록어드레스검출회로(38)에 의해서 재생블록 어드레스가 판독된다. 재생블록어드레스가 어드레스생성회로(39)에 공급된다. 어드레스생성회로(39)에 의해 발생한 재생어드레스가 버퍼 RAM(40)의 어드레스신호가 된다. 재생블록어드레스는 1세그멘트의 (32심볼 x 128블록)(제4도 참조)의 재생데이터를 제1번째의 블록에서 제128번째의 블록까지 순번으로 블록마다 기입하기 위한 어드레스이다.

어드레스생성회로(39)에 의해 ECC(에러정정회로)용의 어드레스도 또 생성된다. 이 ECC용 어드레스가 버퍼 RAM(40)에 공급된다. ECC용 어드레스는 C1 복호 및 C2 복호의 각각을 위해서 데이터를 버퍼 RAM(40)으로부터 독출하기 위한 어드레스와 에러정정 후의 데이터 및 포인터를 버퍼 RAM(40)에 기입하기 위한 어드레스이다.

재생신호처리회로에는 도시하지 않으나, 재생데이터중의 PCM-ID에서 프레임어드레스를 검출하기 위한 프레임어드레스 검출회로, 검출된 프레임어드레스가 올바른지 여부를 판정하는 프레임어드레스 판정회로, 보간회로(42)를 제어하기 위한 보간콘트롤회로 등이 배설되어 있다.

e. 복호동작

상술한 바와 같이, 복조된 재생데이터를 버퍼RAM(40)에 기입하는 것과 병행하여, C1신드롬체크회로(36) 및 포인터생성회로(37)에 의해 C1 포인터를 생성하고 있다. 이 C1 포인터의 생성을 제1회째의 C1 복호로 하고, 다음에 1회째의 C2 복호를 행하고, 다시 2회째의 C1 복호를 행하고, 또 다시 2회째의 C2 복호를 에러정정회로(41)에 의해 행할 수 있다.

제6도는 이 일실시예의 복호동작의 타이밍차트이다. 제6도a는 회전헤드(2A) 및 (2B)의 회전과 동기한 기준펄스 DREF이다. 회전헤드(2A), (2B)의 회전수는 2000rpm이므로, 기준펄스 DREF의 주기가 30ms이며, 그 로레벨의 15ms의 기간에 회전헤드(2A)가 자기테이프(3)로부터 데이터를 재생하고, 그 하이레벨의 15ms의 기간에 회전헤드(2B)가 자기테이프(3)로부터 데이터를 재생한다. 따라서, 제6도b에 도시한 바와 같은 RF 신호(A는 회전헤드(2A)의 출력을 의미하고, B는 회전헤드(2B)의 출력을 의미함)가 얻어진다. 제6도b에서는 각 트랙으로부터의 재생신호와 대응하여 RF신호의 각각에 번호가 붙여져 있다. 상술한 바와 같이, RF신호의 타이밍(제6도c)과 동시에 제1회째의 C1 복호가 행하여진다.

버퍼RAM(40)의 데이터영역의 내용의 변화가 제6도e에 도시되고, 그 포인터영역의 내용의 변화가 제6도f에 도시되어 있다. 15ms의 기간의 재생데이터를 기억하기 위해서는 32k 비트의 메모리용량이 필요하며, 데이터영역으로서 (32 x 6 = 192k 비트)의 메모리용량이 준비되어 있다. 포인터영역 및 서브코드의 버퍼로서 (8 x 8 = 64k 비트)의 메모리용량이 준비되어 있다.

재생데이터는 버퍼 RAM(40)의 데이터영역에 순차 기입된다. 트랙 1에서 트랙 6까지의 재생데이터가 각 32k 비트의 영역에 순차 기입되고, 트랙 7의 재생데이터는 트랙 1의 재생데이터와 동일영역에 기입된다. 예를들면 트랙 3의 재생데이터의 처리에 주목하면, 재생데이터가 얻어지는 타이밍으로 C1 복호가 행하여진다. 트랙 3의 C1 포인터가 기입되는 포인터영역에는 제6도f에 도시한 바와 같이 앞의 회전주기에서 미리 NG(NG는 미갱신을 의미함)포인터가 세트된다. 최초의 C1복호에서 발생한 C1 포인터가 재생데이터가 데이터영역에 기입되는 타이밍으로 포인터영역에 기입된다.

다음에 트랙 5 및 6의 재생 RF신호가 얻어지는 회전주기에서 제6도d에 도시한 바와 같이, C2 복호와 2회째의 C1 복호와 2회째의 C2 복호가 트랙 3의 재생데이터에 관해서 이루어진다. 이 복호처리는 에러정정회로(41)에 의해 이루어지고, 복호처리가 종료된 시점에서 데이터영역에는 *를 붙여 표시하는 복호가 끝난 데이터가 격납되어 있다. 한편, 포인터영역에는 상술한 복호처리에서 생성된 C1 포인터 및 C2 포인터가 격납되어 있다.

이 예에서는 2트랙으로 완결되는 인터리브가 되고 있으므로, 트랙3의 재생데이터의 복호가 종료되고, 다음에 마찬가지로 하여 트랙4의 재생데이터의 복호가 끝나고 나서, T2로 표시하는 기간에 트랙3 및 4의 복호 후의 데이터가 출력된다. T1은 트랙1 및 2의 복호 후의 데이터가 출력되는 기간이다. 이 경우, (3),(4)와 괄호 안의 숫자로 표시한 바와 같이, 포인터영역의 포인터(3, C1-C2) 및 (4, C1-C2)와 함께 출력된다. 최초의 C2 복호, 2회째의 C1 복호 및 2회째의 C2 복호에 허용되고 있는 시간은 15ms이다. 최초의 C1 복호를 RF신호의 타이밍으로 행하고 있으며, 버퍼 RAM(40)의 데이터영역에의 기입이 종료된 후의 회전주기로 남은 3단계의 복호를 행하므로, 이 시간내에 복호처리를 종료시키는 것은 에러정정회로(41)의 처리속도를 종래에 비해 빨리하지 않아도 가능하다.

종래에는 RF신호가 얻어지는 15ms의 시간내에 이 RF신호에 대한 복호를 행하고 있기 때문에, C1 복호 및 C2 복호를 각 1회 밖에 행할 수 없었던 것이다.

복호 동작은 예를들면 다음과 같이 순차적으로 행하여지며, 이 복호동작이 제7도의 플로차트에 도시되어 있다.

① 버퍼 RAM(40)의 포인터 영역에 NG의 C1 포인터 예를들면 (91)H (H : 16진수를 의미함)가 세트된다.

② 1회째의 C1 복호

포인터생성회로(37)에서 에러가 없을 때 생성된 C1 포인터(00)H 또는 에러가 있을 때 생성된 C1 포인터(FF)H에 NG포인터가 재기입된다.

③ 이 C1 포인터가 버퍼 RAM의 포인터영역에서 독출되고, 또 이레이저정정에 필요한 상수가 계산된다(제7도의 스텝51).

④ 1회째의 C2 복호

제7도중 스텝(52),(53)에서 2중 에러의 정정이 되고, 정정동작에 따라 스텝(54),(55),(56),(57)의 C2 복호시의 스텝에서 하기에 표시한 바와 같이 C2 포인터(C2P)가 생성되고, 이 C2 포인터(C2P)가 버퍼 RAM(40)의 포인터영역에 기입된다.

에러 없음 : C2P = (00)H

1 에러정정 : C2P = (04)H

2 에러정정 : C2P = (08)H

3 이레이저정정 : C2P = (0C)H

4 이레이저정정 : C2P = (10)H

5 이레이저정정 : C2P = (14)H

2 이레이저정정

및 1 에러정정 : C2P = (2C)H

3 이레이저정정

및 1 에러정정 : C2P = (30)H

정정 불능 : C2P = (1D)H

잘못된 정정검출: C2P = (1F)H

⑤ 2회째의 C1 복호

제7도중 스텝(52),(53)에서 2중 에러의 정정이 되고, 정정동작에 따라 스텝(54),(55),(56),(57)의 C1 복호시의 스텝에서 하기와 같이 C1 포인터(C1P)가 생성되고, 이 C1 포인터(C1P)가 버퍼 RAM(40)의 포인터영역에 기입된다.

에러 없음 : C1P = (91)H일 때는

C1P = (81)H로 한다.

C1P ≠ (91)H일 때는

C1P = (80)H로 한다.

1 에러정정 : C1P = (91)H일 때는

C1P = (85)H로 한다.

C1P ≠ (91)H일 때는

C1P = (84)H로 한다.

2 에러정정 : C1P = (89)H

3 이레이저정정 : C1P = (8D)H

2 이레이저정정

및 1 에러정정 : C1P = (AD)H

정정 불능 : C1P = (91)H

잘못된 정정검출: C1P = (93)H

⑥ 2회째의 C2 복호

제7도중 스텝(52),(53)에서 2중 에러의 정정이 되고, 정정동작에 따라 스텝(54),(55),(56),(57)의 C2 복호시의 스텝에서 하기와 같이 C2 포인터(C2P)가 생성되며, 이 C2 포인터(C2P)가 버퍼 RAM(40)의 포인터영역에 기입된다.

에러 없음 : C2P = (40)H

1 에러정정 : C2P = (44)H

2 에러정정 : C2P = (48)H

3 이레이저정정 : C2P = (4C)H

4 이레이저정정 : C2P = (50)H

5 이레이저정정 : C2P = (54)H

6 이레이저정정 : C2P = (58)H

2 이레이저정정

및 1 에러정정 : C2P = (6C)H

3 이레이저정정

및 1 에러정정 : C2P = (70)H

4 이레이저정정

및 1 에러정정 : C2P = (74)H

정정 불능 : C2P = (59)H

잘못된 정정검출: C2P = (5B)H

C1 포인터(C1P) 및 C2 포인터(C2P)가 복호데이터와 함께 보간회로(42)에 출력되고, 이들 포인터정보에 의거하여 보간동작이 행하여진다.

C1 포인터 및 C2 포인터의 각 최하위비트가 에러의 유무를 표시하는 정보를 가지고 있다. 1의 최하위비트는 에러를 의미하고, 0의 최하위비트는 에러없음을 의미한다. C1 포인터 및 C2 포인터로서 8비트의 코드를 사용하고 있는 것은 포인터의 상위비트에 의해 에러의 상태, 정정처리의 상태를 모니터하는 것을 가능하게 하기 위해 예를들면 테이프주행계를 검사하기 위해서이다.

본 실시예에서는 버퍼 RAM의 C1 포인터에 할당된 포인터영역에 미리 데이터가 미갱신이라는 것을 표시하는 NG 포인터를 세트하고, 1회째의 C1 복호의 결과에 따라 C1 포인터를 재기입하고 있다. 따라서, 1회째의 C2 복호 이후에 있어서 C1 포인터를 독출함으로써 데이터가 미갱신이라는 것을 즉시 알 수 있다.

버퍼 RAM(40)이 갱신되지 않고, 낡은 데이터가 부분적으로 또는 전부 남아 있으면, 잘못된 정정동작(잘못된 동작)이 되고, 이상음이 발생될 염려가 있다. 그러나, 이 실시예에서는 버퍼 RAM의 데이터가 미갱신이라는 것을 확실하게 검출할 수 있으므로, 잘못된 정정의 가능성을 적게할 수 있다. 또 복호 후의 데이터를 버퍼 RAM으로부터 독출한 후에, 버퍼 RAM의 내용을 랜덤계열(예를들면 M계열)에서 부수는 방법과 비교하여, 본 실시예의 방법은 랜덤계열발생회로를 필요로 하지 않으며, 또 복호의 최초부터 버퍼 RAM에 격납되어 있는 데이터가 미갱신인지 여부를 알 수 있으며, 잘못된 정정의 가능성을 저감할 수 있는 이점이 있다.

상술한 실시예에서는 R-DAT의 재생신호의 처리에 대하여 본원 발명을 적용한 것이나, 광디스크 등의 다른 기록매체의 재생신호의 복호에 대해서도 마찬가지로 적용할 수 있다.

본원 발명은 적부호의 종방향 및 횡방향에 관한 C1 부호의 복호 및 C2 부호의 복호의 반복 회수를 많게 할 수 있으며, 에러정정능력을 향상시킬 수 있다. 또, 본원 발명은 에러정정용의 프로세서의 동작클록의 주파수를 높여서 처리속도를 올리는 것과는 달리, 소비전력의 증대의 문제를 발생시키지 않는 이점이 있다.

Claims

다수의 심볼이 매트릭스 형태로 배열되어 있고, 제1 및 제2 에러정정부호가 제1방향 및 제2방향으로 각각 배열된 상기 다수의 심볼의 각각에 대해 부호화되어 있으며, 상기 제1방향으로 전송된 입력 데이터를 복호화하기 위한 복호장치로서, 입력 데이터와 에러 포인터 데이터를 위해 할당된 분리된 메모리 영역을 갖는 메모리 수단; 상기 메모리 수단의 상기 입력 데이터 영역으로 입력 데이터를 기입하는 수단 ; 상기 제1에러정정부호의 복호화에 기초하여 상기 메모리 수단으로 기입된 상기 입력 데이터의 에러를 검출하고, 상기 메모리 수단의 상기 입력 데이터 영역으로 상기 입력 데이터의 기입과 동시에 상기 제1에러정정부호의 에러 포인터 데이터를 생성하는 에러검출 수단; 상기 메모리의 상기 포인터 데이터 영역으로 상기 제1에러정정부호의 상기 에러 데이터를 기입하는 수단; 상기 메모리 수단의 각 메모리 영역으로 입력 데이터와 에러 포인터 데이터를 기입하기 위한 어드레스를 생성하는 어드레스 생성 수단; 및 상기 메모리 수단에 연결되어 있고, 상기 메모리 수단으로부터 독출된 입력 데이터와 에러 포인터 데이터를 수신하여, 상기 메모리 수단으로 기입된 상기 제1에러정정부호의 상기 에러 포인터 데이터를 이용하여 상기 메모리 수단으로 기입된 상기 입력 데이터에 대해 상기 제1 및 제2에러정정부호의 에러 정정을 순차적으로 실행하며, 상기 에러정정된 데이터와 상기 에러 포인터 데이터가 상기 어드레스 생성 수단에 의해 생성된 에러정정회로 어드레스에 따라 상기 메모리 수단으로 다시 기입되도록 하는 에러 정정 수단을 포함하며, 상기 입력 데이터는 두 개의 회전 헤드에 의해 테입에 기록된 재생되는 데이터이며, 상기 제1 및 제2에러정정부호는 타이밍 제어 유니트의 제어하에서 상기 회전 헤드의 회전 주기에 기초한 소정 주기 동안 복호화되고, 따라서 제1회전 주기에서 상기 회전 헤드 중의 하나에 의해 재생된 입력 데이터는 상기 제1에러정정부호에 의해 복호되고, 다음 회전 주기에서 상기 제1회전 주기에서 재생된 상기 입력 데이터는 상기 제2에러정정부호, 상기 제1에러정정부호 및 상기 제2에러정정부호에 의해 복호되며, 동시에 상기 다음 회전 주기에 재생된 입력 데이터는 상기 제1에러정정부호에 의해 병렬로 복호되는 복호장치.