JPH0362624A - 復号装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルオーディオ信号、ディジタルビ
デオ信号等のディジタル情報信号を再生するディジタル
信号再生装置に通用される復号装置に関する。

〔発明の概要〕

この発明は、マトリックス状に配列された複数のシンボ
ルに関して、第１の方向及び第２の方向に夫々整列する
複数のシンボル毎に第１及び第２のエラー訂正符号の符
号化がされ、第１の方向に伝送された入力データが供給
される復号装置において、 入力データのバッファメモリへの書き込みと第１のエラ
ー訂正符号に基づくエラー検出とが並行してなされ、エ
ラー検出で発生したボインクを用いて、バッファメモリ
に貯えられた入力データに関して、第１及び第２のエラ
ー訂正符号のエラー訂正が順次行われることにより、 所定の時間内で第１及び第２のエラー訂正符号の復号回
数を増やすことで、エラー訂正能力の向上を図ることが
できる。

〔従来の技術〕

ディジタルオーディオ信号（ＰＣＭ信号と称する）を一
対の回転ヘッドにより記録／再生する場合のエラー訂正
符号として、１個の回転ヘッドにより記録／再生される
量のＰＣＭ信号をマトリックス状に配置し、このマトリ
ックス配置の縦方向に整列するＰＣＭ信号毎に第１のエ
ラー訂正符号（Ｃ１符号と称する）の符号化を行い、マ
トリックス配置の横方向に整列するＰＣＭ信号毎に第２
のエラー訂正符号（Ｃ２符号と称する）の符号化を行う
もの、所謂ブロック完結形の積符号が用いられている。

このエラー訂正符号の符号化がされたＰＣＭ信号、エラ
ー訂正符号Ｃ１及びＣ２の夫々のチエツクシンボルが縦
方向に整列するもの毎に記録／再生される。

再生側では、バッファメモリに再生データを書き込んで
から、Ｃ１符号の復号（Ｃ１復号）が行われ、次にＣ２
符号の復号（Ｃ２復号）が行われる。

〔発明が解決しようとする課題〕

積符号では、Ｃ１復号及びＣ２復号の回数を増やすこと
により、エラー訂正能力が向上する。例えば第８図に示
すように、Ｃ１符号（２シンボルのエラーを訂正できる
）の系列とＣ２符号（２シンボルのエラーを訂正できる
）の系列とが交点が情報シンボルとされており、○及び
・の１６個の交点がエラーシンボルのエラーパターンを
考える。

従来のＣ１復号とＣ２復号とを順次行うエラー訂正方式
では、・で示す７個のエラーシンボルが訂正され、○で
示す９個のエラーシンボルが訂正されずに残る。しかし
、Ｃ１復号及びＣ２復号を行った後に、更に、Ｃ１復号
及びＣ２復号を再度行うと、全てのエラーシンボルを訂
正することができる。

このように復号回数が多いほど、ランダムエラーの訂正
能力が向上するにもかかわらず、Ｃ１復号及びＣ２復号
を１回しか行っていないのは、復号に使用できる時間が
制限されているためである。

復号を行うプロセッサの動作クロックの周波数を高くす
ることで、処理速度を上げて、復号のために使用できる
時間を長くすることが考えられる。

しかし、バッファメモリへのアクセスタイムの問題や、
消費電力の増加の問題があり、プロセッサの動作クロッ
クの周波数を高くすることは、好ましい解決方法ではな
い。

従って、この発明の目的は、エラー訂正用のプロセッサ
の処理速度を特に速くしなくても、ブロック完結形の積
符号の復号回数を多くすることができ、エラー訂正能力
が向上された復号装置を提供することにある。

〔課題を解決するための手段〕

この発明は、マトリックス状に配列された複数のシンボ
ルに関して、第１の方向及び第２の方向に夫々整列する
複数の上記シンボル毎に第１及び第２のエラー訂正符号
（Ｃ１符号及びＣ２符号）の符号化がされ、第１の方向
に伝送された入力データが供給される復号装置において
、 入力データのバッファメモリ４０への書き込みと第１の
エラー訂正符号Ｃ１に基づくエラー検出とが並行してな
され、 エラー検出で発生したポインタを用いて、バッファメモ
リ４０に貯えられた入力データに関して、第１及び第２
のエラー訂正符号（ＣＩ符号及びＣ２符号）のエラー訂
正が順次行われるようにしたものである。

〔作用］ 再生データがバッファメモリ４０のデータ領域に書き込
まれるのと並行してＣ１符号によるエラー検出がなされ
る。このエラー検出で発生したポインタがバッファメモ
リ４０のポインタ領域に書き込まれる。エラー訂正回路
４１は、バッファメモリ４０に格納されたデータとポイ
ンタとを使用してＣ２復号を行う。次に、２回目のＣ１
復号がされ、更に、２回目のＣ２復号がなされる。バッ
ファメモリ４０の容量を多くすることで、再生データが
バッファメモリ４０に書き込まれてから後の期間で復号
処理を行うことができる。従って、（Ｃ１復号→Ｃ２復
号→Ｃ１復号→Ｃ２復号）の繰り返し復号がなされ、エ
ラー訂正能力が向上する。

〔実施例〕

以下、この発明を回転ヘッド型のディジタルテープレコ
ーダ（Ｒ−ＤＡＴと略称される）に適用した一実施例に
ついて図面を参照して説明する。

この一実施例の説明は、下記の順序に従ってなされる。

ａ、ディジタルテープレコーダの全体の構成す、ディジ
タルテープレコーダのデータ構成Ｃ，ディジタルテープ
レコーダのエラー訂正符号ｄ、再生信号処理回路 ｅ、復号動作 ａ、ディジタルテープレコーダの全体の構成第１図は、
回転ヘッド式のディジタルテープレコーダ所謂Ｒ−ＤＡ
Ｔの全体の構成を示す。１は、直径が３Ｏｎ＋ｍで２０
００ｒｐｍで回転されるドラムである。ドラムｌに１８
０°の角間隔でもって一対の磁気ヘッド２Ａ及び２Ｂが
取り付けられる。

ドラム１の周面に９０”　の巻き付は角で斜めに磁気テ
ープ３（−点鎖線で示される）が巻き付けられる。磁気
テープ３は、テープカセットのリールハブ４Ａ及び４Ｂ
間にかけわたされ、キャプスタン５及びピンチローラ６
により、標準モードで８６１５　（ｍｍ／ｓｅｃ　）の
速度で走行される。

磁気ヘッド２Ａ及び２Ｂが交互に磁気テープ３に摺接す
ることにより、第２図に示すように傾斜したトラック７
Ａ及び７Ｂが磁気テープ３に形成される。磁気テープ３
のテープ幅Ａは、３．８１＋ｎｍである。一方の回転ヘ
ッド２Ａの磁気ギャップは、トラックと直交する方向に
対して＋α傾けられ、他方の回転ヘッド２Ｂの磁気ギャ
ップは、トラックと直交する方向に対して一α傾けられ
ている。

（α＝２０°　）とされている。この磁気ヘッド２Ａ及
び２Ｂの磁気ギャップの角度は、夫々中アジマス及び〜
アジマスと称される。

磁気へラド２Ａ及び２Ｂは、ヘッド切り替えスイッチ８
により交互に選択され、記録／再生スイッチ９の端子ｒ
からの記録信号が回転トランス（図示せず）を介して磁
気ヘッド２Ａ及び２Ｂに供給され、磁気ヘッド２Ａ及び
２Ｂの夫々の再生信号が回転トランス（図示せず）を介
して記録／再生スイッチ９の端子Ｐに取り出される。

入力端子１０からのアナログオーディオ信号がローパス
フィルタ１１を介してＡ／Ｄ変換器１２に供給され、（
標準モードでは、サンプリング周波数：４８ＫＦｌｚ、
１６ビツト直線量子化）でもってディジタルオーディオ
信号に変換される。Ａ／Ｄ変換器１２からのディジタル
オーディオ信号が記録信号処理回路１３に供給される。

記録信号処理回路１３では、ディジタルオーディオ信号
のエラー訂正符号化及び後述するような記録データのフ
ォーマットへの変換が行われる。この場合、記録される
信号のプリエンファシスのオン／オフ、サンプリング周
波数、量子化ビット数等を識別するＩＤ信号（ＰＣＭ−
ＩＤ）が付加される。また、記録される信号のプログラ
ムナンバー、タイムコード等のサブコード及びサブコー
ドのためのＩＤ信号（サブコードＩＤ）がサブコードエ
ンコーダ（図示せず）により、形成され、端子１４から
記録信号処理回路１３に供給される。

記録信号処理回路１３からは、１トラック分ずつのシリ
アルの記録データが磁気へ・ラド２Ａ及び２Ｂの回転と
同期して発生する。記録データが記録アンプ１５及び記
録／再生スイッチ９の端子ｒを通じてヘッド切り替えス
イッチ８に供給される。

ヘッド切り替えスイッチ８によって、記録データが磁気
ヘッド２Ａ及び２Ｂに交互に供給される。

磁気ヘッド２Ａ及び２Ｂにより再生された信号は、ヘッ
ド切り替えスイッチ８と記録／再生スイッチ９の端子ｐ
とを通じて再生アンプ１６に供給される。再生アンプ１
６の出力信号がＰＬＬ　Ｌ　７に供給され、ＰＬＬ１７
において、再生信号と同期したクロックが抽出される。

再生信号は、再生信号処理回路１８において、エラー訂
正、補間等の処理を受け、再生ディジタルオーディオ信
号がＤ／Ａ変換器１９に供給される。Ｄ／Ａ変換器１９
からの再生オーディオ信号がローパスフィルタ２０を介
して出力端子２１に取り出される。これと共に、再生信
号処理回路１８では、ザブコード及びサブコードＩＤが
分離され、出力端子２２に取り出される。出力端子２２
には、サブコードデコーダが接続され、制御用のデータ
等がサブコードから形成される。

ヘッド切り替えスイッチ８及び記録／再生切り替えスイ
ッチ９を制御するための制御信号は、り・ｆミング制御
回路２３により形成される。また、タイ〔ング制御回路
２３は、記録信ぢ処理回路１３及び再生信号処理回路１
８の夫々が必要とするクロンク信号、タイミング信号を
発生する。

ｂ、ディジタルテープレコーダのデータ構成−木のトう
・ンクに記録されるデータの全体が１セグメントと称さ
れる。第３図Ａは、一方の回転ヘッドにより記録される
ｌセグメントのデータの構成を示す。記録データの単位
量を１ブロツクとする時に、ｌセグメントには、１９６
ブロツクの（７５００μ３ｅｃ　）のデータが含まれる
。トラックの端部に相当する１セグメントの両端部の夫
々にマージン（１１ブロツク）が設けられる。このマー
ジンの夫々６ご隣接してザブコード１及びサブコード２
が記録される。この２つのサブコードは、同一のデータ
であって、二重記録がなされている。

サブコードは、プログラムナンバー、タイムコードであ
る。勺ブコードの８ブロツクの記録領域の両側にＰＬＩ
、のラン・イン区間（２ブロツク）及びボスト・アンプ
ル区間（１ブロツク）が配されている。

また、データの記録がなされないインター・ブロック・
ギャップが設けられ、３ブロツクのインター・ブロック
・ギャップに挟まれ、Ａ、ＴＦ用のパイロット信号が５
ブロツクにわたって記録されている。１セグメントの中
央部の１３０ブロンクの長さの領域内で、２ブロツクの
ＰＬＬのラン・イン区間を除く１２８ブロツクの長さの
領域に記録処理がなされたＰＣＭ信号が記録される。こ
のＰＣＭ信号は、回転ヘッドが２回転する時間（１５ｍ
ｓ）のオーディオ信号と対応するデータである。

このＰＣＭ信号は、Ｌ（左）チャンネル及びＲ（右）チ
ャンネルからなる２チャンネルステレオＰＣＭ信号及び
エラー検出／訂正符号のパリティデータからなる。第３
図Ａに示される１セグメントが磁気ヘッド２Ａにより記
録／再生される場合、ＰＣＭ信号記録領域の左側の半部
には、データＬｅが記録され、その右側の半部には、デ
ータＲ。

が記録される。データＬｅは、Ｌチャンネルの偶数番目
のデータ及びこのデータに関してのパリティデータから
なり、データＲｏは、Ｒチャンネルの奇数番目のデータ
及びこのデータに関してのパリティデータからなる。奇
数番及び偶数番は、インターリーブブロックの最初から
数えた順番である。

他方の磁気ヘッドにより形成されるトラックには、上述
の一方のｌ・ラックと同一の構成で１セグメント・のデ
ータが記録される。この他方のトラックの１セグメント
のデータ中のデータ区間には、その左側の半部にデータ
Ｒｅが記録され、その右側の半部にデータＬｏが記録さ
れる。データＲｅは、Ｒチャンネルの偶数番目のデータ
及びこのデータに関してのパリティデータからなる。デ
ータＬｏは、Ｌチャンネルの奇数番目のデータ及びこの
データに関してのパリティデータからなる。このように
、各チャンネルの偶数番目のデータ及び奇数番目のデー
タを隣接する２本のトラックに分けて記録すると共に、
同一のトラックに１、チャンネル及びＲチャンネルのデ
ータを記録するのは、ドロップアウト等により、同一の
チャンネルの連続するデータが誤ることを防止するため
である。

第３図Ｂは、ＰＣＭ信号の１ブロツクのデータ構成を示
す。１ブロツクの先頭に８ビツト（１シンボル）のブロ
ック同期信号が付加され、次に８ピッｌ−のＰＣＭ−Ｉ
Ｄが付加される。ＰＣＭ−ＩＤの次に、ブロックアドレ
スが付加される。このＰＣＭ−Ｉ　Ｄ及びブロックアド
レスの２シンボル（Ｗｌ及びＷ２）に関して、単純パリ
ティのエラー訂正符号化の処理が行われ、８ビツトのパ
リティがブロックアドレスの次に付加される。プロック
アドレスは、第３図りに示すように、最上位ピッ）　（
ＭＳＢ）を除く７ビツトにより構成され、この最上位ビ
ットが“０”とされることにより、ＰＣＭブロックであ
ることが示される。

７ビツトのブロックアドレスが（ＯＯ）〜（７Ｆ）（１
６進表示）と順次変化する。ブロックアドレスの下位３
ビツトが（０００）（０１０）（１００）（１１０）の
各プロッ２に記録されるＰＣＭ−ＩＤが定められている
。ブロックアドレスの下位３ビツトが（００１）（０１
１）（１０１）（１１１）の各ブロックアドレスは、Ｐ
ＣＭ−ＩＤのオプショナルコードが記録可能とされてい
る。ＰＣＭ−Ｉ　Ｄ中にｔよ、夫々が２ビツトのＩＤ１
〜ＩＤ７と４ビツトのフレームアドレスが含まれる。Ｉ
Ｄ１〜ＩＤ７は、夫々識別情報が定義されている。３２
個のＩＤ８により、パックが構成される。例えば、ＩＤ
Ｉは、フォーマツ）ＩＤであり、オーディオ用か他の用
途かがＩＤＩにより識別され、ＩＤ２により、プリエン
ファシスのオン／オフとプリエンファシスの特性が識別
され、ＩＤ３により、サンプリング周波数が識別される
。

上述のＩＤ１〜ＩＤ７とフレームアドレスは、インター
リーブペアのセグメントで同一のデータとされる。

第３図Ｃは、サブコードの１ブロツクのデータ構成を示
す。前述のＰＣＭブロックと同様のデータ構成とされる
。第３図已に示すように、サブコードブロックのシンボ
ルＷ２の最上位ビットが“１°”とされ、サブコードブ
ロックであることが示される。このシンボルＷ２の下位
４ビツトがブロックアドレスとされ、シンボルＷ１の８
ビツトとシンボル前２中のＭＳＢ及びブロックアドレス
を除く３ビツトとがサブコードＩＤとされている。

サブコードブロックの２シンボル（Ｗｌ及びＷ２）に関
して、単純パリティのエラー訂正符号化の処理が行われ
、８ビツトのパリティが付加される。

サブコードＩＤは、ブロックアドレスの偶数番目（ブロ
ックアドレスのＬＳＢ　（最下位ビット）が“０”）に
記録されるものと、その奇数番目（ブロックアドレスの
ＬＳＢが“１”）に記録されるものとで異なるデータと
されている。サブコードＩＤには、再生方法を指定する
コントロールＩＤ　　タイムコード等が含まれている。

サブコードデータは、ＰＣＭデータと同様にリード・ソ
ロモン符号によるエラー訂正符号の処理を受けている。

Ｃ，ディジタルテープレコーダのエラー訂正符号１セグ
メント（１トラツク）に記録される１２８ブロツクのデ
ータごとにエラー検出／訂正符号の処理がなされている
。第４図Ａは、一方の磁気ヘッド２Ａにより記録される
データの符号構成を示し、第４図Ｂは、他方の磁気ヘッ
ド２Ｂにより記録されるデータの符号構成を示す。量子
化ビット数が１６ビツトのＰＣＭ信号は、上位の８ビツ
ト及び下位の８ビツトに分けられ、８ビツトを１シンボ
ルとしてエラー検出／訂正符号の符号化がなされる。

■セグメントには、（１２８Ｘ３２＝４０９６シンボル
）のデータが記録される。第４図Ａに示すように、（Ｌ
Ｏ，Ｌ２．　　・・・Ｌ１４３８）のシンボルからなる
Ｌチャンネルの偶数番目のデータＬｅと、（Ｒ１，Ｒ３
，−−−Ｒ１４３９）のＲチャンネルの奇数番目のデー
タＲｏとからなるデータの２次元配列の垂直方向及び水
平方向の夫々に関してエラー検出符号Ｃ１及びエラー訂
正符号Ｃ２の符号化がなされる。垂直方向の２８個のシ
ンボルには、（３２，２８，５）リード・ソロモン符号
を用いたＣ１符号の符号化がなされる。このＣ１符号の
４シンボルのパリティデータＰが２次元配列の最後の位
置に配される。また、水平方向の５２個のシンボルに対
して（３２，２６，７）リード・ソロモン符号を用いた
Ｃ２符号の符号化がなされる。このＣ２符号は、５２シ
ンボルの２シンボル毎の２６シンボルに対してなされ、
１つの符号系列に関して６個のシンボルからなるパリテ
ィデータＱが発生する。Ｃ２符号の計１２個のシンボル
からなるパリティデータＱが２次元配列の中央部に配さ
れる。水平方向に位置する他の５２個のＰＣＭデータの
シンボルに関しても同様のＣ２符号の符号化がなされ、
そのパリティデータＱが中央部に配される。Ｃ１符号及
びＣ２符号の夫々のエラー訂正は、１２８個の系列に関
して夫々なされる。

第４図Ｂに示される符号構成は、第４図Ａの符号構成の
中のＬチャンネルの偶数番目のＰＣＭ信号をＲチャンネ
ルの偶数番目のＰＣＭ信号（ＲＯ。

Ｒ２，・・・Ｒ１４３８）によって置き換え、Ｒチャン
ネルの奇数番目のＰＣＭ信号をＬチャンネルの奇数番目
のＰＣＭ信号（ＬＬ、Ｌ３．　　・・・Ｌ１４３９）に
よって置き換えた符号構成である。

これらの符号構成における垂直方向に並ぶ３２シンボル
に対して、第３図Ｂに示すように、同期信号、ＰＣＭ−
ＩＤ、ブロックアドレス及びパリティが付加されること
によって、１個のＰＣＭブロックが構成される。

ｄ、再生信号処理回路 この発明は、上述の回転ヘッド式のディジタルテープレ
コーダの再生信号処理回路１８における再生データのエ
ラー訂正処理に適用される。第５図は、再生信号処理回
路１８の構成を示し、３１で示す入力端子に再生信号が
供給される。

再生信号は、復調回路３２に供給され、１シンボル１０
ビツトが１シンボル８ビツトに復調される。磁気テープ
３にデータを記録する時に、１シンボルの８ビツトは、
低域成分をなるべ（減少させるために１０ビツトの好ま
しいパターンに変換されるディジタル変調の処理を受け
ている。復調回路３２からの再生データは、データレジ
スタ３３及びバッファ３４を介して１シンボルごとにデ
ータバス３５に供給される。

復調回路３２からの再生データは、Ｃ１シンドロームチ
エツク回路３６に供給され、Ｃ１符号によるエラー検出
がなされる。ＣＩシンドロームチエツク回路３６は、Ｃ
Ｉ符号の各系列毎にシンドロームを計算して、エラーが
あるかどうかをシンドロームから調べるもので、エラー
訂正は行わない簡単な回路構成とされている。ＣＬシン
ドロームチエツク回路３６のエラーの有無を示すチエツ
ク結果がポインタ生成回路３７に供給される。ポインク
生戒回路３７では、Ｃ１符号の１２８個の系列毎にエラ
ーの有無を示すＣ１ポインタを発生する。このＣ１ポイ
ンタがデータレジスタ３３及びバッファ３４を介してデ
ータバス３５に供給される。Ｃ１符号の系列の方向とデ
ータの記録／再生されるデータの配列方向とが一致して
いるので、Ｃ１シンドロームチエツク回路３６によるエ
ラー検出動作は、再生データをバッファＲＡＭ４０に書
き込むのと並列的、多重になされる。

データバス３５には、バッファＲＡＭ４０及びエラー訂
正回路４１が結合されている。データバス３５からバッ
ファＲＡＭ４０に再生データが取り込まれ、エラー訂正
回路４１において、バッファＲＡＭ４０に貯えられてい
るデータがリード・ソロモン符号によりエラー訂正の処
理を受ける。

バッファＲＡＭ４０は、再生データに割り当てられたメ
モリ領域と、ポインタに割り当てられたメモリ領域とを
有している。エラー訂正されたＰＣＭ信号とポインタと
は、補間回路４２に供給され、訂正できないエラーが補
間されて出力端子４３に再生ＰＣＭ信号が取り出される
。この再生ＰＣＭ信号がＤ／Ａコンバータ１９（第１図
参照）に供給される。また、サブコードは、サブコード
デコーダ（図示せず）により、エラー訂正等の処理を受
け、サブコードの出力端子に取りだされる。補間回路４
２は、エラー訂正処理がされたＰＣＭ信号の中で、ポイ
ンタで特定されるエラー訂正できないＰＣＭ信号のワー
ドについて、平均値補間、前値ホールド等を行う。

また、復調回路３２と関連してブロックアドレス検出回
路３８が設けられている。ブロックアドレス検出回路３
８によって再生ブロックアドレスが読み取られる。再生
ブロックアドレスがアドレス生成回路３９に供給される
。アドレス生成回路３９により発生した再生アドレスが
バッファＲＡＭ４０のアドレス信号とされる。再生ブロ
ックアドレスは、１セグメントの（３２シンボル×１２
８ブロツク）（第４図参照）の再生データを第１番目の
ブロックから第１２８番目のブロック塩、順番にブロッ
ク毎に書き込むためのアドレスである。

アドレス生成回路３９によりＥＣＣ（エラー訂正回路）
用のアドレスもまた生成される。このＥＣＣ用アドレス
がバッファＲＡＭ４０に供給される。ＥＣＣ用アドレス
は、Ｃｔ復号及びＣ２復号の夫々のためにデータをバッ
ファＲＡＭ４０から読み出すためのアドレスとエラー訂
正後のデータ及びポインタをバッファＲＡＭ４０に書き
込むためのアドレスである。

再生信号処理回路には、図示せずも、再生データ中のＰ
ＣＭ−Ｉ　Ｄからフレームアドレスを検出するためのフ
レームアドレス検出回路、検出されたフレームアドレス
が正しいかどうかを判定するフレームアドレス判定回路
、補間回路４２を制御するための補間コントロール回路
等が設けられている。

ｅ、復号動作 上述のように、復調された再生データをバッファＲＡＭ
４０に書き込むのと並行して、ＣＩシンドロームチエツ
ク回路３６及びポインタ生成回路３７により、Ｃ１ポイ
ンタを生成している。このＣ１ポインタの生成を第１回
目のＣ１復号とし、次に、１回目のＣ２復号を行い、更
に、２回目のＣ１復号を行い、より更に、２回目のＣ２
復号をエラー訂正回路４１により行うことができる。

第６図は、この一実施例の復号動作のタイミングチャー
トである。第６図Ａは、回転ヘッド２Ａ及び２Ｂの回転
と同期した基準パルスＤＲＥＦである。回転ヘッド２Ａ
、２Ｂの回転数は、２００Ｑ　ｒｐｍであるから、基準
パルスＤＲＥＦの周期が３０ｍ５であり、そのローレベ
ルの１５ｍ５の期間で回転ヘッド２Ａが磁気チー１３か
らデータを再生し、そのハイレベルの１５−３の期間で
回転ヘッド２Ｂが磁気テープ３からデータを再生する。

従って、第６回目に示すようなＲＦ倍信号Ａは、回転ヘ
ッド２Ａの出力を意味し、Ｂは、回転ヘッド２Ｂの出力
を意味する）が得られる。第６回目では、各トラックか
らの再生信号と対応してＲＦ倍信号夫々に番号が付され
ている。前述のように、ＲＦ倍信号タイミング（第６図
Ｃ）と同時に第１回目のＣ１復号がなされる。

バッファＲＡＭ４０のデータ領域の内容の変化が第６図
已に示され、そのポインタ領域の内容の変化が第６図Ｆ
に示されている。１５ｍ５の期間の再生データを記憶す
るためには、３２にビットのメモリ容量が必要であり、
データ領域として、（３２Ｘ６＝１９２にビット）のメ
モリ容量が用意されている。ポインタ領域及びサブコー
ドのバッファとして、（８Ｘ８＝６４にビット）のメモ
リ容量が用意されている。

再生データは、バッファＲＡＭ４０のデータ領域に順次
書き込まれる。トラック１からトラック６迄の再生デー
タが各３２にビットの領域に順次書き込まれ、トラック
７の再生データは、トラック１の再生データと同一の領
域に書き込まれる。

例えばトラック３の再生データの処理に注目すると、再
生データが得られるタイミングでＣ１復号がなされる。

トラック３の０１ポインタが書き込まれるポインタ領域
には、第６図Ｆに示すように、前の回転周期で予めＮＧ
　（ＮＧは未更新を意味する）ポインタがセットされる
。最初のＣ１復号で発生したＣＩポインタが再生データ
がデータ領域に書き込まれるタイミングでポインタ領域
に書き込まれる。

次のトラック５及び６の再生ＲＦ信号が得られる回転周
期で第６図りに示すように、Ｃ２復号と２回目のＣ１復
号と２回目のＣ２復号とがトラック３の再生データに関
してなされる。この復号処理は、エラー訂正回路４１に
よりなされ、復号処理が終了した時点でデータ領域には
、＊を付して示す復号済みのデータが格納されている。

一方、ポインタ領域には、上述の復号処理で生成された
Ｃ１ポインタ及びＣ２ポインタが格納されている。

この例では、２トラツクで完結するインターリーブがな
されているので、トラック３の再生データの復号が終了
し、次に、同様にしてトラック４の再生データの復号が
終了してから、Ｔ２で示す期間にトラック３及び４の復
号後のデータが出力される。Ｔ１は、トラック１及び２
の復号後のデータが出力される期間である。この場合、
（３）、（４）と括弧付の数字で示すように、ポインタ
領域のポインタ（３，Ｃ１−Ｃ２）及び（４，Ｃ１−０
２）と共に出力される。最初のＣ２復号、２回目のＣ１
復号及び２回目のＣ２復号に許容されている時間は、１
５ｍ５である。最初のＣ１復号をＲＦ倍信号タイミング
で行っており、バッファＲＡＭ４０のデータ領域への書
き込みが終了した後の回転周期で残りの３段階の復号を
行うので、この時間内に復号処理を終了させることは、
エラー訂正回路４１の処理速度を従来に比して速くしな
くても可能である。

従来では、ＲＦ倍信号得られる１５ｍ５の期間内で、こ
のＲＦ倍信号対しての復号を行っているために、Ｃ１復
号及びＣ２復号が各１回しか行うことが出来なかったの
である。

復号動作は、例えば以下のように順−次なされ、この復
号動作が第７図のフローチャートに示されている。

■バッファＲＡＭ４０のポインタ領域にＮＧのＣ１ポイ
ンタ例えば（９１）Ｈ（Ｈ：１６進数を意味する。）が
セットされる。

■１１回目Ｃ１復号 ポインタ生成回路３７でエラーが無い時に生成されたＣ
１ポインタ（００）Ｈ或いはエラーがある時に生成され
たＣ１ポインタ（ＦＦ）ＨにＮＧポインタが書き替えら
れる。

■このＣ１ポインタがバッファＲＡＭのポインタ領域か
ら読み出され、また、イレージヤ訂正に必要な定数が計
算される（第７図中のステップ５１）。

■１１回目Ｃ２復号 第７図中のステップ５２．５３で２重エラーの訂正がさ
れ、訂正動作に応じてステップ５４．５５．５６．５７
のＣ２復号時のステップで、下記に示すように、Ｃ２ポ
インタＣ２Ｐが生成され、このＣ２ポインタＣ２Ｐがバ
ッファＲＡＭ４０のポインタ領域に書き込まれる。

エラー無し　　　：　Ｃ２Ｐ−（００）Ｈ１エラー訂正
　　：Ｃ２Ｐ＝　（０４）Ｈ２エラー訂正　　：Ｃ２Ｐ
＝　（０８）Ｈ３イレージヤ訂正：Ｃ２Ｐ＝　（ＱＣ）
Ｈ４イレージヤ訂正：Ｃ２Ｐ＝　（１０）Ｈ５イレージ
ヤ訂正：　Ｃ２Ｐ＝　（１４）Ｈ２イレージヤ訂正 及び１エラー訂正：Ｃ２Ｐ＝　（２Ｃ）Ｈ３イレージヤ
訂正： 及び１エラー訂正：　Ｃ２Ｐ＝　（３０）Ｈ訂正不能　
　　　：Ｃ２Ｐ＝　（ＬＤ）Ｈ誤訂正検出　　　：Ｃ２
Ｐ＝　（ＩＦ）Ｈ■２回目のＣ１復号 第７図中のステップ５２．５３で２重エラーの訂正がさ
れ、訂正動作に応じてステップ５４．５５．５６．５７
のＣ１復号時のステップで、下記に示すように、Ｃ１ポ
インタＣＩＰが生成され、このＣ１ポインタＣＩＰがバ
ッファＲＡＭ４０のポインタ領域に書き込まれる。

エラー無し　：　ＣＩ　Ｐ＝　（９１）Ｈの時には、Ｃ
ＩＰ＝　（８１）Ｈにする。

ＣＩＰ≠（９１）Ｈの時には、 ＣＩＰ＝　（８０）Ｈにする。

１エラー訂正：ＣＩＰ＝（９１）Ｈの時には、ＣＩＰ＝
（８１）Ｈにする。

ＣＩＰ≠（９１）Ｈの時には、 ＣＩＰ＝　（８０）Ｈにする。

２エラー訂正　　：ＣＩＰ＝（８９）Ｈ３イレージヤ訂
正：　ＣＩ　Ｐ＝　（８Ｄ）Ｈ２イレージヤ訂正 及びｌエラー訂正：ＣＩＰ＝　（ＡＤ）Ｈ訂正不能　　
　　：ＣＩＰ−（９１）Ｈ誤訂正検出　　　：　ＣＩＰ
＝　（９３）Ｈ■２回目のＣ２復号 第７図中のステップ５２．５３で２重エラーの訂正がさ
れ、訂正動作に応してステップ５４．５５．５６．５７
のＣ２復号時のステップで、下記に示すように、Ｃ２ポ
インタＣ２Ｐが生成され、このＣ２ポインタＣ２Ｐがバ
ッファＲＡＭ４０のポインタ領域に書き込まれる。

エラー無し　　　：　Ｃ２Ｐ＝　（４０）Ｈ１エラー訂
正　　：Ｃ２Ｐ−（４４）Ｈ２エラー訂正　　：Ｃ２Ｐ
＝　（４８）Ｈ３イレージヤ訂正：　Ｃ２Ｐ＝　（４Ｃ
）Ｈ４イレージヤ訂正：Ｃ２Ｐ＝　（５０）Ｈ５イレー
ジヤ訂正：Ｃ２Ｐ−（５４）Ｈ６イレージヤ訂正：　Ｃ
２Ｐ−（５Ｂ）Ｈ２イレージヤ訂正 及び１エラー訂正：　Ｃ２Ｐ＝　（６Ｃ）Ｈ３イレージ
ヤ訂正： 及びｌエラー訂正：Ｃ２Ｐ＝　（７０）Ｈ４イレージヤ
訂正： 及び１エラー訂正：Ｃ２Ｐ＝　（７４）Ｈ訂正不能　　
　　：Ｃ２Ｐ＝　（５９）Ｈ誤訂正検出　　　：０２Ｐ
＝　（５Ｂ）ＨＣ１ポインタＣＩＰ及びＣ２ポインタＣ
２Ｐが復号データと共に、補間回路４２に出力され、こ
れらのポインタ情報に基づいて補間動作がなさる。

ＣＬポインタ及びＣ２ポインタの夫々の最下位ビットが
エラーの有無を示す情報を有している。

“１”の最下位ビットは、エラーを意味し、“Ｏ”の最
下位ビットは、エラー無しを意味する。Ｃ１ポインタ及
びＣ２ポインタとして、８ビ・ントのコードを使用して
いるのは、ポインタの上位のビットによりエラーの状態
、訂正処理の状態をモニターすることを可能とするため
、例えばテープ走行系を検査するためである。

この実施例では、バッファＲＡＭのＣ１ポインタに割り
当てられたポインタ領域に予めデータが未更新であるこ
とを示すＮＧポインタをセットし、１回目のＣ１復号の
結果に応じてＣ１ポインタを書き替えている。従って、
１回目のＣ２復号以降において、ＣＩポインタを読み出
すことにより、データが未更新であることが直ちに分る
。

バッファＲＡＭ４０が更新されずに、旧いデータが部分
的或いは全部残っていると、誤った訂正動作（誤訂正）
がされ、異常音が発生するおそれがある。しかし、この
実施例では、バッファＲＡＭのデータが未更新であるこ
とを確実に検出できるので、誤訂正の可能性を少なくす
ることができる。また、復号後のデータをバッファＲＡ
Ｍから読み出した後に、バッファＲＡＭの内容をランダ
ム系列（例えばＭ系列）でこわす方法と比して、この実
施例の方法は、ランダム系列発生回路を必要とせず、ま
た、復号の最初からバッファＲＡＭに格納されているデ
ータが未更新かどうかが分り、誤訂正の可能性を低くす
ることができる利点がある。

上述の実施例では、Ｒ−ＤＡＴの再生信号の処理に対し
てこの発明を適用したものであるが、光ディスク等の他
の記録媒体の再生信号の復号に対しても同様に適用でき
る。

〔発明の効果〕

この発明は、積符号の縦及び横方向に関するＣ１符号の
復号及びＣ２符号の復号の繰り返し回数を多くすること
ができ、エラー訂正能力を向上することができる。また
、この発明は、エラー訂正用のプロセッサの動作クロッ
クの周波数を高くして、処理速度を上げるものと異なり
、消費電力の増大の問題を生しない利点がある。

【図面の簡単な説明】

第１図はこの発明を適用することができる回転ヘッド形
のディジタルテープレコーダの全体の構成を示すブロッ
ク図、第２図はディジタルテープレコーダのテープフォ
ーマットを示す路線図、第３図はディジタルテープレコ
ーダのトラックフォーマット及びブロックフォーマット
の説明に用いる路線図、第４図はディジタルテープレコ
ーダのエラー訂正符号の説明に用いる路線図、第５図は
再生信号処理回路のブロック図、第６図は復号動作のタ
イミングチャート、第７図は復号動作の説明に用いるフ
ローチャート、第８図は積符号のエラー訂正動作の説明
に用いる路線図である。 図面における主要な符号の説明 ｌニドラム、 ２Ａ、２Ｂ：回転ヘッド、 １３：記録信号処理回路、 １８：再生信号処理回路、 ３２：復調回路、 ３６：Ｃｌシンドロームチエツク回路、４０：バッファ
ＲＡＭ、 １ ：エラー訂正回路。

Claims (1)

1. 【特許請求の範囲】 マトリックス状に配列された複数のシンボルに関して、
   第１の方向及び第２の方向に夫々整列する複数の上記シ
   ンボル毎に第１及び第２のエラー訂正符号の符号化がさ
   れ、上記第１の方向に伝送された入力データが供給され
   る復号装置において、上記入力データのバッファメモリ
   への書き込みと上記第１のエラー訂正符号に基づくエラ
   ー検出とが並行してなされ、 上記エラー検出で発生したポインタを用いて、上記バッ
   ファメモリに貯えられた上記入力データに関して、上記
   第１及び第２のエラー訂正符号のエラー訂正が順次行わ
   れるようにしたことを特徴とする復号装置。