JP2687328B2

JP2687328B2 - 再生装置

Info

Publication number: JP2687328B2
Application number: JP61049744A
Authority: JP
Inventors: 正深見; 真也尾崎; 健太郎小高
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-03-07
Filing date: 1986-03-07
Publication date: 1997-12-08
Anticipated expiration: 2012-12-08
Also published as: JPS62208472A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ディジタルオーディオ信号，ディジタル
ビデオ信号等のディジタル情報信号を再生するディジタ
ルテープレコーダに適用される再生装置に関する。〔発明の概要〕この発明は、エラー訂正符号化がされたPCM信号とエ
ラー検出符号又はエラー訂正符号の符号化がされたPCM
信号の付加コードとからなるブロックが連続する入力デ
ータが供給される符号装置において、付加コードのエラ
ー検出符号又はエラー訂正符号の複号を行う複号器の複
号状態に応じて、PCM信号のエラー訂正の結果と独立し
てポインタをセットすることにより、再生音に異常音が
発生することを防止するようにしたものである。〔従来の技術〕ディジタルオーディオ信号（PCM信号と称する）を一
対の回転ヘッドにより記録／再生する場合のエラー訂正
符号として、１個の回転ヘッドにより記録／再生される
量のPCM信号をマトリクスに配置し、このマトリクス配
置の縦方向に整列するPCM信号毎にエラー訂正符号C1の
符号化を行い、マトリクス配置の横方向に整列するPCM
信号毎にエラー訂正符号C2の符号化を行うものが用いら
れている。このエラー訂正符号の符号化がされたPCM信
号，エラー訂正符号C1及びC2の夫々のチェックシンボル
が縦方向に整列するもの毎に記録／再生される。再生信
号のエラー訂正は、エラー訂正符号C1の複号（C1複号）
が行われ、次にエラー訂正符号C2の複号（C2複号）が行
われる。また、訂正不可能なエラーが生じた時に、エラーシン
ボルの補間を容易とするため、PCM信号の偶数番目のデ
ータとその奇数番目のデータとを隣接する２本のトラッ
クに分けて記録することが行われている。一対の回転ヘ
ッドを磁気ヘッドＡ及び磁気ヘッドＢと呼ぶと、ステレ
オPCM信号の場合、Ｌ（左）チャンネルの偶数番目のデ
ータLe及びＲ（右）チャンネルの奇数番目のデータRoが
磁気ヘッドＡにより磁気テープに記録され、Ｌチャンネ
ルの奇数番目のデータLo及びＲチャンネルの偶数番目の
データReが磁気ヘッドＢにより磁気テープに記録され
る。このように各磁気ヘッドにより形成された一対のト
ラックは、インターリーブペアと呼ばれる。インターリ
ーブペアのトラックに記録されるデータは、付加コード
中のフレームアドレスが同一とされて、再生側におい
て、フレームアドレスからインターリーブペアを知るこ
とが可能とされている。再生データは、上述のようなエ
ラー訂正処理をされると共に、インターリーブペアの夫
々の再生データが合成されたPCM信号に変換される。更に、磁気テープの利用率を高くするために、トラッ
ク間にガードバンドを介在させない記録方法が用いられ
る。つまり、磁気ヘッドＡのギャップの延長方向と磁気
ヘッドＢのギャップの延長方向とが異ならされ、隣接ト
ラックからのクロストークがアジマスロスによって抑圧
される。〔発明が解決しようとする問題点〕上述の回転ヘッド型ディジタルテープレコーダでは、
再生データの各ブロックをバッファメモリに書き込むた
めのブロックアドレス，インターリーブペアを示すフレ
ームアドレス等の付加コードに関して、PCM信号とは別
に、単純パリティを用いたエラー検出符号が適用されて
いる。しかしながら、このエラー検出符号は、エラー検
出結果の信頼性が低く、再生されたブロックアドレスが
誤っているために、間違えたブロックアドレスに再生デ
ータを書き込んだり、フレームアドレスが誤っているた
めに、インターリーブペアが無関係なデータにより形成
され、再生音中に耳障りな異常音が発生するおそれがあ
った。PCM信号のエラー訂正符号を用いてC1複号及びC2
複号を行っても、異常音の発生を完全に防止できなかっ
た。従って、この発明の目的は、確実に異常音の発生を防
止することができる再生装置を提供することにある。〔問題点を解決するための手段〕この発明は、記録媒体を巻架して再生信号を再生する
１対の磁気ヘッドを有し、１ブロック単位がブロック同
期信号と、実データがPCM信号であるかサブコードデー
タかを識別する識別データと、１対の磁気ヘッドで再生
される１対のトラックのフレームアドレスは通常は同一
なフレームアドレスを示すフレームアドレスと、ブロッ
クアドレスと、エラー検出符号と、実データで構成さ
れ、１トラックに記録されるデータが複数のブロックか
ら構成されるディジタル信号が記録された記録媒体を再
生する再生装置は、磁気ヘッドにて再生された再生信号
をディジタル信号に復調する復調手段と、復調手段にて
復調したディジタル信号中のエラー訂正を行うエラー訂
正手段と、ブロック中に含まれるエラー検出符号を用い
てブロック中に存在するエラーの検出を行うエラー検出
手段と、エラー検出手段にてエラー無しと判定されたフ
レームアドレスとエラー無しと判定されたブロックアド
レスに基づいて１トラック内のフレームアドレスに関し
ての判別信号と隣接トラックに関しての判別信号を発生
するフレームアドレス判別手段と、エラー訂正手段にて
エラー訂正されたディジタル信号を補間する補間手段
と、フレームアドレス判別手段にて一方の磁気ヘッドで
再生されたフレームアドレスと他方の磁気ヘッドで再生
されたフレームアドレスとが一致しない場合、エラー検
出手段にて検出されるエラーの少ない一方の再生データ
を用いてエラーの多い他方の再生データを補間するよう
に補間手段を制御する補間手段制御手段と、フレームア
ドレス判別手段にて１トラック内で異なるフレームアド
レスが検出された場合、ポインタを用いたイレージャー
訂正を禁止するようにエラー訂正手段を制御するエラー
訂正手段制御手段とを備えたことを特徴とする再生装置
である。〔作用〕付加コードの複号器において、エラーとして検出され
るデータの量から再生データの品質を判定することがで
きる。再生される付加コードに多くのエラーデータが検
出される時には、再生データの品質が悪く、PCM信号に
関して誤った複号処理がされるおそれが高い。従って、
付加データに多くのエラーデータが検出された場合に
は、PCM信号のエラー訂正と無関係にポインタがセット
される。補間回路は、セットされているポインタに応じ
て前値ホールド等の補間動作を行う。〔実施例〕以下、この発明を回転ヘッド型のディジタルテープレ
コーダ（Ｒ DATと略称される）に適用した一実施例に
ついて図面を参照して説明する。この一実施例の説明
は、下記の順序に従ってなされる。 a.ディジタルテープレコーダの全体の構成 b.ディジタルテープレコーダのデータ構成 c.ディジタルテープレコーダのエラー訂正符号 d.再生信号処理回路 e.フレームアドレス判定回路 f.補間動作及びエラー訂正動作の制御 a.ディジタルテープレコーダの全体の構成第１図は、回転ヘッド式のディジタルテープレコーダ
所謂Ｒ DATの全体の構成を示す。１は、直径が30mmで2
000rpmで回転されるドラムである。ドラムに180°の角
間隔でもって一対の磁気ヘッド2A及び2Bが取り付けられ
る。ドラム１の周面に90°の巻き付け角で斜めに磁気テ
ープ３（一点鎖線で示される）が巻き付けられる。磁気
テープ３は、テープカセットのリールハブ4A及び4B間に
かけわたされ、キャプスタン５及びピンチローラ６によ
り、8.15（mm/sec）の速度で走行される。磁気ヘッド2A及び2Bが交互に磁気テープ３に摺接する
ことにより、第２図に示すように傾斜したトラック7A及
び7Bが磁気テープ３に形成される。磁気テープ３のテー
プ幅Ａは、3.81mmである。一方の回転ヘッド2Aの磁気ギ
ャップは、トラックと直交する方向に対して＋α傾けら
れ、他方の回転ヘッド2Bの磁気ギャップは、トラックと
直交する方向に対して−α傾けられている。（α＝20
°）とされている。この磁気ヘッド2A及び2Bの磁気ギャ
ップの角度は、夫々＋アジマス及び−アジマスと称され
る。磁気ヘッド2A及び2Bは、ヘッド切り替えスイッチ８に
より交互に選択され、記録／再生スイッチ９の端子ｒか
らの記録信号が回転トランス（図示せず）を介して磁気
ヘッド2A及び2Bに供給され、磁気ヘッド2A及び2Bの夫々
の再生信号が回転トランス（図示せず）を介して記録／
再生スイッチ９の端子ｐに取り出される。入力端子10からのアナログオーディオ信号がローパス
フィルタ11を介してA/D変換器12に供給され、（サンプ
リング周波数:48KHz,16ビッド直線量子化）でもってデ
ィジタルオーディオ信号に変換される。A/D変換器12か
らのディジタルオーディオ信号が記録信号処理回路13に
供給される。記録信号処理回路13では、ディジタルオー
ディオ信号のエラー訂正符号化及び後述するような記録
データのフォーマットへの変換が行われる。この場合、
記録される信号のプリエンファシスのオン／オフ，サン
プリング周波数，量子化ビット数等を識別するID信号
（PCM−ID）が付加される。また、記録される信号のプ
ログラムナンバー，タイムコード等のサブコード及びサ
ブコードのためのID信号（サブコードID）がサブコード
エンコーダ（図示せず）により、形成され、端子14から
記録信号処理回路13に供給される。記録信号処理回路13からは、１トラック分ずつのシリ
アルの記録データが磁気ヘッド2A及び2Bの回転と同期し
て発生する。記録データが記録アンプ15及び記録／再生
スイッチ９の端子ｒを通じてヘッド切り替えスイッチ８
に供給される。ヘッド切り替えスイッチ８によって、記
録データが磁気ヘッド2A及び2Bに交互に供給される。磁気ヘッド2A及び2Bにより再生された信号は、ヘッド
切り替えスイッチ８と記録／再生スイッチ９の端子ｐと
を通じて再生アンプ16に供給される。再生アンプ16の出
力信号がPLL17に供給され、PLL17において、再生信号と
同期したクロックが抽出される。再生信号は、再生信号
処理回路18において、エラー訂正，補間等の処理を受
け、再生ディジタルオーディオ信号がD/A変換器19に供
給される。D/A変換器19からの再生オーディオ信号がロ
ーパスフィルタ20を介して出力端子21に取り出される。
これと共に、再生信号処理回路18では、サブコード及び
サブコードIDが分離され、出力端子22に取り出される。
出力端子22には、サブコードデコーダが接続され、制御
用のデータ等がサブコードから形成される。ヘッド切り替えスイッチ８及び記録／再生切り替えス
イッチ９を制御するための制御信号は、タイミング制御
回路23により形成される。また、タイミング制御回路23
は、記録信号処理回路13及び再生信号処理回路18の夫々
が必要とするクロック信号，タイミング信号を発生す
る。 b.ディジタルテープレコーダのデータ構成一本のトラックに記録されるデータの全体が１セグメ
ントと称される。第３図Ａは、一方の回転ヘッドにより
記録される１セグメントのデータの構成を示す。記録デ
ータの単位量を１ブロックとする時に、１セグメントに
は、196ブロックの（7500μsec）のデータが含まれる。
トラックの端部に相当する１セグメントの両端部の夫々
にマージン（11ブロック）が設けられる。このマージン
の夫々に隣接してサブコード１及びサブコード２が記録
される。この２つのサブコードは、同一のデータであっ
て、二重記録がなされている。サブコードは、プログラ
ムナンバー，タイムコードである。サブコードの８ブロ
ックの記録領域の両側にPLLのラン・イン区間（２ブロ
ック）及びポスト・アンブル区間（１ブロック）が配さ
れている。また、データの記録がなされないインター・ブロック
・ギャップが設けられ、３ブロックのインター・ブロッ
ク・ギャップに挟まれ、ATF用のパイロット信号が５ブ
ロックにわたって記録されている。１セグメントの中央
部の130ブロックの長さの領域内で、２ブロックのPLLの
ラン・イン区間を除く128ブロックの長さの領域に記録
処理がなされたPCM信号が記録される。このPCM信号は、
回転ヘッドが1/2回転する時間のオーディオ信号と対応
するデータである。このPCM信号は、Ｌ（左）チャンネル及びＲ（右）チ
ャンネルからなる２チャンネルステレオPCM信号及びエ
ラー検出／訂正符号のパリティデータからなる。第３図
Ａに示される１セグメントが磁気ヘッド2Aにより記録／
再生される場合、PCM信号記録領域の左側の半部には、
データLeが記録され、その右側の半部には、データRoが
記録される。データLeは、Ｌチャンネルの偶数番目のデ
ータ及びこのデータに関してのパリティデータからな
り、データRoは、Ｒチャンネルの奇数番目のデータ及び
このデータに関してのパリティデータからなる。奇数番
及び偶数番は、インターリーブブロックの最初から数え
た順番である。他方の磁気ヘッドにより形成されるトラックには、上
述の一方のトラックと同一の構成で１セグメントのデー
タが記録される。この他方のトラックの１セグメントの
データ中のデータ区間には、その左側の半部にデータRe
が記録され、その右側の半部にデータLoが記録される。
データReは、Ｒチャンネルの偶数番目のデータ及びこの
データに関してのパリティデータからなる。データLo
は、Ｌチャンネルの奇数番目のデータ及びこのデータに
関してのパリティデータからなる。このように、各チャ
ンネルの偶数番目のデータ及び奇数番目のデータを隣接
する２本のトラックに分けて記録すると共に、同一のト
ラックにＬチャンネル及びＲチャンネルのデータを記録
するのは、ドロップアウト等により、同一のチャンネル
の連続するデータが誤ることを防止するためである。第３図Ｂは、PCM信号の１ブロックのデータ構成を示
す。１ブロックの先頭に８ビット（１シンボル）のブロ
ック同期信号が付加され、次に８ビットのPCM−IDが付
加される。PCM−IDの次に、ブロックアドレスが付加さ
れる。このPCM−ID及びブロックアドレスの２シンボル
（W1及びW2）に関して、単純パリティのエラー訂正符号
化の処理が行われ、８ビットのパリティがブロックアド
レスの次に付加される。ブロックアドレスは、第３図Ｄ
に示すように、最上位ビット（MSB）を除く７ビットに
より構成され、この最上位ビットが“0"とされることに
より、PCMブロックであることが示される。７ビットのブロックアドレスが（00）〜（7F）（16進
表示）と順次変化する。ブロックアドレスの下位３ビッ
トが（000）（010）（100）（110）の各ブロックに記録
されるPCM−IDが定められている。ブロックアドレスの
下位３ビットが（001）（011）（101）（111）の各ブロ
ックアドレスは、PCM−IDのオプショナルコードが記録
可能とされている。PCM−ID中には、夫々が２ビットのI
D1〜ID8と４ビットのフレームアドレスが含まれる。ID1
〜ID7は、夫々識別情報が定義されている。32個のID8に
より、パックが構成される。例えば、ID1は、フォーマ
ットIDであり、オーディオ用か他の用途かがID1により
識別され、ID2により、プリエンファシスのオン／オフ
とプリエンファシスの特性が識別され、ID3により、サ
ンプリング周波数が識別される。上述のID1〜ID7とフレ
ームアドレスは、インターリーブペアのセグメントで同
一のデータとされる。第３図Ｃは、サブコードの１ブロックのデータ構成を
示す。前述のPCMブロックと同様のデータ構成とされ
る。第３図Ｅに示すように、サブコードブロックのシン
ボルW2の最上位ビットが“1"とされ、サブコードブロッ
クであることが示される。このシンボルW2の下位４ビッ
トがブロックアドレスとされ、シンボルW1の８ビットと
シンボルW2中のMSB及びブロックアドレスを除く３ビッ
トとがサブコードIDとされている。サブコードブロック
の２シンボル（W1及びW2）に関して、単純パリティのエ
ラー訂正符号化の処理が行われ、８ビットのパリティが
付加される。サブコードIDは、ブロックアドレスの偶数番目（ブロ
ックアドレスのLSB（最下位ビット）が“0"）に記録さ
れるものと、その奇数番目（ブロックアドレスのLSBが
“1"）に記録されるものとで異なるデータとされてい
る。サブコードIDには、再生方法を指定するコントロー
ルID,タイムコード等が含まれている。サブコードデー
タは、PCMデータと同様にリード・ソロモン符号による
エラー訂正符号の処理を受けている。 c.ディジタルテープレコーダのエラー訂正符号１セグメ
ントに記録される128ブロックのデータごとにエラー検
出／訂正符号の処理がなされている。第４図Ａは、一方
の磁気ヘッド2Aにより記録されるデータの符号構成を示
し、第４図Ｂは、他方の磁気ヘッド2Bにより記録される
データの符号構成を示す。量子化ビット数が16ビットの
PCM信号は、上位の８ビット及び下位の８ビットに分け
られ、８ビットを１シンボルとしてエラー検出／訂正符
号の符号化がなされる。１セグメントには、（128×32＝4096シンボル）のデ
ータが記録される。第４図Ａに示すように、（L0,L2,・
・・L1438）のシンボルからなるＬチャンネルの偶数番
目のデータLeと、（R1,R3,・・・R1439）のＲチャンネ
ルの奇数番目のデータRoとからなるデータの２次元配列
の垂直方向及び水平方向の夫々に関してエラー検出符号
C1及びエラー訂正符号C2の符号化がなされる。垂直方向
の28個のシンボルには、（32,28,5）リード・ソロモン
符号を用いたC1符号の符号化がなされる。このC1符号の
４シンボルのパリティデータＰが２次元配列の最後の位
置に配される。また、水平方向の52個のシンボルに対し
て（32,26,7）リード・ソロモン符号を用いたC2符号の
符号化がなされる。このC2符号は、52シンボルの２シン
ボル毎の26シンボルに対してなされ、１つの符号系列に
関して６個のシンボルからなるパリティデータＱが発生
する。C2符号の計12個のシンボルからなるパリティデー
タＱが２次元配列の中央部に配される。水平方向に位置
する他の52個のPCMデータのシンボルに関しても同様のC
2符号の符号化がなされ、そのパリティデータＱが中央
部に配される。第４図Ｂに示される符号構成は、第４図Ａの符号構成
の中のＬチャンネルの偶数番目のPCM信号をＲチャンネ
ルの偶数番目のPCM信号（R0,R2,・・・R1438）によって
置き換え、Ｒチャンネルの奇数番目のPCM信号をＬチャ
ンネルの奇数番目のPCM信号（L1,L3,・・・L1439）によ
って置き換えた符号構成である。これらの符号構成における垂直方向に並ぶ32シンボル
に対して、第３図Ｂに示すように、同期信号,PCM−ID,
ブロックアドレス及びパリティが付加されることによっ
て、１個のPCMブロックが構成される。 d.再生信号処理回路この発明は、上述の回転ヘッド式のディジタルテープ
レコーダの再生信号処理回路18における変速再生時の再
生データの処理に適用される。第５図は、再生信号処理
回路18の構成を示し、31で示す入力端子に再生信号が供
給される。再生信号は、復調回路32に供給され、１シンボル10ビ
ットが１シンボル８ビットに復調される。磁気テープ３
に記録する時に、１シンボルの８ビットは、低域成分を
なるべく減少させるために10ビットの好ましいパターン
に変換されるディジタル変調の処理を受けている。復調
回路32からの再生データは、データレジスタ33及びバッ
ファ34を介して１シンボルごとにデータバス35に供給さ
れる。データバス35には、バッファRAM36及びエラー訂正回
路37が結合されている。データバス35からバッファRAM3
6に再生データが取り込まれ、エラー訂正回路37におい
て、バッファRAM36に貯えられているデータがリード・
ソロモン符号によりエラー訂正の処理（C1復号及びC2復
号）を受ける。エラー訂正されたPCM信号は、補間回路3
8に供給され、訂正できないエラーが補間されて出力端
子39に再生PCM信号が取り出される。この再生PCM信号が
D/Aコンバータ19（第１図参照）に供給される。また、
サブコードは、サブコードデコーダ（図示せず）によ
り、エラー訂正等の処理を受け、サブコードの出力端子
に取りだされる。また、復調回路32と関連してブロックアドレス検出回
路40が設けられている。ブロックアドレス検出回路40に
よって再生ブロックアドレスが読み取られる。再生ブロ
ックアドレスがアドレス生成回路41に供給される。アド
レス生成回路41により発生した再生アドレスがバッファ
RAM36のアドレス信号とされる。再生ブロックアドレス
は、１セグメントの（32シンボル×128ブロック）（第
４図参照）の再生データを第１番目のブロックから第12
8番目のブロック迄、順番にブロック毎に書き込むため
のアドレスである。アドレス生成回路41によりECC（エラー訂正回路）用
のアドレスもまた生成される。このECC用アドレスがバ
ッファRAM36に供給される。ECC用アドレスは、C1復号及
びC2復号の夫々のためにデータをバッファRAM36から読
み出すためのアドレスとエラー訂正後のデータ及びポイ
ンタをバッファRAM36に書き込むためのアドレスであ
る。 C1復号時には、再生アドレスにより先行して書き込ま
れていたC1系列のデータ（PCM信号及びパリティデータ
Ｐ）が１ブロック毎にバッファRAM36から読み出され、
エラー訂正回路37においてエラー訂正され、訂正後のPC
M信号とC1ポインタがバッファRAM36の同じブロックアド
レスに書き込まれる。C1ポインタは、パリティＰが書き
込まれていたメモリー領域に書き込まれる。このエラー
訂正処理が全てのC1系列についてなされる。ECC用アド
レスは、上述のC1復号における読み出しアドレス及び書
き込みアドレスを発生する。C2復号時においては、C1復
号がなされたPCM信号,C1ポインタ及びパリティデータＱ
がC2系列毎に読み出され、エラー訂正回路37において、
C2復号の処理を受ける。このC2復号は、エラー訂正符号
C2を用いた１シンボル又は２シンボルの訂正とC1ポイン
タを用いたイレージャ訂正とからなる。C2復号によりエ
ラー訂正されたPCM信号及びC2ポインタがバッファRAM36
に書き込まれる。このC2復号においても、必要とされる
読み出しアドレス及び書き込みアドレスがアドレス生成
回路41により形成される。 C1復号及びC2復号が終了したPCM信号がバッファRAM36
から元の順番で読み出される。この場合、インターリー
ブペアのトラックT_A及びトラックT_Bの夫々から再生さ
れ、エラー訂正がされたPCM信号によって、２チャンネ
ルステレオ信号が形成される。バッファRAM36からエラ
ー訂正がされたPCM信号を読み出すために、アドレス生
成回路41で形成されたアドレスがバッファRAM36に供給
され、バッファRAM36から読み出されたPCM信号が補間回
路38に供給される。復調回路32から得られる再生データ中のPCM−IDから
フレームアドレスがフレームアドレス検出回路42により
検出され、このフレームアドレスFRADが再生ブロックア
ドレスと共に、フレームアドレス判定回路43に供給され
る。また、復調回路32から得られるPCM−ID又はサブコー
ドID（W1），ブロックアドレス（W2）及びパリティがエ
ラー検出回路44に供給され、エラー検出回路44におい
て、単純パリティを用いたエラー検出が行われる。この
エラー検出回路44からエラーの有無を示すエラーパルス
が発生する。このエラーパルスは、エラー有りの時に
“1"となり、エラー無しの時に“0"となる。エラーパル
スは、フレームアドレス判定回路43及びカウンタ45に供
給される。カウンタ45は、エラー無しで“0"となるエラ
ーパルスを１セグメントの再生データに関して計数す
る。カウンタ45の計数値が個数検出回路47,比較回路48及
びレジスタ46に供給される。磁気ヘッド2Aにより再生さ
れた１セグメントの再生データについてのカウンタ45の
計数値がレジスタ46に取り込まれ、次に磁気ヘッド2Bに
より再生された１セグメントの再生データについてのカ
ウンタ45の計数値とレジスタ46の計数値とが比較回路48
により比較される。比較回路48において、これらの計数
値が比較され、計数値の大きさと対応した１ビットの比
較出力信号が発生する。この比較出力信号が補間コント
ロール回路49に供給される。個数検出回路47は、磁気ヘッド2A及び2Bの夫々により
再生された１セグメントの再生データについての計数値
が所定数ｎ以下かどうかを検出する。ｎは、例えば７に
選定される。個数検出回路47は、エラー無しと検出され
た個数が磁気ヘッド2A及び2Bの両者に関してｎ以下の時
に“1"となる検出信号を発生する。この検出信号が補間
コントロール回路49に供給される。更に、補間コントロール回路49には、フレームアドレ
ス判定回路43からの判別信号NGABが供給されると共に、
端子50からトラック識別信号が供給される。フレームアドレス判定回路43は、後述するように、エ
ラー検出回路44によってエラー無しと判定されたブロッ
クアドレスの最上位ビット及びその最下位ビットとエラ
ー無しと判定されたフレームアドレスFRADとを用いて、
１トラック内のフレームアドレスに関しての判別信号NG
TRと隣接トラックのフレームアドレスに関しての判別信
号NGABとを発生する。判別信号NGTRは、１トラック内で
異なるフレームアドレスが検出される時に“1"となる。
フレームアドレスは、インターリーブペアを形成するPC
M信号については、同一のものとされており、１トラッ
ク内で異なるフレームアドレスが検出されることは、他
のトラックを横切って再生した場合等に生じる正常でな
い再生動作である。この判別信号NGTRがエラー訂正回路
37に供給される。判別信号NGTRが“1"の時にエラー訂正
回路37では、C1ポインタを用いたイレージャ訂正の実行
が禁止される。また、判別信号NGABは、磁気ヘッド2Aの再生信号と磁
気ヘッド2Bの再生信号との夫々に含まれるフレームアド
レスが一致していない時に“1"となる。この判別信号NG
ABによって、インターリーブペアが構成されていないこ
とが検出される。この判別信号NGABが補間コントロール
回路49に供給される。判別信号NGABが“1"の時には、エ
ラー検出回路44により検出されるエラーが少ない一方の
磁気ヘッドの再生データを用いて他方の磁気ヘッドの再
生データが補間される。補間コントロール回路49は、補間回路38に対する補間
制御信号を発生する。補間回路38は、エラー訂正処理が
されたPCM信号の中で、ポインタで特定されるエラー訂
正できないPCM信号のワードについて、平均値補間，前
値ホールド等を行う。補間コントロール回路49からの補
間制御信号が例えば“1"となるPCM信号に関しては、強
制的に補間動作が行われる。 e.フレームアドレス判定回路第６図は、フレームアドレス判定回路43の一例の構成
を示す。フレームアドレス判定回路43は、磁気ヘッド2A
により再生されるトラックＡと磁気ヘッド2Bにより再生
されるトラックＢとの間でフレームアドレスが一致して
いるかどうかを示す判別信号NGABを出力端子62に発生
し、また１トラック内でフレームアドレスが一致してい
るかどうかを示す判別信号NGTRを出力端子61に発生す
る。 PCMブロック（第３図Ｂ）のPCM−ID（W1）は、８ブロ
ックの周期で多重書きされている。従って、１セグメン
ト中では、（128/8＝16）回、同一のPCM−IDが記録され
る。また、ブロックアドレス（W2）は、（06）〜（7F）
迄、順次変化するが、このブロックアドレスの最下位ビ
ットB0により、ID信号とオプショナルコードとの区別が
可能である。（B0＝“0"）のブロックアドレスのPCM−I
Dが規格化されているID信号であって、このブロックア
ドレスにID1〜ID8とフレームアドレス（４ビット）とが
含まれている。更に、フレームアドレスは、（0000）か
ら（1111）迄に順次変化するコード信号であって、イン
ターリーブペアでは、同一のコードである。インターリ
ーブペアかどうかは，フレームアドレスの下位の２ビッ
トFRADにより判別することができる。ブロックアドレス
の最上位ビット（S/Pid信号）によって、PCMブロック
（S/Pid信号：“0"）とサブコードブロック（S/Pid信
号：“1"）との区別がされる。第６図における入力端子63にS/Pid信号が供給され、
入力端子64にブロックアドレスの最下位ビットB0が供給
され、両者がEX−NOR（イクスクルーシブNOR）ゲート68
に供給される。従って、EX−NORゲート68の出力信号
は、PCMブロックであって、規格化されたPCM−IDのブロ
ックで“1"となる。このEX−NORゲート68の出力信号がA
NDゲート69に供給される。ANDゲート69には、インバー
タ70により反転されたエラーパルスが供給される。エラ
ーパルスは、エラーが無い時に“0"となるので、エラー
が無いと判定された時に、ANDゲート69から出力信号が
得られる。このANDゲート69の出力信号がフリップフロ
ップ71のイネーブル端子に供給される。フリップフロップ71には、フレームアドレスの下位２
ビット（単にフレームアドレスと称する）FRADが供給さ
れる。従って、エラーが無いと判定されたPCM−IDのフ
レームアドレスFRADがフリップフロップ71に取り込まれ
る。フリップフロップ71の出力がフリップフロップ72に
供給される。EX−NORゲート73に入力端子65からのフレ
ームアドレスFRADとフリップフロップ71からのフレーム
アドレスとが供給される。フリップフロップ71及び72に
は、図示せずも、ブロック周期のクロックパルスが供給
されている。EX−NORゲート73の出力がANDゲート74に供
給される。ANDゲート74には、ANDゲート69の出力信号が
供給される。ANDゲート74の出力信号がフリップフロッ
プ72のイネーブル端子に供給される。従って、エラーが
無いと判定された同一のフレームアドレスがフリップフ
ロップ71及び72に貯えられる。フリップフロップ71及び72の夫々に貯えられている２
ビットのフレームアドレスがEX−ORゲート75に供給され
る。EX−ORゲート75の出力信号がANDゲート76に供給さ
れる。ANDゲート76には、RSフリップフロップ77の出力
信号が供給される。RSフリップフロップ77は、インバー
タ78を介されたANDゲート74の出力信号によりセットさ
れ、インバータ79を介された端子67からのクリアパルス
CLRによってリセットされる。クリアパルスCLRは、第７図Ａに示す磁気ヘッド2Aの
出力Ａと磁気ヘッド2Bの出力Ｂとが得られる90°の回転
角の期間の最初のタイミング（第７図Ｂ）のパルスであ
る。従って、RSフリップフロップ77の出力は、エラーが
無いと判定されたフレームアドレスFRADが２度一致する
と、“1"となる。このRSフリップフロップ77の出力がAN
Dゲート76に供給される。EX−ORゲート75の出力信号
は、二つのフレームアドレスFRADが一致しない時に“1"
となるので、ANDゲート76の出力信号は、二つのフレー
ムアドレスが一致しない時に“1"となる。ANDゲート76
の出力信号がフリップフロップ80に貯えられる。フリップフロップ80の出力信号がインバータ81を介し
てRSフリップフロップ82のセット入力とされ、クリアパ
ルスCLRがインバータ83を介してRSフリップフロップ82
のリセット入力とされる。このRSフリップフロップ82の
出力信号が判別信号NGTRとして出力端子61に取り出され
る。この判定信号NGTRは、１トラック内でフレームアド
レスが一致しない時に“1"となる。また、判別信号NGABを生成するためにフリップフロッ
プ84とEX−ORゲート85とフリップフロップ86とが設けら
れている。フリップフロップ84及びフリップフロップ86
には、第７図Ｃに示すクロックパルスCK1及び第７図Ｄ
に示すクロックパルスCK2が夫々供給される。フリップ
フロップ84には、フリップフロップ72の出力信号がクロ
ックパルスCK1により取り込まれる。クロックパルスCK1は、第７図Ｃに示すように、磁気
ヘッド2A及び磁気ヘッド2Bの夫々の再生信号から上述の
ように検出されたフレームアドレスFRAD（フリップフロ
ップ72に貯えられている）をフリップフロップ84に取り
込むためのクロックである。EX−ORゲート85により、一
方の磁気ヘッド2Aの再生信号から検出されたフレームア
ドレスと他方の磁気ヘッド2Bの再生信号から検出された
フレームアドレスとの一致が検出される。両者が一致す
る時に、“0"となり、両者が一致しない時に“1"となる
EX−ORゲート85の出力信号がフリップフロップ86にクロ
ックパルスCK2（第７図Ｄ）によって取り込まれる。こ
のフリップフロップ86の出力信号が判別信号NGABとして
出力端子62に取り出される。 f.補間動作及びエラー訂正動作の制御上述のこの発明の一実施例において、補間回路38は、
通常、エラー訂正回路37からのPCM信号の各ワードに付
随するポインタを用いて補間動作を行う。この通常の補
間動作と別に補間コントロール回路49から発生する補間
制御信号によって、エラー訂正回路37からのポインタと
無関係に強制的に補間動作がなされる。この強制的な補
間動作がなされる時の再生状態について第８図を参照し
て説明する。第８図は、磁気ヘッド2A及び2Bの夫々の再生信号の例
を表している。第８図Ａは、磁気ヘッド2Aの再生信号及
び磁気ヘッド2Bの再生信号の振幅が共に小さくなった場
合である。例えば再生時のアジマスが記録時と異なり、
アジマスロスによって再生信号の振幅が小さくなった
り、記録がなされていない領域を再生したために再生信
号の振幅が小さくなる。このような再生状態では、エラ
ー検出回路44のエラー検出の結果、エラーが無いと判定
される回数がｎ以下に減少する。然も、磁気ヘッド2A及
び2Bの再生信号が共に、ｎ以下となり、個数検出回路47
の出力が“1"となる。これによって、補間コントロール
回路49から磁気ヘッド2A及び2Bの再生信号の両者に対し
て、強制的にポインタをセットする補間制御信号が発生
する。補間回路38は、セットされているポインタが多い
ので、前値ホールド動作又はミューティンク動作を行う
ことになる。第８図Ｂは、一方の磁気ヘッド2Aの再生信号が、正規
の振幅であり、他方の磁気ヘッド2Bの再生信号の振幅が
小さい場合を示している。例えば一方の磁気ヘッドがク
ロッグしている装置によりつなぎ記録をした場合に、第
８図Ｂに示す再生信号が発生する。このような再生状態
では、磁気ヘッド2Bの再生信号は、エラーを多く含むた
めに訂正後のPCM信号の品質が悪い。つなぎ記録の場合
では、フレームアドレスが隣接する２本のトラック間で
一致しない。従って、フレームアドレス判定回路43で形
成される判別信号NGABが“1"となる。また、比較回路48
では、隣接する２本のトラックからの再生データに関し
て、エラーの少ない方の再生データが検出される。補間コントロール回路49では、判定信号NGABが“1"の
時に、比較回路48の比較出力信号が有効とされて、エラ
ーの少ない方の再生データを用いて、エラーが多い方の
再生データを補間する補間制御信号が形成される。補間
回路38に供給されるPCM信号の系列を（L0,R0,L1,R1,L2,
R2,L3,R3,L4・・・）と表すと、（L0,R1,L2,R3,L4・・
・）が磁気ヘッド2Aにより再生されるPCM信号であり、
（R0,L1,R2,L3・・・）が磁気ヘッド2Bにより再生され
るPCM信号である。入力端子50から補間コントロール回
路49に供給されるトラック識別信号は、磁気ヘッド2Aに
より再生されるPCM信号の期間で“0"となり、磁気ヘッ
ド2Bにより再生されるPCM信号の期間で“1"となるパル
ス信号である。このトラック識別信号と比較回路48の比
較出力信号とから一方の磁気ヘッドにより再生されたPC
M信号の期間と対応して“1"となる補間制御信号が補間
コントロール回路49において形成される。補間制御信号
が“1"の期間のPCM信号に対してポインタがセットされ
る。従って、補間回路38では、よりエラーの少ない一方
の磁気ヘッドの再生PCM信号を用いて、他方の磁気ヘッ
ドの再生PCM信号が補間される。第８図Ｃは、トラックが曲がっているために、磁気ヘ
ッド2A及び磁気ヘッド2Bが他のトラックを途中から走査
した時の磁気ヘッド2A及び磁気ヘッド2Bの夫々の再生信
号を示している。このような再生状態は、１トラック内
のフレームアドレスとして異なったものが再生され、判
別信号NGTRが“1"となる。この判別信号NGTRがエラー訂
正回路37に供給され、C2復号におけるポインタイレージ
ャ訂正が禁止される。C2復号では、エラー訂正符号C2を
用いたエラー訂正により、１シンボル又は２シンボルの
エラーシンボルが訂正されると共に、C1復号で生成され
たC1ポインタを用いてイレージャ訂正が行われる。しか
しながら、上述のように２本のトラックに跨って磁気ヘ
ッドが走査するような再生状態では、C1復号において生
成されたC1ポインタの信頼度が低く、C1ポインタを用い
たイレージャ訂正が判別信号NGTRにより禁止される。上述のような補間動作の制御及びエラー訂正動作の制
御を行うことにより、再生音中に耳障りな異常音が発生
することが確実に防止される。なお、記録データのPCM−IDに対して、単純パリティ
以外にCRCコードによってエラー検出可能なデータ構成
とする場合にもこの発明は適用できる。〔発明の効果〕この発明に依れば、PCM信号に対するエラー訂正符号
の復号結果とは別に付加コードの複号状態を用いている
ので、再生信号の振幅が小さくなり、エラー訂正符号が
誤った複号を行うおそれがある場合にも、異常な再生音
が発生することを確実に防止することができる。

【図面の簡単な説明】第１図はこの発明を適用することができる回転ヘッド式
のディジタルテープレコーダの全体の構成を示すブロッ
ク図、第２図はディジタルテープレコーダのテープフォ
ーマットを示す略線図、第３図はディジタルテープレコ
ーダのトラックフォーマット及びブロックフォーマット
の説明に用いる略線図、第４図はディジタルテープレコ
ーダのエラー訂正符号の説明に用いる略線図、第５図は
この発明の一実施例の主要部のブロック図、第６図及び
第７図はフレームアドレス判定回路の構成を示す接続図
及びその動作説明に用いるタイムチャート、第８図はこ
の発明の説明に用いる再生信号の波形図である。図面における主要な符号の説明 1:ドラム、2A,2B:磁気ヘッド、3:磁気テープ、13:記録
信号処理回路、18:再生信号処理回路、32:復調回路、3
5:データバス、36:バッファRAM、37:エラー訂正回路、3
8:補間回路、40:ブロックアドレス検出回路、42:フレー
ムアドレス検出回路、43:フレームアドレス判定回路、4
4:エラー検出回路、47:個数検出回路、48:比較回路、4
9:補間コントロール回路。

フロントページの続き (56)参考文献特開昭56−160182（ＪＰ，Ａ) 特開昭59−140738（ＪＰ，Ａ) 特開昭57−46585（ＪＰ，Ａ) 特開昭54−72602（ＪＰ，Ａ) 特開昭57−20048（ＪＰ，Ａ) 特開昭61−29463（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】１．記録媒体を巻架して再生信号を再生する１対の磁気
ヘッドを有し、１ブロック単位がブロック同期信号と、実データがPCM
信号であるかサブコードデータかを識別する識別データ
と、上記１対の磁気ヘッドで再生される１対のトラック
のフレームアドレスは通常は同一なフレームアドレスを
示すフレームアドレスと、ブロックアドレスと、エラー
検出符号と、実データで構成され、１トラックに記録されるデータが複数のブロックから構
成されるディジタル信号が記録された上記記録媒体を再
生する再生装置は、上記磁気ヘッドにて再生された再生信号を上記ディジタ
ル信号に復調する復調手段と、上記復調手段にて復調したディジタル信号中のエラー訂
正を行うエラー訂正手段と、上記ブロック中に含まれるエラー検出符号を用いて上記
ブロック中に存在するエラーの検出を行うエラー検出手
段と、上記エラー検出手段にてエラー無しと判定されたフレー
ムアドレスとエラー無しと判定されたブロックアドレス
に基づいて１トラック内のフレームアドレスに関しての
判別信号と隣接トラックに関しての判別信号を発生する
フレームアドレス判別手段と、上記エラー訂正手段にてエラー訂正されたディジタル信
号を補間する補間手段と、上記フレームアドレス判別手段にて上記一方の磁気ヘッ
ドで再生されたフレームアドレスと上記他方の磁気ヘッ
ドで再生されたフレームアドレスとが一致しない場合、
上記エラー検出手段にて検出されるエラーの少ない一方
の再生データを用いてエラーの多い他方の再生データを
補間するように上記補間手段を制御する補間手段制御手
段と、上記フレームアドレス判別手段にて１トラック内で異な
るフレームアドレスが検出された場合、ポインタを用い
たイレージャー訂正を禁止するように上記エラー訂正手
段を制御するエラー訂正手段制御手段とを備えたことを
特徴とする再生装置。