JPH0798940A - ディジタルテープレコーダ - Google Patents

Abstract

(57)【要約】 【目的】 エラー訂正符号が誤った複合を行うおそれが
ある場合にも、異常な再生音が発生することを防止す
る。 【構成】 磁気ヘッド２Ａ、および２Ｂが他のトラック
を途中から走査した場合、１トラック内のフレームアド
レスとして異なったものが再生され、判別信号ＮＧＴＲ
が“１”となる。エラー訂正回路３７では、ＮＧＴＲが
“１”のとき、Ｃ２復号におけるポインタイレージャ訂
正が禁止される。

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】この発明は、ディジタルオーディ
オ信号，ディジタルビデオ信号等のディジタル情報信号
を再生するディジタルテープレコーダに関する。 【０００２】 【従来の技術】ディジタルオーディオ信号（ＰＣＭ信号
と称する）を一対の回転ヘッドにより記録／再生する場
合のエラー訂正符号として、１個の回転ヘッドにより記
録／再生される量のＰＣＭ信号をマトリクスに配置し、
このマトリクス配置の縦方向に整列するＰＣＭ信号毎に
エラー訂正符号Ｃ１の符号化を行い、マトリクス配置の
横方向に整列するＰＣＭ信号毎にエラー訂正符号Ｃ２の
符号化を行うものが用いられている。このエラー訂正符
号の符号化がされたＰＣＭ信号，エラー訂正符号Ｃ１及
びＣ２の夫々のチェックシンボルが縦方向に整列するも
の毎に記録／再生される。再生信号のエラー訂正は、エ
ラー訂正符号Ｃ１の復号（Ｃ１復号）が行われ、次にエ
ラー訂正符号Ｃ２の復号（Ｃ２復号）が行われる。 【０００３】また、訂正不可能なエラーが生じた時に、
エラーシンボルの補間を容易とするため、ＰＣＭ信号の
偶数番目のデータとその奇数番目のデータとを隣接する
２本のトラックに分けて記録することが行われている。
一対の回転ヘッドを磁気ヘッドＡ及び磁気ヘッドＢと呼
ぶと、ステレオＰＣＭ信号の場合、Ｌ（左）チャンネル
の偶数番目のデータＬｅ及びＲ（右）チャンネルの奇数
番目のデータＲｏが磁気ヘッドＡにより磁気テープに記
録され、Ｌチャンネルの奇数番目のデータＬｏ及びＲチ
ャンネルの偶数番目のデータＲｅが磁気ヘッドＢにより
磁気テープに記録される。 【０００４】このように各磁気ヘッドにより形成された
一対のトラックは、インターリーブペアと呼ばれる。イ
ンターリーブペアのトラックに記録されるデータは、付
加コード中のフレームアドレスが同一とされて、再生側
において、フレームアドレスからインターリーブペアを
知ることが可能とされている。再生データは、上述のよ
うなエラー訂正処理をされると共に、インターリーブペ
アの夫々の再生データが合成されたＰＣＭ信号に変換さ
れる。 【０００５】更に、磁気テープの利用率を高くするため
に、トラック間にガードバンドを介在させない記録方法
が用いられる。つまり、磁気ヘッドＡのギャップの延長
方向と磁気ヘッドＢのギャップの延長方向とが異ならさ
れ、隣接トラックからのクロストークがアジマスロスに
よって抑圧される。 【０００６】 【発明が解決しようとする課題】上述の回転ヘッド型デ
ィジタルテープレコーダでは、再生データの各ブロック
をバッファメモリに書き込むためのブロックアドレス，
インターリーブペアを示すフレームアドレス等の付加コ
ードに関して、ＰＣＭ信号とは別に、単純パリティを用
いたエラー検出符号が適用されている。しかしながら、
このエラー検出符号は、エラー検出結果の信頼性が低
く、再生されたブロックアドレスが誤っているために、
間違えたブロックアドレスに再生データを書き込んだ
り、フレームアドレスが誤っているために、インターリ
ーブペアが無関係なデータにより形成され、再生音中に
耳障りな異常音が発生するおそれがあった。ＰＣＭ信号
のエラー訂正符号を用いてＣ１復号及びＣ２復号を行っ
ても、異常音の発生を完全に防止できなかった。 【０００７】従って、この発明の目的は、確実に異常音
の発生を防止することができるディジタルテープレコー
ダを提供することにある。 【０００８】 【課題を解決するための手段】この発明は、１対の磁気
ヘッドが所定の角間隔をもって取り付けられている回転
ヘッドと、回転ヘッドに巻架される磁気テープと、磁気
ヘッドによって再生された再生信号を復調する復調手段
と、復調手段から得られる再生信号のエラー訂正処理を
行うエラー訂正手段と、復調手段から得られる再生デー
タの中のフレームアドレスを検出するフレームアドレス
検出手段と、フレームアドレス検出手段から供給される
フレームアドレスが、同一トラック上で異なるフレーム
アドレスが検出されたか否かを判定するフレームアドレ
ス判定手段と、フレームアドレス判定手段の結果に応じ
てエラー訂正手段における誤り二重訂正復号における一
重訂正ポインタを用いたポインタイレージャ訂正を禁止
することを特徴とするディジタルテープレコーダであ
る。 【０００９】 【作用】付加コードの復号器において、エラーとして検
出されるデータの量から再生データの品質を判定するこ
とができる。再生される付加コードに多くのエラーデー
タが検出される時には、再生データの品質が悪く、ＰＣ
Ｍ信号に関して誤った復号処理がされるおそれが高い。
従って、付加データに多くのエラーデータが検出された
場合には、ＰＣＭ信号のエラー訂正と無関係にポインタ
がセットされる。補間回路は、セットされているポイン
タに応じて前値ホールド等の補間動作を行う。 【００１０】 【実施例】以下、この発明を回転ヘッド型のディジタル
テープレコーダ（Ｒ ＤＡＴと略称される）に適用した
一実施例について図面を参照して説明する。この一実施
例の説明は、下記の順序に従ってなされる。 ａ．ディジタルテープレコーダの全体の構成 ｂ．ディジタルテープレコーダのデータ構成 ｃ．ディジタルテープレコーダのエラー訂正符号ｄ．再
生信号処理回路 ｅ．フレームアドレス判定回路 ｆ．補間動作及びエラー訂正動作の制御 【００１１】 ａ．ディジタルテープレコーダの全体の構成 図１は、回転ヘッド式のディジタルテープレコーダ所謂
Ｒ ＤＡＴの全体の構成を示す。１は、直径が３０mmで
２０００rpm で回転されるドラムである。ドラム１に１
８０゜の角間隔でもって一対の磁気ヘッド２Ａ及び２Ｂ
が取り付けられる。ドラム１の周面に９０゜の巻き付け
角で斜めに磁気テープ３（一点鎖線で示される）が巻き
付けられる。磁気テープ３は、テープカセットのリール
ハブ４Ａ及び４Ｂ間にかけわたされ、キャプスタン５及
びピンチローラ６により、8.１５（mm／sec ）の速度で
走行される。 【００１２】磁気ヘッド２Ａ及び２Ｂが交互に磁気テー
プ３に摺接することにより、図２に示すように傾斜した
トラック７Ａ及び７Ｂが磁気テープ３に形成される。磁
気テープ３のテープ幅Ａは、3.８１mmである。一方の回
転ヘッド２Ａの磁気ギャップは、トラックと直交する方
向に対して＋α傾けられ、他方の回転ヘッド２Ｂの磁気
ギャップは、トラックと直交する方向に対して−α傾け
られている。（α＝２０゜）とされている。この磁気ヘ
ッド２Ａ及び２Ｂの磁気ギャップの角度は、夫々＋アジ
マス及び−アジマスと称される。 【００１３】磁気ヘッド２Ａ及び２Ｂは、ヘッド切り替
えスイッチ８により交互に選択され、記録／再生スイッ
チ９の端子ｒからの記録信号が回転トランス（図示せ
ず）を介して磁気ヘッド２Ａ及び２Ｂに供給され、磁気
ヘッド２Ａ及び２Ｂの夫々の再生信号が回転トランス
（図示せず）を介して記録／再生スイッチ９の端子ｐに
取り出される。 【００１４】入力端子１０からのアナログオーディオ信
号がローパスフィルタ１１を介してＡ／Ｄ変換器１２に
供給され、（サンプリング周波数：４８ＫHz，１６ビッ
ト直線量子化）でもってディジタルオーディオ信号に変
換される。Ａ／Ｄ変換器１２からのディジタルオーディ
オ信号が記録信号処理回路１３に供給される。記録信号
処理回路１３では、ディジタルオーディオ信号のエラー
訂正符号化及び後述するような記録データのフォーマッ
トへの変換が行われる。この場合、記録される信号のプ
リエンファシスのオン／オフ，サンプリング周波数，量
子化ビット数等を識別するＩＤ信号（ＰＣＭ−ＩＤ）が
付加される。また、記録される信号のプログラムナンバ
ー，タイムコード等のサブコード及びサブコードのため
のＩＤ信号（サブコードＩＤ）がサブコードエンコーダ
（図示せず）により、形成され、端子１４から記録信号
処理回路１３に供給される。 【００１５】記録信号処理回路１３からは、１トラック
分ずつのシリアルの記録データが磁気ヘッド２Ａ及び２
Ｂの回転と同期して発生する。記録データが記録アンプ
１５及び記録／再生スイッチ９の端子ｒを通じてヘッド
切り替えスイッチ８に供給される。ヘッド切り替えスイ
ッチ８によって、記録データが磁気ヘッド２Ａ及び２Ｂ
に交互に供給される。 【００１６】磁気ヘッド２Ａ及び２Ｂにより再生された
信号は、ヘッド切り替えスイッチ８と記録／再生スイッ
チ９の端子ｐとを通じて再生アンプ１６に供給される。
再生アンプ１６の出力信号がＰＬＬ１７に供給され、Ｐ
ＬＬ１７において、再生信号と同期したクロックが抽出
される。再生信号は、再生信号処理回路１８において、
エラー訂正，補間等の処理を受け、再生ディジタルオー
ディオ信号がＤ／Ａ変換器１９に供給される。Ｄ／Ａ変
換器１９からの再生オーディオ信号がローパスフィルタ
２０を介して出力端子２１に取り出される。これと共
に、再生信号処理回路１８では、サブコード及びサブコ
ードＩＤが分離され、出力端子２２に取り出される。出
力端子２２には、サブコードデコーダが接続され、制御
用のデータ等がサブコードから形成される。 【００１７】ヘッド切り替えスイッチ８及び記録／再生
切り替えスイッチ９を制御するための制御信号は、タイ
ミング制御回路２３により形成される。また、タイミン
グ制御回路２３は、記録信号処理回路１３及び再生信号
処理回路１８の夫々が必要とするクロック信号，タイミ
ング信号を発生する。 【００１８】 ｂ．ディジタルテープレコーダのデータ構成 一本のトラックに記録されるデータの全体が１セグメン
トと称される。図３Ａは、一方の回転ヘッドにより記録
される１セグメントのデータの構成を示す。記録データ
の単位量を１ブロックとする時に、１セグメントには、
１９６ブロックの（７５００μsec ）のデータが含まれ
る。トラックの端部に相当する１セグメントの両端部の
夫々にマージン（１１ブロック）が設けられる。このマ
ージンの夫々に隣接してサブコード１及びサブコード２
が記録される。この２つのサブコードは、同一のデータ
であって、二重記録がなされている。サブコードは、プ
ログラムナンバー，タイムコードである。サブコードの
８ブロックの記録領域の両側にＰＬＬのラン・イン区間
（２ブロック）及びポスト・アンブル区間（１ブロッ
ク）が配されている。 【００１９】また、データの記録がなされないインター
・ブロック・ギャップが設けられ、３ブロックのインタ
ー・ブロック・ギャップに挟まれ、ＡＴＦ用のパイロッ
ト信号が５ブロックにわたって記録されている。１セグ
メントの中央部の１３０ブロックの長さの領域内で、２
ブロックのＰＬＬのラン・イン区間を除く１２８ブロッ
クの長さの領域に記録処理がなされたＰＣＭ信号が記録
される。このＰＣＭ信号は、回転ヘッドが１／２回転す
る時間のオーディオ信号と対応するデータである。 【００２０】このＰＣＭ信号は、Ｌ（左）チャンネル及
びＲ（右）チャンネルからなる２チャンネルステレオＰ
ＣＭ信号及びエラー検出／訂正符号のパリティデータか
らなる。図３Ａに示される１セグメントが磁気ヘッド２
Ａにより記録／再生される場合、ＰＣＭ信号記録領域の
左側の半部には、データＬｅが記録され、その右側の半
部には、データＲｏが記録される。データＬｅは、Ｌチ
ャンネルの偶数番目のデータ及びこのデータに関しての
パリティデータからなり、データＲｏは、Ｒチャンネル
の奇数番目のデータ及びこのデータに関してのパリティ
データからなる。奇数番及び偶数番は、インターリーブ
ブロックの最初から数えた順番である。 【００２１】他方の磁気ヘッドにより形成されるトラッ
クには、上述の一方のトラックと同一の構成で１セグメ
ントのデータが記録される。この他方のトラックの１セ
グメントのデータ中のデータ区間には、その左側の半部
にデータＲｅが記録され、その右側の半部にデータＬｏ
が記録される。データＲｅは、Ｒチャンネルの偶数番目
のデータ及びこのデータに関してのパリティデータから
なる。データＬｏは、Ｌチャンネルの奇数番目のデータ
及びこのデータに関してのパリティデータからなる。こ
のように、各チャンネルの偶数番目のデータ及び奇数番
目のデータを隣接する２本のトラックに分けて記録する
と共に、同一のトラックにＬチャンネル及びＲチャンネ
ルのデータを記録するのは、ドロップアウト等により、
同一のチャンネルの連続するデータが誤ることを防止す
るためである。 【００２２】図３Ｂは、ＰＣＭ信号の１ブロックのデー
タ構成を示す。１ブロックの先頭に８ビット（１シンボ
ル）のブロック同期信号が付加され、次に８ビットのＰ
ＣＭ−ＩＤが付加される。ＰＣＭ−ＩＤの次に、ブロッ
クアドレスが付加される。このＰＣＭ−ＩＤ及びブロッ
クアドレスの２シンボル（Ｗ１及びＷ２）に関して、単
純パリティのエラー訂正符号化の処理が行われ、８ビッ
トのパリティがブロックアドレスの次に付加される。ブ
ロックアドレスは、図３Ｄに示すように、最上位ビット
（ＭＳＢ）を除く７ビットにより構成され、この最上位
ビットが“０”とされることにより、ＰＣＭブロックで
あることが示される。 【００２３】７ビットのブロックアドレスが（００）〜
（７Ｆ）（１６進表示）と順次変化する。ブロックアド
レスの下位３ビットが（０００）（０１０）（１００）
（１１０）の各ブロックに記録されるＰＣＭ−ＩＤが定
められている。ブロックアドレスの下位３ビットが（０
０１）（０１１）（１０１）（１１１）の各ブロックア
ドレスは、ＰＣＭ−ＩＤのオプショナルコードが記録可
能とされている。ＰＣＭ−ＩＤ中には、夫々が２ビット
のＩＤ１〜ＩＤ８と４ビットのフレームアドレスが含ま
れる。ＩＤ１〜ＩＤ７は、夫々識別情報が定義されてい
る。３２個のＩＤ８により、パックが構成される。例え
ば、ＩＤ１は、フォーマットＩＤであり、オーディオ用
か他の用途かがＩＤ１により識別され、ＩＤ２により、
プリエンファシスのオン／オフとプリエンファシスの特
性が識別され、ＩＤ３により、サンプリング周波数が識
別される。上述のＩＤ１〜ＩＤ７とフレームアドレス
は、インターリーブペアのセグメントで同一のデータと
される。 【００２４】図３Ｃは、サブコードの１ブロックのデー
タ構成を示す。前述のＰＣＭブロックと同様のデータ構
成とされる。図３Ｅに示すように、サブコードブロック
のシンボルＷ２の最上位ビットが“１”とされ、サブコ
ードブロックであることが示される。このシンボルＷ２
の下位４ビットがブロックアドレスとされ、シンボルＷ
１の８ビットとシンボルＷ２中のＭＳＢ及びブロックア
ドレスを除く３ビットとがサブコードＩＤとされてい
る。サブコードブロックの２シンボル（Ｗ１及びＷ２）
に関して、単純パリティのエラー訂正符号化の処理が行
われ、８ビットのパリティが付加される。 【００２５】サブコードＩＤは、ブロックアドレスの偶
数番目（ブロックアドレスのＬＳＢ（最下位ビット）が
“０”）に記録されるものと、その奇数番目（ブロック
アドレスのＬＳＢが“１”）に記録されるものとで異な
るデータとされている。サブコードＩＤには、再生方法
を指定するコントロールＩＤ，タイムコード等が含まれ
ている。サブコードデータは、ＰＣＭデータと同様にリ
ード・ソロモン符号によるエラー訂正符号の処理を受け
ている。 【００２６】 ｃ．ディジタルテープレコーダのエラー訂正符号 １セグメントに記録される１２８ブロックのデータごと
にエラー検出／訂正符号の処理がなされている。図４Ａ
は、一方の磁気ヘッド２Ａにより記録されるデータの符
号構成を示し、図４Ｂは、他方の磁気ヘッド２Ｂにより
記録されるデータの符号構成を示す。量子化ビット数が
１６ビットのＰＣＭ信号は、上位の８ビット及び下位の
８ビットに分けられ、８ビットを１シンボルとしてエラ
ー検出／訂正符号の符号化がなされる。 【００２７】１セグメントには、（１２８×３２＝４０
９６シンボル）のデータが記録される。図４Ａに示すよ
うに、（Ｌ０，Ｌ２，・・・Ｌ1438）のシンボルからな
るＬチャンネルの偶数番目のデータＬｅと、（Ｒ１，Ｒ
３，・・・Ｒ1439）のＲチャンネルの奇数番目のデータ
Ｒｏとからなるデータの２次元配列の垂直方向及び水平
方向の夫々に関してエラー検出符号Ｃ１及びエラー訂正
符号Ｃ２の符号化がなされる。垂直方向の２８個のシン
ボルには、（３２，２８，５）リード・ソロモン符号を
用いたＣ１符号の符号化がなされる。このＣ１符号の４
シンボルのパリティデータＰが２次元配列の最後の位置
に配される。 【００２８】また、水平方向の５２個のシンボルに対し
て（３２，２６，７）リード・ソロモン符号を用いたＣ
２符号の符号化がなされる。このＣ２符号は、５２シン
ボルの２シンボル毎の２６シンボルに対してなされ、１
つの符号系列に関して６個のシンボルからなるパリティ
データＱが発生する。Ｃ２符号の計１２個のシンボルか
らなるパリティデータＱが２次元配列の中央部に配され
る。水平方向に位置する他の５２個のＰＣＭデータのシ
ンボルに関しても同様のＣ２符号の符号化がなされ、そ
のパリティデータＱが中央部に配される。 【００２９】図４Ｂに示される符号構成は、図４Ａの符
号構成の中のＬチャンネルの偶数番目のＰＣＭ信号をＲ
チャンネルの偶数番目のＰＣＭ信号（Ｒ０，Ｒ２，・・
・Ｒ1438）によって置き換え、Ｒチャンネルの奇数番目
のＰＣＭ信号をＬチャンネルの奇数番目のＰＣＭ信号
（Ｌ１，Ｌ３，・・・Ｌ1439）によって置き換えた符号
構成である。 【００３０】これらの符号構成における垂直方向に並ぶ
３２シンボルに対して、図３Ｂに示すように、同期信
号，ＰＣＭ−ＩＤ，ブロックアドレス及びパリティが付
加されることによって、１個のＰＣＭブロックが構成さ
れる。 【００３１】ｄ．再生信号処理回路 この発明は、上述の回転ヘッド式のディジタルテープレ
コーダの再生信号処理回路１８における変速再生時の再
生データの処理に適用される。図５は、再生信号処理回
路１８の構成を示し、３１で示す入力端子に再生信号が
供給される。 【００３２】再生信号は、復調回路３２に供給され、１
シンボル１０ビットが１シンボル８ビットに復調され
る。磁気テープ３に記録する時に、１シンボルの８ビッ
トは、低域成分をなるべく減少させるために１０ビット
の好ましいパターンに変換されるディジタル変調の処理
を受けている。復調回路３２からの再生データは、デー
タレジスタ３３及びバッファ３４を介して１シンボルご
とにデータバス３５に供給される。 【００３３】データバス３５には、バッファＲＡＭ３６
及びエラー訂正回路３７が結合されている。データバス
３５からバッファＲＡＭ３６に再生データが取り込ま
れ、エラー訂正回路３７において、バッファＲＡＭ３６
に貯えられているデータがリード・ソロモン符号により
エラー訂正の処理（Ｃ１復号及びＣ２復号）を受ける。
エラー訂正されたＰＣＭ信号は、補間回路３８に供給さ
れ、訂正できないエラーが補間されて出力端子３９に再
生ＰＣＭ信号が取り出される。この再生ＰＣＭ信号がＤ
／Ａコンバータ１９（図１参照）に供給される。また、
サブコードは、サブコードデコーダ（図示せず）によ
り、エラー訂正等の処理を受け、サブコードの出力端子
に取りだされる。 【００３４】また、復調回路３２と関連してブロックア
ドレス検出回路４０が設けられている。ブロックアドレ
ス検出回路４０によって再生ブロックアドレスが読み取
られる。再生ブロックアドレスがアドレス生成回路４１
に供給される。アドレス生成回路４１により発生した再
生アドレスがバッファＲＡＭ３６のアドレス信号とされ
る。再生ブロックアドレスは、１セグメントの（３２シ
ンボル×１２８ブロック）（図４参照）の再生データを
第１番目のブロックから第１２８番目のブロック迄、順
番にブロック毎に書き込むためのアドレスである。 【００３５】アドレス生成回路４１によりＥＣＣ（エラ
ー訂正回路）用のアドレスもまた生成される。このＥＣ
Ｃ用アドレスがバッファＲＡＭ３６に供給される。ＥＣ
Ｃ用アドレスは、Ｃ１復号及びＣ２復号の夫々のために
データをバッファＲＡＭ３６から読み出すためのアドレ
スとエラー訂正後のデータ及びポインタをバッファＲＡ
Ｍ３６に書き込むためのアドレスである。 【００３６】Ｃ１復号時には、再生アドレスにより先行
して書き込まれていたＣ１系列のデータ（ＰＣＭ信号及
びパリティデータＰ）が１ブロック毎にバッファＲＡＭ
３６から読み出され、エラー訂正回路３７においてエラ
ー訂正され、訂正後のＰＣＭ信号とＣ１ポインタがバッ
ファＲＡＭ３６の同じブロックアドレスに書き込まれ
る。Ｃ１ポインタは、パリティＰが書き込まれていたメ
モリー領域に書き込まれる。このエラー訂正処理が全て
のＣ１系列についてなされる。ＥＣＣ用アドレスは、上
述のＣ１復号における読み出しアドレス及び書き込みア
ドレスを発生する。 【００３７】Ｃ２復号時においては、Ｃ１復号がされた
ＰＣＭ信号，Ｃ１ポインタ及びパリティデータＱがＣ２
系列毎に読み出され、エラー訂正回路３７において、Ｃ
２復号の処理を受ける。このＣ２復号は、エラー訂正符
号Ｃ２を用いた１シンボル又は２シンボルの訂正とＣ１
ポインタを用いたイレージャ訂正とからなる。Ｃ２復号
によりエラー訂正されたＰＣＭ信号及びＣ２ポインタが
バッファＲＡＭ３６に書き込まれる。このＣ２復号にお
いても、必要とされる読み出しアドレス及び書き込みア
ドレスがアドレス生成回路４１により形成される。 【００３８】Ｃ１復号及びＣ２復号が終了したＰＣＭ信
号がバッファＲＡＭ３６から元の順番で読み出される。
この場合、インターリーブペアのトラックＴ_A 及びトラ
ックＴ_B の夫々から再生され、エラー訂正がされたＰＣ
Ｍ信号によって、２チャンネルステレオ信号が形成され
る。バッファＲＡＭ３６からエラー訂正がされたＰＣＭ
信号を読み出すために、アドレス生成回路４１で形成さ
れたアドレスがバッファＲＡＭ３６に供給され、バッフ
ァＲＡＭ３６から読み出されたＰＣＭ信号が補間回路３
８に供給される。 【００３９】復調回路３２から得られる再生データ中の
ＰＣＭ−ＩＤからフレームアドレスがフレームアドレス
検出回路４２により検出され、このフレームアドレスＦ
ＲＡＤが再生ブロックアドレスと共に、フレームアドレ
ス判定回路４３に供給される。 【００４０】また、復調回路３２から得られるＰＣＭ−
ＩＤ又はサブコードＩＤ（Ｗ１），ブロックアドレス
（Ｗ２）及びパリティがエラー検出回路４４に供給さ
れ、エラー検出回路４４において、単純パリティを用い
たエラー検出が行われる。このエラー検出回路４４から
エラーの有無を示すエラーパルスが発生する。このエラ
ーパルスは、エラー有りの時に“１”となり、エラー無
しの時に“０”となる。エラーパルスは、フレームアド
レス判定回路４３及びカウンタ４５に供給される。カウ
ンタ４５は、エラー無しで“０”となるエラーパルスを
１セグメントの再生データに関して計数する。 【００４１】カウンタ４５の計数値が個数検出回路４
７，比較回路４８及びレジスタ４６に供給される。磁気
ヘッド２Ａにより再生された１セグメントの再生データ
についてのカウンタ４５の計数値がレジスタ４６に取り
込まれ、次に磁気ヘッド２Ｂにより再生された１セグメ
ントの再生データについてのカウンタ４５の計数値とレ
ジスタ４６の計数値とが比較回路４８により比較され
る。比較回路４８において、これらの計数値が比較さ
れ、計数値の大きさと対応した１ビットの比較出力信号
が発生する。この比較出力信号が補間コントロール回路
４９に供給される。 【００４２】個数検出回路４７は、磁気ヘッド２Ａ及び
２Ｂの夫々により再生された１セグメントの再生データ
についての計数値が所定数ｎ以下かどうかを検出する。
ｎは、例えば７に選定される。個数検出回路４７は、エ
ラー無しと検出された個数が磁気ヘッド２Ａ及び２Ｂの
両者に関してｎ以下の時に“１”となる検出信号を発生
する。この検出信号が補間コントロール回路４９に供給
される。 【００４３】更に、補間コントロール回路４９には、フ
レームアドレス判定回路４３からの判別信号ＮＧＡＢが
供給されると共に、端子５０からトラック識別信号が供
給される。 【００４４】フレームアドレス判定回路４３は、後述す
るように、エラー検出回路４４によってエラー無しと判
定されたブロックアドレスの最上位ビット及びその最下
位ビットとエラー無しと判定されたフレームアドレスＦ
ＲＡＤとを用いて、１トラック内のフレームアドレスに
関しての判別信号ＮＧＴＲと隣接トラックのフレームア
ドレスに関しての判別信号ＮＧＡＢとを発生する。判別
信号ＮＧＴＲは、１トラック内で異なるフレームアドレ
スが検出される時に“１”となる。フレームアドレス
は、インターリーブペアを形成するＰＣＭ信号について
は、同一のものとされており、１トラック内で異なるフ
レームアドレスが検出されることは、他のトラックを横
切って再生した場合等に生じる正常でない再生動作であ
る。この判別信号ＮＧＴＲがエラー訂正回路３７に供給
される。判別信号ＮＧＴＲが“１”の時にエラー訂正回
路３７では、Ｃ１ポインタを用いたイレージャ訂正の実
行が禁止される。 【００４５】また、判別信号ＮＧＡＢは、磁気ヘッド２
Ａの再生信号と磁気ヘッド２Ｂの再生信号との夫々に含
まれるフレームアドレスが一致していない時に“１”と
なる。この判別信号ＮＧＡＢによって、インターリーブ
ペアが構成されていないことが検出される。この判別信
号ＮＧＡＢが補間コントロール回路４９に供給される。
判別信号ＮＧＡＢが“１”の時には、エラー検出回路４
４により検出されるエラーが少ない一方の磁気ヘッドの
再生データを用いて他方の磁気ヘッドの再生データが補
間される。 【００４６】補間コントロール回路４９は、補間回路３
８に対する補間制御信号を発生する。補間回路３８は、
エラー訂正処理がされたＰＣＭ信号の中で、ポインタで
特定されるエラー訂正できないＰＣＭ信号のワードにつ
いて、平均値補間，前値ホールド等を行う。補間コント
ロール回路４９からの補間制御信号が例えば“１”とな
るＰＣＭ信号に関しては、強制的に補間動作が行われ
る。 【００４７】ｅ．フレームアドレス判定回路 図６は、フレームアドレス判定回路４３の一例の構成を
示す。フレームアドレス判定回路４３は、磁気ヘッド２
Ａにより再生されるトラックＡと磁気ヘッド２Ｂにより
再生されるトラックＢとの間でフレームアドレスが一致
しているかどうかを示す判別信号ＮＧＡＢを出力端子６
２に発生し、また１トラック内でフレームアドレスが一
致しているかどうかを示す判別信号ＮＧＴＲを出力端子
６１に発生する。 【００４８】ＰＣＭブロック（図３Ｂ）のＰＣＭ−ＩＤ
（Ｗ１）は、８ブロックの周期で多重書きされている。
従って、１セグメント中では、（１２８／８＝１６）
回、同一のＰＣＭ−ＩＤが記録される。また、ブロック
アドレス（Ｗ２）は、（０６）〜（７Ｆ）迄、順次変化
するが、このブロックアドレスの最下位ビットＢ０によ
り、ＩＤ信号とオプショナルコードとの区別が可能であ
る。（Ｂ０＝“０”）のブロックアドレスのＰＣＭ−Ｉ
Ｄが規格化されているＩＤ信号であって、このブロック
アドレスにＩＤ１〜ＩＤ８とフレームアドレス（４ビッ
ト）とが含まれている。 【００４９】更に、フレームアドレスは、（００００）
から（１１１１）迄に順次変化するコード信号であっ
て、インターリーブペアでは、同一のコードである。イ
ンターリーブペアかどうかは，フレームアドレスの下位
の２ビットＦＲＡＤにより判別することができる。ブロ
ックアドレスの最上位ビット（Ｓ／Ｐｉｄ信号）によっ
て、ＰＣＭブロック（Ｓ／Ｐｉｄ信号：“０”）とサブ
コードブロック（Ｓ／Ｐｉｄ信号：“１”）との区別が
される。 【００５０】図６における入力端子６３にＳ／Ｐｉｄ信
号が供給され、入力端子６４にブロックアドレスの最下
位ビットＢ０が供給され、両者がＥＸ−ＮＯＲ（イクス
クルーシブＮＯＲ）ゲート６８に供給される。従って、
ＥＸ−ＮＯＲゲート６８の出力信号は、ＰＣＭブロック
であって、規格化されたＰＣＭ−ＩＤのブロックで
“１”となる。このＥＸ−ＮＯＲゲート６８の出力信号
がＡＮＤゲート６９に供給される。ＡＮＤゲート６９に
は、インバータ７０により反転されたエラーパルスが供
給される。エラーパルスは、エラーが無い時に“０”と
なるので、エラーが無いと判定された時に、ＡＮＤゲー
ト６９から出力信号が得られる。このＡＮＤゲート６９
の出力信号がフリップフロップ７１のイネーブル端子に
供給される。 【００５１】フリップフロップ７１には、フレームアド
レスの下位２ビット（単にフレームアドレスと称する）
ＦＲＡＤが供給される。従って、エラーが無いと判定さ
れたＰＣＭ−ＩＤのフレームアドレスＦＲＡＤがフリッ
プフロップ７１に取り込まれる。フリップフロップ７１
の出力がフリップフロップ７２に供給される。ＥＸ−Ｎ
ＯＲゲート７３に入力端子６５からのフレームアドレス
ＦＲＡＤとフリップフロップ７１からのフレームアドレ
スとが供給される。フリップフロップ７１及び７２に
は、図示せずも、ブロック周期のクロックパルスが供給
されている。ＥＸ−ＮＯＲゲート７３の出力がＡＮＤゲ
ート７４に供給される。ＡＮＤゲート７４には、ＡＮＤ
ゲート６９の出力信号が供給される。ＡＮＤゲート７４
の出力信号がフリップフロップ７２のイネーブル端子に
供給される。従って、エラーが無いと判定された同一の
フレームアドレスがフリップフロップ７１及び７２に貯
えられる。 【００５２】フリップフロップ７１及び７２の夫々に貯
えられている２ビットのフレームアドレスがＥＸ−ＯＲ
ゲート７５に供給される。ＥＸ−ＯＲゲート７５の出力
信号がＡＮＤゲート７６に供給される。ＡＮＤゲート７
６には、ＲＳフリップフロップ７７の出力信号が供給さ
れる。ＲＳフリップフロップ７７は、インバータ７８を
介されたＡＮＤゲート７４の出力信号によりセットさ
れ、インバータ７９を介された端子６７からのクリアパ
ルスＣＬＲによってリセットされる。 【００５３】クリアパルスＣＬＲは、図７Ａに示す磁気
ヘッド２Ａの出力Ａと磁気ヘッド２Ｂの出力Ｂとが得ら
れる９０゜の回転角の期間の最初のタイミング（図７
Ｂ）のパルスである。従って、ＲＳフリップフロップ７
７の出力は、エラーが無いと判定されたフレームアドレ
スＦＲＡＤが２度一致すると、“１”となる。このＲＳ
フリップフロップ７７の出力がＡＮＤゲート７６に供給
される。ＥＸ−ＯＲゲート７５の出力信号は、二つのフ
レームアドレスＦＲＡＤが一致しない時に“１”となる
ので、ＡＮＤゲート７６の出力信号は、二つのフレーム
アドレスが一致しない時に“１”となる。ＡＮＤゲート
７６の出力信号がフリップフロップ８０に貯えられる。 【００５４】フリップフロップ８０の出力信号がインバ
ータ８１を介してＲＳフリップフロップ８２のセット入
力とされ、クリアパルスＣＬＲがインバータ８３を介し
てＲＳフリップフロップ８２のリセット入力とされる。
このＲＳフリップフロップ８２の出力信号が判別信号Ｎ
ＧＴＲとして出力端子６１に取り出される。この判別信
号ＮＧＴＲは、１トラック内でフレームアドレスが一致
しない時に“１”となる。 【００５５】また、判別信号ＮＧＡＢを生成するために
フリップフロップ８４とＥＸ−ＯＲゲート８５とフリッ
プフロップ８６とが設けられている。フリップフロップ
８４及びフリップフロップ８６には、図７Ｃに示すクロ
ックパルスＣＫ１及び図７Ｄに示すクロックパルスＣＫ
２が夫々供給される。フリップフロップ８４には、フリ
ップフロップ７２の出力信号がクロックパルスＣＫ１に
より取り込まれる。 【００５６】クロックパルスＣＫ１は、図７Ｃに示すよ
うに、磁気ヘッド２Ａ及び磁気ヘッド２Ｂの夫々の再生
信号から上述のように検出されたフレームアドレスＦＲ
ＡＤ（フリップフロップ７２に貯えられている）をフリ
ップフロップ８４に取り込むためのクロックである。Ｅ
Ｘ−ＯＲゲート８５により、一方の磁気ヘッド２Ａの再
生信号から検出されたフレームアドレスと他方の磁気ヘ
ッド２Ｂの再生信号から検出されたフレームアドレスと
の一致が検出される。両者が一致する時に、“０”とな
り、両者が一致しない時に“１”となるＥＸ−ＯＲゲー
ト８５の出力信号がフリップフロップ８６にクロックパ
ルスＣＫ２（図７Ｄ）によって取り込まれる。このフリ
ップフロップ８６の出力信号が判別信号ＮＧＡＢとして
出力端子６２に取り出される。 【００５７】ｆ．補間動作及びエラー訂正動作の制御 上述のこの発明の一実施例において、補間回路３８は、
通常、エラー訂正回路３７からのＰＣＭ信号の各ワード
に付随するポインタを用いて補間動作を行う。この通常
の補間動作と別に補間コントロール回路４９から発生す
る補間制御信号によって、エラー訂正回路３７からのポ
インタと無関係に強制的に補間動作がなされる。この強
制的な補間動作がなされる時の再生状態について図８を
参照して説明する。 【００５８】図８は、磁気ヘッド２Ａ及び２Ｂの夫々の
再生信号の例を表している。図８Ａは、磁気ヘッド２Ａ
の再生信号及び磁気ヘッド２Ｂの再生信号の振幅が共に
小さくなった場合である。例えば再生時のアジマスが記
録時と異なり、アジマスロスによって再生信号の振幅が
小さくなったり、記録がされていない領域を再生したた
めに再生信号の振幅が小さくなる。このような再生状態
では、エラー検出回路４４のエラー検出の結果、エラー
が無いと判定される回数がｎ以下に減少する。然も、磁
気ヘッド２Ａ及び２Ｂの再生信号が共に、ｎ以下とな
り、個数検出回路４７の出力が“１”となる。これによ
って、補間コントロール回路４９から磁気ヘッド２Ａ及
び２Ｂの再生信号の両者に対して、強制的にポインタを
セットする補間制御信号が発生する。補間回路３８は、
セットされているポインタが多いので、前値ホールド動
作又はミューティング動作を行うことになる。 【００５９】図８Ｂは、一方の磁気ヘッド２Ａの再生信
号が、正規の振幅であり、他方の磁気ヘッド２Ｂの再生
信号の振幅が小さい場合を示している。例えば一方の磁
気ヘッドがクロッグしている装置によりつなぎ記録をし
た場合に、図８Ｂに示す再生信号が発生する。このよう
な再生状態では、磁気ヘッド２Ｂの再生信号は、エラー
を多く含むために訂正後のＰＣＭ信号の品質が悪い。つ
なぎ記録の場合では、フレームアドレスが隣接する２本
のトラック間で一致しない。従って、フレームアドレス
判定回路４３で形成される判別信号ＮＧＡＢが“１”と
なる。また、比較回路４８では、隣接する２本のトラッ
クからの再生データに関して、エラーの少ない方の再生
データが検出される。 【００６０】補間コントロール回路４９では、判定信号
ＮＧＡＢが“１”の時に、比較回路４８の比較出力信号
が有効とされて、エラーの少ない方の再生データを用い
て、エラーが多い方の再生データを補間する補間制御信
号が形成される。補間回路３８に供給されるＰＣＭ信号
の系列を（Ｌ０，Ｒ０，Ｌ１，Ｒ１，Ｌ２，Ｒ２，Ｌ
３，Ｒ３，Ｌ４・・・）と表すと、（Ｌ０，Ｒ１，Ｌ
２，Ｒ３，Ｌ４・・・）が磁気ヘッド２Ａにより再生さ
れるＰＣＭ信号であり、（Ｒ０，Ｌ１，Ｒ２，Ｌ３・・
・）が磁気ヘッド２Ｂにより再生されるＰＣＭ信号であ
る。 【００６１】入力端子５０から補間コントロール回路４
９に供給されるトラック識別信号は、磁気ヘッド２Ａに
より再生されるＰＣＭ信号の期間で“０”となり、磁気
ヘッド２Ｂにより再生されるＰＣＭ信号の期間で“１”
となるパルス信号である。このトラック識別信号と比較
回路４８の比較出力信号とから一方の磁気ヘッドにより
再生されたＰＣＭ信号の期間と対応して“１”となる補
間制御信号が補間コントロール回路４９において形成さ
れる。補間制御信号が“１”の期間のＰＣＭ信号に対し
てポインタがセットされる。従って、補間回路３８で
は、よりエラーの少ない一方の磁気ヘッドの再生ＰＣＭ
信号を用いて、他方の磁気ヘッドの再生ＰＣＭ信号が補
間される。 【００６２】図８Ｃは、トラックが曲がっているため
に、磁気ヘッド２Ａ及び磁気ヘッド２Ｂが他のトラック
を途中から走査した時の磁気ヘッド２Ａ及び磁気ヘッド
２Ｂの夫々の再生信号を示している。このような再生状
態は、１トラック内のフレームアドレスとして異なった
ものが再生され、判別信号ＮＧＴＲが“１”となる。こ
の判別信号ＮＧＴＲがエラー訂正回路３７に供給され、
Ｃ２復号におけるポインタイレージャ訂正が禁止され
る。Ｃ２復号では、エラー訂正符号Ｃ２を用いたエラー
訂正により、１シンボル又は２シンボルのエラーシンボ
ルが訂正されると共に、Ｃ１復号で生成されたＣ１ポイ
ンタを用いてイレージャ訂正が行われる。しかしなが
ら、上述のように２本のトラックに跨って磁気ヘッドが
走査するような再生状態では、Ｃ１復号において生成さ
れたＣ１ポインタの信頼度が低く、Ｃ１ポインタを用い
たイレージャ訂正が判別信号ＮＧＴＲにより禁止され
る。 【００６３】上述のような補間動作の制御及びエラー訂
正動作の制御を行うことにより、再生音中に耳障りな異
常音が発生することが確実に防止される。 【００６４】なお、記録データのＰＣＭ−ＩＤに対し
て、単純パリティ以外にＣＲＣコードによってエラー検
出可能なデータ構成とする場合にもこの発明は適用でき
る。 【００６５】 【発明の効果】この発明に依れば、ＰＣＭ信号に対する
エラー訂正符号の復号結果とは別に付加コードの復号状
態を用いているので、再生信号の振幅が小さくなり、エ
ラー訂正符号が誤った復号を行うおそれがある場合に
も、異常な再生音が発生することを確実に防止すること
ができる。

【図面の簡単な説明】 【図１】この発明を適用することができる回転ヘッド式
のディジタルテープレコーダの全体の構成を示すブロッ
ク図である。 【図２】ディジタルテープレコーダのテープフォーマッ
トを示す略線図である。 【図３】ディジタルテープレコーダのトラックフォーマ
ット及びブロックフォーマットの説明に用いる略線図で
ある。 【図４】ディジタルテープレコーダのエラー訂正符号の
説明に用いる略線図である。 【図５】この発明の一実施例の主要部のブロック図であ
る。 【図６】フレームアドレス判定回路の構成を示す接続図
及びその動作説明に用いるタイムチャートである。 【図７】フレームアドレス判定回路の構成を示す接続図
及びその動作説明に用いるタイムチャートである。 【図８】この発明の説明に用いる再生信号の波形図であ
る。 【符号の説明】 １ ドラム ２Ａ、２Ｂ 磁気ヘッド ３ 磁気テープ １３ 記録信号処理回路 １８ 再生信号処理回路 ３２ 復調回路 ３５ データバス ３６ バッファＲＡＭ ３７ エラー訂正回路 ３８ 補間回路 ４０ ブロックアドレス検出回路 ４２ フレームアドレス検出回路 ４３ フレームアドレス判定回路 ４４ エラー検出回路 ４７ 個数検出回路 ４８ 比較回路 ４９ 補間コントロール回路

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ１１Ｂ 20/18 Ｇ 9074−5Ｄ

Claims (1)

1. 【特許請求の範囲】 １対の磁気ヘッドが所定の角間隔をもって取り付けられ
   ている回転ヘッドと、 上記回転ヘッドに巻架される磁気テープと、 上記磁気ヘッドによって再生された再生信号を復調する
   復調手段と、 上記復調手段から得られる再生信号のエラー訂正処理を
   行うエラー訂正手段と、 上記復調手段から得られる再生データの中のフレームア
   ドレスを検出するフレームアドレス検出手段と、 上記フレームアドレス検出手段から供給されるフレーム
   アドレスが、同一トラック上で異なるフレームアドレス
   が検出されたか否かを判定するフレームアドレス判定手
   段と、 上記フレームアドレス判定手段の結果に応じて上記エラ
   ー訂正手段における誤り二重訂正復号における一重訂正
   ポインタを用いたポインタイレージャ訂正を禁止するこ
   とを特徴とするディジタルテープレコーダ。