JPH07107782B2 - ディジタルテープレコーダ - Google Patents
ディジタルテープレコーダInfo
- Publication number
- JPH07107782B2 JPH07107782B2 JP61043274A JP4327486A JPH07107782B2 JP H07107782 B2 JPH07107782 B2 JP H07107782B2 JP 61043274 A JP61043274 A JP 61043274A JP 4327486 A JP4327486 A JP 4327486A JP H07107782 B2 JPH07107782 B2 JP H07107782B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- error correction
- signal
- reproduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、エラー訂正符号を用いた、例えば回転ヘッ
ド式のディジタルテープレコーダに関する。
ド式のディジタルテープレコーダに関する。
この発明は、エラー訂正符号化がされたデータをメモリ
に書き込む動作と、メモリから読み出したデータの復号
処理動作とを並行して行う復号装置において、メモリに
データを書き込むためのアドレスと復号処理動作のため
のメモリのアドレスとを比較する比較回路と、比較回路
により、書き込み動作より復号処理動作が先行すること
を検出する時に、書き込み動作を禁止させるための制御
手段とを設けることにより、訂正処理がされたデータを
書き替えてしまったり、復号処理で得られたポインタを
壊すことを防止するものである。
に書き込む動作と、メモリから読み出したデータの復号
処理動作とを並行して行う復号装置において、メモリに
データを書き込むためのアドレスと復号処理動作のため
のメモリのアドレスとを比較する比較回路と、比較回路
により、書き込み動作より復号処理動作が先行すること
を検出する時に、書き込み動作を禁止させるための制御
手段とを設けることにより、訂正処理がされたデータを
書き替えてしまったり、復号処理で得られたポインタを
壊すことを防止するものである。
ディジタルオーディオ信号（PCM信号と称する）を一対
の回転ヘッドにより記録／再生する場合のエラー訂正符
号として、１個の回転ヘッドにより記録／再生される量
のPCM信号をマトリクスに配置し、このマトリクス配置
の縦方向に整列するPCM信号毎にエラー訂正符号C1の符
号化を行い、マトリクス配置の横方向に整列するPCM信
号毎にエラー訂正符号C2の符号化を行うものが用いられ
ている。このエラー訂正符号の符号化がされたPCM信
号，エラー訂正符号C1及びC2の夫々のチェックシンボル
が縦方向に整列するもの毎に記録／再生される。再生信
号のエラー訂正は、エラー訂正符号C1の復号（C1復号）
が行われ、次にエラー訂正符号C2の復号（C2復号）が行
われる。
の回転ヘッドにより記録／再生する場合のエラー訂正符
号として、１個の回転ヘッドにより記録／再生される量
のPCM信号をマトリクスに配置し、このマトリクス配置
の縦方向に整列するPCM信号毎にエラー訂正符号C1の符
号化を行い、マトリクス配置の横方向に整列するPCM信
号毎にエラー訂正符号C2の符号化を行うものが用いられ
ている。このエラー訂正符号の符号化がされたPCM信
号，エラー訂正符号C1及びC2の夫々のチェックシンボル
が縦方向に整列するもの毎に記録／再生される。再生信
号のエラー訂正は、エラー訂正符号C1の復号（C1復号）
が行われ、次にエラー訂正符号C2の復号（C2復号）が行
われる。
C1復号及びC2復号を行う場合、１個のマトリクスと対応
する再生データがバッファメモリに書き込まれる。次
に、バッファメモリから符号C1の系列毎に読み出された
データのエラー訂正の処理を行い、訂正後のデータ及び
エラーの有無を示すポインタをバッファメモリに書き込
む（C1復号）。そして、バッファメモリに貯えられてい
るC1復号がされたデータ及びポインタが符号C2の系列毎
に読み出され、読みだされたデータのエラー訂正の処理
を行い、訂正後のデータ及びポインタがバッファメモリ
に書き込まれる（C2復号）。バッファメモリからC1復号
及びC2復号がされたPCMデータとポインタがデータの本
来の順序で読みだされ、補間回路において、エラーデー
タが補間される。
する再生データがバッファメモリに書き込まれる。次
に、バッファメモリから符号C1の系列毎に読み出された
データのエラー訂正の処理を行い、訂正後のデータ及び
エラーの有無を示すポインタをバッファメモリに書き込
む（C1復号）。そして、バッファメモリに貯えられてい
るC1復号がされたデータ及びポインタが符号C2の系列毎
に読み出され、読みだされたデータのエラー訂正の処理
を行い、訂正後のデータ及びポインタがバッファメモリ
に書き込まれる（C2復号）。バッファメモリからC1復号
及びC2復号がされたPCMデータとポインタがデータの本
来の順序で読みだされ、補間回路において、エラーデー
タが補間される。
上述の復号プロセスは、再生データを一旦バッファメモ
リに格納してからC1復号及びC2復号を行うものである。
しかしながら、復号処理の時間を短縮するために、バッ
ファメモリに再生データを格納する動作とC1復号とが並
行して行われる。一例として、回転ヘッド型のディジタ
ルテープレコーダは、180°の角間隔で対向する一対の
回転ヘッドが90°の巻き付け角で巻き付けられた磁気テ
ープに交互に摺接する。従って、再生（PB）データは、
第７図Ａに示すように、回転ヘッドの１回転（360°）
の中で、90°ずつの期間で一対の回転ヘッドから交互に
再生される。
リに格納してからC1復号及びC2復号を行うものである。
しかしながら、復号処理の時間を短縮するために、バッ
ファメモリに再生データを格納する動作とC1復号とが並
行して行われる。一例として、回転ヘッド型のディジタ
ルテープレコーダは、180°の角間隔で対向する一対の
回転ヘッドが90°の巻き付け角で巻き付けられた磁気テ
ープに交互に摺接する。従って、再生（PB）データは、
第７図Ａに示すように、回転ヘッドの１回転（360°）
の中で、90°ずつの期間で一対の回転ヘッドから交互に
再生される。
再生データは、再生データ中のブロックアドレスに従っ
てバッファメモリに１ブロックずつ書き込まれる。この
再生データの書き込みが或る程度なされると、書き込み
動作と並行して既に書き込まれているデータが読み出さ
れ、読み出されたデータに関してC1復号が行われる。C1
復号によりエラー訂正されたPCM信号がバッファメモリ
に書き込まれると共に、C1復号で発生したポインタ（C1
ポインタ）がバッファメモリに書き込まれる。再生デー
タ中の符号C1のチェックシンボル（パリティデータＰ）
は、C1復号が終了した後は不要なデータであるので、C1
復号のポインタはバッファメモリ中のパリティデータＰ
が記憶されていた領域に書き込まれる。C2復号は、C1復
号後にバッファメモリに貯えられているPCM信号，符号C
2のチェックシンボル（パリティデータＱ）及びC1ポイ
ンタを用いてなされる。
てバッファメモリに１ブロックずつ書き込まれる。この
再生データの書き込みが或る程度なされると、書き込み
動作と並行して既に書き込まれているデータが読み出さ
れ、読み出されたデータに関してC1復号が行われる。C1
復号によりエラー訂正されたPCM信号がバッファメモリ
に書き込まれると共に、C1復号で発生したポインタ（C1
ポインタ）がバッファメモリに書き込まれる。再生デー
タ中の符号C1のチェックシンボル（パリティデータＰ）
は、C1復号が終了した後は不要なデータであるので、C1
復号のポインタはバッファメモリ中のパリティデータＰ
が記憶されていた領域に書き込まれる。C2復号は、C1復
号後にバッファメモリに貯えられているPCM信号，符号C
2のチェックシンボル（パリティデータＱ）及びC1ポイ
ンタを用いてなされる。
上述の復号装置において、再生データのバッファメモリ
への書き込み処理とC1復号とを並行して行う時に、再生
データのブロックアドレスの読み取りが間違える場合が
生じる。このためC1復号によって既に訂正されたPCM信
号及びC1ポインタが格納されているブロックに対して再
生データが書き込まれ、訂正後のPCM信号及びC1ポイン
タが壊される。従って、C1復号によりエラー訂正された
PCM信号が無関係なPCM信号に変えられて、異常音が発生
する欠点があった。また、パリティデータＰのメモリー
領域にC1ポインタを書き込んでいるために、C1ポインタ
が壊されることの影響は、頗る大きい。ブロックアドレ
スの読み取りの間違えの他に、ドラムに手が触れたり、
振動などによって、ヘッド切り替えパルスの位相がずれ
る時にも、上述と同様の問題点が発生するおそれがあっ
た。
への書き込み処理とC1復号とを並行して行う時に、再生
データのブロックアドレスの読み取りが間違える場合が
生じる。このためC1復号によって既に訂正されたPCM信
号及びC1ポインタが格納されているブロックに対して再
生データが書き込まれ、訂正後のPCM信号及びC1ポイン
タが壊される。従って、C1復号によりエラー訂正された
PCM信号が無関係なPCM信号に変えられて、異常音が発生
する欠点があった。また、パリティデータＰのメモリー
領域にC1ポインタを書き込んでいるために、C1ポインタ
が壊されることの影響は、頗る大きい。ブロックアドレ
スの読み取りの間違えの他に、ドラムに手が触れたり、
振動などによって、ヘッド切り替えパルスの位相がずれ
る時にも、上述と同様の問題点が発生するおそれがあっ
た。
従って、この発明の目的は、バッファメモリに貯えられ
ている訂正後のPCMデータ或いはポインタが再生データ
により壊されることが防止されたディジタルテープレコ
ーダを提供することにある。
ている訂正後のPCMデータ或いはポインタが再生データ
により壊されることが防止されたディジタルテープレコ
ーダを提供することにある。
この発明は、記録媒体から再生した再生信号を復調する
復調手段と、 復調手段から供給される再生データから再生ブロックア
ドレスを検出するブロックアドレス検出手段と、 復調手段から供給される再生データを取り込む記憶手段
と、 記憶手段に貯えられているデータをエラー訂正処理する
エラー訂正手段と、 エラー訂正処理のために、データを記憶手段から読み出
すためのアドレスとエラー訂正後のデータ及びポインタ
を記憶手段に書き込むためのアドレスとを発生させるエ
ラー訂正用アドレス発生手段と、 ブロックアドレス検出手段で検出された再生ブロックア
ドレスとエラー訂正処理時にデータを記憶手段から読み
出すためのブロックアドレスを比較する比較手段と、 比較手段の結果に応じて記憶手段への再生データの書き
込みを禁止する制御手段とを備えてなるディジタルテー
プレコーダである。
復調手段と、 復調手段から供給される再生データから再生ブロックア
ドレスを検出するブロックアドレス検出手段と、 復調手段から供給される再生データを取り込む記憶手段
と、 記憶手段に貯えられているデータをエラー訂正処理する
エラー訂正手段と、 エラー訂正処理のために、データを記憶手段から読み出
すためのアドレスとエラー訂正後のデータ及びポインタ
を記憶手段に書き込むためのアドレスとを発生させるエ
ラー訂正用アドレス発生手段と、 ブロックアドレス検出手段で検出された再生ブロックア
ドレスとエラー訂正処理時にデータを記憶手段から読み
出すためのブロックアドレスを比較する比較手段と、 比較手段の結果に応じて記憶手段への再生データの書き
込みを禁止する制御手段とを備えてなるディジタルテー
プレコーダである。
再生（受信）データをメモリに書き込む時のアドレス即
ち再生データから読み取られたブロックアドレスAWと、
復号処理動作（C1復号）を行っているブロックアドレス
ARとが常に比較されている。メモリは、エラー訂正符号
の処理の単位であるマトリクスの列方向のブロック毎に
順番に書き込み／読み出しがなされる。二個のブロック
アドレスAW及びARを比較することにより、（AW＞AR）の
時は、正常な動作である。しかし、（AW＜AR）の場合
は、復号処理がされるブロックアドレスARより再生デー
タが書き込まれるブロックアドレスAWが先行する異常な
動作である。従って、（AW＜AR）の関係となるブロック
アドレスに対しては、再生データの書き込みが禁止され
る。これによって、C1復号で訂正されたPCM信号及びC1
ポインタが壊されることが防止される。
ち再生データから読み取られたブロックアドレスAWと、
復号処理動作（C1復号）を行っているブロックアドレス
ARとが常に比較されている。メモリは、エラー訂正符号
の処理の単位であるマトリクスの列方向のブロック毎に
順番に書き込み／読み出しがなされる。二個のブロック
アドレスAW及びARを比較することにより、（AW＞AR）の
時は、正常な動作である。しかし、（AW＜AR）の場合
は、復号処理がされるブロックアドレスARより再生デー
タが書き込まれるブロックアドレスAWが先行する異常な
動作である。従って、（AW＜AR）の関係となるブロック
アドレスに対しては、再生データの書き込みが禁止され
る。これによって、C1復号で訂正されたPCM信号及びC1
ポインタが壊されることが防止される。
以下、この発明を回転ヘッド型のディジタルテープレコ
ーダ（R DATと略称される）に適用した一実施例につい
て図面を参照して説明する。この一実施例の説明は、下
記の順序に従ってなされる。
ーダ（R DATと略称される）に適用した一実施例につい
て図面を参照して説明する。この一実施例の説明は、下
記の順序に従ってなされる。
a.ディジタルテープレコーダの全体の構成 b.ディジタルテープレコーダのデータ構成 c.ディジタルテープレコーダのエラー訂正符号 d.再生信号処理回路 a.ディジタルテープレコーダの全体の構成 第１図は、回転ヘッド式のディジタルテープレコーダ所
謂R DATの全体の構成を示す。１は、直径が30mmで2000r
pmで回転されるドラムである。ドラム１に180°の角間
隔でもって一対の磁気ヘッド2A及び2Bが取り付けられ
る。ドラム１の周面に90°の巻き付け角で斜めに磁気テ
ープ３（一点鎖線で示される）が巻き付けられる。磁気
テープ３は、テープカセットのリールハブ4A及び4B間に
かけわたされ、キャプスタン５及びピンチローラ６によ
り、8.15（mm/sec）の速度で走行される。
謂R DATの全体の構成を示す。１は、直径が30mmで2000r
pmで回転されるドラムである。ドラム１に180°の角間
隔でもって一対の磁気ヘッド2A及び2Bが取り付けられ
る。ドラム１の周面に90°の巻き付け角で斜めに磁気テ
ープ３（一点鎖線で示される）が巻き付けられる。磁気
テープ３は、テープカセットのリールハブ4A及び4B間に
かけわたされ、キャプスタン５及びピンチローラ６によ
り、8.15（mm/sec）の速度で走行される。
磁気ヘッド2A及び2Bが交互に磁気テープ３に摺接するこ
とにより、第２図に示すように傾斜したトラック7A及び
7Bが磁気テープ３に形成される。磁気テープ３のテープ
幅Ａは、3.81mmであ。一方の回転ヘッド2Aの磁気ギャッ
プは、トラックと直交する方向に対して＋α傾けられ、
他方の回転ヘッド2Bの磁気ギャップは、トラックと直交
する方向に対して−α傾けられている。（α＝20°）と
されている。この磁気ヘッド2A及び2Bの磁気ギャップの
角度は、夫々−アジマス及び−アジマスと称される。
とにより、第２図に示すように傾斜したトラック7A及び
7Bが磁気テープ３に形成される。磁気テープ３のテープ
幅Ａは、3.81mmであ。一方の回転ヘッド2Aの磁気ギャッ
プは、トラックと直交する方向に対して＋α傾けられ、
他方の回転ヘッド2Bの磁気ギャップは、トラックと直交
する方向に対して−α傾けられている。（α＝20°）と
されている。この磁気ヘッド2A及び2Bの磁気ギャップの
角度は、夫々−アジマス及び−アジマスと称される。
磁気ヘッド2A及び2Bは、ヘッド切り替えスイッチ８によ
り交互に選択され、記録／再生スイッチ９の端子ｒから
の記録信号が回転トランス（図示せず）を介して磁気ヘ
ッド2A及び2Bに供給され、磁気ヘッド2A及び2Bの夫々の
再生信号が回転トランス（図示せず）を介して記録／再
生スイッチ９の端子ｐに取り出される。
り交互に選択され、記録／再生スイッチ９の端子ｒから
の記録信号が回転トランス（図示せず）を介して磁気ヘ
ッド2A及び2Bに供給され、磁気ヘッド2A及び2Bの夫々の
再生信号が回転トランス（図示せず）を介して記録／再
生スイッチ９の端子ｐに取り出される。
入力端子10からのアナログオーディオ信号がローパスフ
ィルタ11を介してA/D変換器12に供給され、（サンプリ
ング周波数:48KHz,16ビット直線量子化）でもってディ
ジタルオーディオ信号に変換される。A/D変換器12から
のディジタルオーディオ信号が記録信号処理回路13に供
給される。記録信号処理回路13では、ディジタルオーデ
ィオ信号のエラー訂正符号化及び後述するような記録デ
ータのフォーマットへの変換が行われる。この場合、記
録される信号のプリエンファシスのオン／オフ，サンプ
リング周波数，量子化ビット数等を識別するID信号（PC
M-ID）が付加される。また、記録される信号のプログラ
ムナンバー，タイムコード等のサブコード及びサブコー
ドのためのID信号（サブコードID）がサブコードエンコ
ーダ（図示せず）により、形成され、端子14から記録信
号処理回路13に供給される。
ィルタ11を介してA/D変換器12に供給され、（サンプリ
ング周波数:48KHz,16ビット直線量子化）でもってディ
ジタルオーディオ信号に変換される。A/D変換器12から
のディジタルオーディオ信号が記録信号処理回路13に供
給される。記録信号処理回路13では、ディジタルオーデ
ィオ信号のエラー訂正符号化及び後述するような記録デ
ータのフォーマットへの変換が行われる。この場合、記
録される信号のプリエンファシスのオン／オフ，サンプ
リング周波数，量子化ビット数等を識別するID信号（PC
M-ID）が付加される。また、記録される信号のプログラ
ムナンバー，タイムコード等のサブコード及びサブコー
ドのためのID信号（サブコードID）がサブコードエンコ
ーダ（図示せず）により、形成され、端子14から記録信
号処理回路13に供給される。
記録信号処理回路13からは、１トラック分ずつのシリア
ルの記録データが磁気ヘッド2A及び2Bの回転と同期して
発生する。記録データが記録アンプ15及び記録／再生ス
イッチ９の端子ｒを通じてヘッド切り替えスイッチ８に
供給される。ヘッド切り替えスイッチ８によって、記録
データが磁気ヘッド2A及び2Bに交互に供給される。
ルの記録データが磁気ヘッド2A及び2Bの回転と同期して
発生する。記録データが記録アンプ15及び記録／再生ス
イッチ９の端子ｒを通じてヘッド切り替えスイッチ８に
供給される。ヘッド切り替えスイッチ８によって、記録
データが磁気ヘッド2A及び2Bに交互に供給される。
磁気ヘッド2A及び2Bにより再生された信号は、ヘッド切
り替えスイッチ８と記録／再生スイッチ９の端子ｐとを
通じて再生アンプ16に供給される。再生アンプ16の出力
信号がPLL17に供給され、PLL17において、再生信号と同
期したクロックが抽出される。再生信号は、再生信号処
理回路18において、エラー訂正，補間等の処理を受け、
再生ディジタルオーディオ信号がD/A変換器19に供給さ
れる。D/A変換器19からの再生オーディオ信号がローパ
スフィルタ20を介して出力端子21に取り出される。これ
と共に、再生信号処理回路18では、サブコード及びサブ
コードIDが分離され、出力端子22に取り出される。出力
端子22には、サブコードデコーダが接続され、制御用の
データ等がサブコードから形成される。
り替えスイッチ８と記録／再生スイッチ９の端子ｐとを
通じて再生アンプ16に供給される。再生アンプ16の出力
信号がPLL17に供給され、PLL17において、再生信号と同
期したクロックが抽出される。再生信号は、再生信号処
理回路18において、エラー訂正，補間等の処理を受け、
再生ディジタルオーディオ信号がD/A変換器19に供給さ
れる。D/A変換器19からの再生オーディオ信号がローパ
スフィルタ20を介して出力端子21に取り出される。これ
と共に、再生信号処理回路18では、サブコード及びサブ
コードIDが分離され、出力端子22に取り出される。出力
端子22には、サブコードデコーダが接続され、制御用の
データ等がサブコードから形成される。
ヘッド切り替えスイッチ８及び記録／再生切り替えスイ
ッチ９を制御するための制御信号は、タイミング制御回
路23により形成される。また、タイミング制御回路23
は、記録信号処理回路13及び再生信号処理回路18の夫々
が必要とするクロック信号，タイミング信号を発生す
る。
ッチ９を制御するための制御信号は、タイミング制御回
路23により形成される。また、タイミング制御回路23
は、記録信号処理回路13及び再生信号処理回路18の夫々
が必要とするクロック信号，タイミング信号を発生す
る。
b.ディジタルテープレコーダのデータ構成 一本のトラックに記録されるデータの全体が１セグメン
トと称される。第３図Ａは、一方の回転ヘッドにより記
憶される１セグメントのデータの構成を示す。記録デー
タの単位量を１ブロックとする時に、１セグメントに
は、196ブロックの（7500μsec）のデータが含まれる。
トラックの端部に相当する１セグメントの両端部の夫々
にマージン（11ブロック）が設けられる。このマージン
の夫々に隣接してサブコード１及びサブコード２が記録
される。この２つのサブコードは、同一のデータであっ
て、二重記録がなされている。サブコードは、プログラ
ムナンバー，タイムコードである。サブコードの８ブロ
ックの記録領域の両側にPLLのラン・イン区間（２ブロ
ック）及びポスト・アンブル区間（１ブロック）が配さ
れている。
トと称される。第３図Ａは、一方の回転ヘッドにより記
憶される１セグメントのデータの構成を示す。記録デー
タの単位量を１ブロックとする時に、１セグメントに
は、196ブロックの（7500μsec）のデータが含まれる。
トラックの端部に相当する１セグメントの両端部の夫々
にマージン（11ブロック）が設けられる。このマージン
の夫々に隣接してサブコード１及びサブコード２が記録
される。この２つのサブコードは、同一のデータであっ
て、二重記録がなされている。サブコードは、プログラ
ムナンバー，タイムコードである。サブコードの８ブロ
ックの記録領域の両側にPLLのラン・イン区間（２ブロ
ック）及びポスト・アンブル区間（１ブロック）が配さ
れている。
また、データの記録がなされないインター・ブロック・
ギャップが設けられ、３ブロックのインター・ブロック
・ギャップに挟まれ、ATF用のパイロット信号が５ブロ
ックにわたって記録されている。１セグメントの中央部
の130ブロックの長さの領域内で、２ブロックのPLLのラ
ン・イン区間を除く128ブロックの長さの領域に記録処
理がなされたPCM信号が記録される。このPCM信号は、回
転ヘッドが1/2回転する時間のオーディオ信号と対応す
るデータである。
ギャップが設けられ、３ブロックのインター・ブロック
・ギャップに挟まれ、ATF用のパイロット信号が５ブロ
ックにわたって記録されている。１セグメントの中央部
の130ブロックの長さの領域内で、２ブロックのPLLのラ
ン・イン区間を除く128ブロックの長さの領域に記録処
理がなされたPCM信号が記録される。このPCM信号は、回
転ヘッドが1/2回転する時間のオーディオ信号と対応す
るデータである。
このPCM信号は、Ｌ（左）チャンネル及びＲ（右）チャ
ンネルからなる２チャンネルステレオPCM信号及びエラ
ー検出／訂正符号のパリティデータからなる。第３図Ａ
に示される１セグメントが磁気ヘッド2Aにより記録／再
生される場合、PCM信号記録領域の左側の半部には、デ
ータLeが記録され、その右側の半部には、データRoが記
録される。データLeは、Ｌチャンネルの偶数番目のデー
タ及びこのデータに関してのパリティデータからなり、
データRoは、Ｒチャンネルの奇数番目のデータ及びこの
データに関してのパリティデータからなる。奇数番及び
偶数番は、インターリーブブロックの最初から数えた順
番である。
ンネルからなる２チャンネルステレオPCM信号及びエラ
ー検出／訂正符号のパリティデータからなる。第３図Ａ
に示される１セグメントが磁気ヘッド2Aにより記録／再
生される場合、PCM信号記録領域の左側の半部には、デ
ータLeが記録され、その右側の半部には、データRoが記
録される。データLeは、Ｌチャンネルの偶数番目のデー
タ及びこのデータに関してのパリティデータからなり、
データRoは、Ｒチャンネルの奇数番目のデータ及びこの
データに関してのパリティデータからなる。奇数番及び
偶数番は、インターリーブブロックの最初から数えた順
番である。
他方の磁気ヘッドにより形成されるトラックには、上述
の一方のトラックと同一の構成で１セグメントのデータ
が記録される。この他方のトラックの１セグメントのデ
ータ中のデータ区間には、その左側の半部にデータReが
記録され、その右側の半部にデータLoが記録される。デ
ータReは、Ｒチャンネルの偶数番目のデータ及びこのデ
ータに関してのパリティデータからなる。データLoは、
Ｌチャンネルの奇数番目のデータ及びこのデータに関し
てのパリティデータからなる。このように、角チャンネ
ルの偶数番目のデータ及び奇数番目のデータを隣接する
２本のトラックに分けて記録すると共に、同一のトラッ
クにＬチャンネル及びＲチャンネルのデータを記録する
のは、ドロップアウト等により、同一のチャンネルの連
続するデータが誤ることを防止するためである。
の一方のトラックと同一の構成で１セグメントのデータ
が記録される。この他方のトラックの１セグメントのデ
ータ中のデータ区間には、その左側の半部にデータReが
記録され、その右側の半部にデータLoが記録される。デ
ータReは、Ｒチャンネルの偶数番目のデータ及びこのデ
ータに関してのパリティデータからなる。データLoは、
Ｌチャンネルの奇数番目のデータ及びこのデータに関し
てのパリティデータからなる。このように、角チャンネ
ルの偶数番目のデータ及び奇数番目のデータを隣接する
２本のトラックに分けて記録すると共に、同一のトラッ
クにＬチャンネル及びＲチャンネルのデータを記録する
のは、ドロップアウト等により、同一のチャンネルの連
続するデータが誤ることを防止するためである。
第３図Ｂは、PCM信号の１ブロックのデータ構成を示
す。１ブロックの先頭に８ビット（１シンボル）のブロ
ック同期信号が付加され、次に８ビットのPCM-IDが付加
される。PCM-IDの次に、ブロックアドレスが付加され
る。このPCM-ID及びブロックアドレスの２シンボル（W1
及びW2）に関して、単純パリティのエラー訂正符号化の
処理が行われ、８ビットのパリティがブロックアドレス
の次に付加される。ブロックアドレスは、第３図Ｄに示
すように、最上位ビット（MSB）を除く７ビットにより
構成され、この最上位ビットが“0"とされることによ
り、PCMブロックであることが示される。
す。１ブロックの先頭に８ビット（１シンボル）のブロ
ック同期信号が付加され、次に８ビットのPCM-IDが付加
される。PCM-IDの次に、ブロックアドレスが付加され
る。このPCM-ID及びブロックアドレスの２シンボル（W1
及びW2）に関して、単純パリティのエラー訂正符号化の
処理が行われ、８ビットのパリティがブロックアドレス
の次に付加される。ブロックアドレスは、第３図Ｄに示
すように、最上位ビット（MSB）を除く７ビットにより
構成され、この最上位ビットが“0"とされることによ
り、PCMブロックであることが示される。
７ビットのブロックアドレスが（00）〜（7F）（16進表
示）と順次変化する。ブロックアドレスの下位３ビット
が（000）（010）（100）（110）の各ブロックに記録さ
れるPCM-IDが定められている。ブロックアドレスの下位
３ビットが（001）（011）（101）（111）の各ブロック
アドレスは、PCM-IDのオプショナルコードが記録可能と
されている。PCM-ID中には、夫々が２ビットのID1〜ID8
と４ビットのフレームアドレスが含まれる。ID1〜ID7
は、夫々識別情報が定義されている。32個のID8によ
り、パックが構成される。例えば、ID1は、フォーマッ
トIDであり、オーディオ用か他の用途かがID1により識
別され、ID2により、プリエンファシスのオン／オフと
プリエンファシスの特性が識別され、ID3により、サン
プリング周波数が識別される。上述のID1〜ID7とフレー
ムアドレスは、インターリーブペアのセグメントで同一
のデータとされる。
示）と順次変化する。ブロックアドレスの下位３ビット
が（000）（010）（100）（110）の各ブロックに記録さ
れるPCM-IDが定められている。ブロックアドレスの下位
３ビットが（001）（011）（101）（111）の各ブロック
アドレスは、PCM-IDのオプショナルコードが記録可能と
されている。PCM-ID中には、夫々が２ビットのID1〜ID8
と４ビットのフレームアドレスが含まれる。ID1〜ID7
は、夫々識別情報が定義されている。32個のID8によ
り、パックが構成される。例えば、ID1は、フォーマッ
トIDであり、オーディオ用か他の用途かがID1により識
別され、ID2により、プリエンファシスのオン／オフと
プリエンファシスの特性が識別され、ID3により、サン
プリング周波数が識別される。上述のID1〜ID7とフレー
ムアドレスは、インターリーブペアのセグメントで同一
のデータとされる。
第３図Ｃは、サブコードの１ブロックのデータ構成を示
す。前述のPCMブロックと同様のデータ構成とされる。
第３図Ｅに示すように、サブコードブロックのシンボル
W2の最上位ビットが“1"とされ、サブコードブロックで
あることが示される。このシンボルW2の下位４ビットが
ブロックアドレスとされ、シンボルW1の８ビットとシン
ボルW2中のMSB及びブロックアドレスを除く３ビットと
がサブコードIDとされている。サブコードブロックの２
シンボル（W1及びW2）に関して、単純パリティのエラー
訂正符号化の処理が行われ、８ビットのパリティが付加
される。
す。前述のPCMブロックと同様のデータ構成とされる。
第３図Ｅに示すように、サブコードブロックのシンボル
W2の最上位ビットが“1"とされ、サブコードブロックで
あることが示される。このシンボルW2の下位４ビットが
ブロックアドレスとされ、シンボルW1の８ビットとシン
ボルW2中のMSB及びブロックアドレスを除く３ビットと
がサブコードIDとされている。サブコードブロックの２
シンボル（W1及びW2）に関して、単純パリティのエラー
訂正符号化の処理が行われ、８ビットのパリティが付加
される。
サブコードIDは、ブロックアドレスの偶数番目（ブロッ
クアドレスのLSB（最下位ビット）が“0"）に記録され
るものと、その奇数番目（ブロックアドレスのLSBが
“1"）に記録されるものとで異なるデータとされてい
る。サブコードIDには、再生方法を指定するコントロー
ルID,タイムコード等が含まれている。サブコードデー
タは、PCMデータと同様にリード・ソロモン符号による
エラー訂正符号の処理を受けている。
クアドレスのLSB（最下位ビット）が“0"）に記録され
るものと、その奇数番目（ブロックアドレスのLSBが
“1"）に記録されるものとで異なるデータとされてい
る。サブコードIDには、再生方法を指定するコントロー
ルID,タイムコード等が含まれている。サブコードデー
タは、PCMデータと同様にリード・ソロモン符号による
エラー訂正符号の処理を受けている。
c.ディジタルテープレコーダのエラー訂正符号 １セグメントに記録される128ブロックのデータごとに
エラー検出／訂正符号の処理がなされている。第４図Ａ
は、一方の磁気ヘッド2Aにより記録されるデータの符号
構成を示し、第４図Ｂは、他方の磁気ヘッド2Bにより記
録されるデータの符号構成を示す。量子化ビット数が16
ビットのPCM信号は、上位の８ビット及び下位の８ビッ
トに分けられ、８ビットを１シンボルとしてエラー検出
／訂正符号の符号化がなされる。
エラー検出／訂正符号の処理がなされている。第４図Ａ
は、一方の磁気ヘッド2Aにより記録されるデータの符号
構成を示し、第４図Ｂは、他方の磁気ヘッド2Bにより記
録されるデータの符号構成を示す。量子化ビット数が16
ビットのPCM信号は、上位の８ビット及び下位の８ビッ
トに分けられ、８ビットを１シンボルとしてエラー検出
／訂正符号の符号化がなされる。
１セグメントには、（128×32＝4096シンボル）のデー
タが記録される。第４図Ａに示すように、（L0,L2,・・
・L1438）のシンボルからなるＬチャンネルの偶数番目
のデータLeと、（R1,R3,・・・R1439）のＲチャンネル
の奇数番目のデータRoとからなるデータの２次元配列の
垂直方向及び水平方向の夫々に関してエラー検出符号C1
及びエラー訂正符号C2の符号化がなされる。垂直方向の
28個のシンボルには、（32,28,5）リード・ソロモン符
号を用いたC1符号の符号化がなされる。このC1符号の４
シンボルのパリティデータＰが２次元配列の最後の位置
に配される。また、水平方向の52個のシンボルに対して
（32,26,7）リード・ソロモン符号を用いたC2符号の符
号化がなされる。このC2符号は、52シンボルの２シンボ
ル毎の26シンボルに対してなされ、１つの符号系列に関
して６個のシンボルからなるパリティデータＱが発生す
る。C2符号の計12個のシンボルからなるパリティデータ
Ｑが２次元配列の中央部に配される。水平方向に位置す
る他の52個のPCMデータのシンボルに関しても同様のC2
符号の符号化がなされ、そのパリティデータＱが中央部
に配される。
タが記録される。第４図Ａに示すように、（L0,L2,・・
・L1438）のシンボルからなるＬチャンネルの偶数番目
のデータLeと、（R1,R3,・・・R1439）のＲチャンネル
の奇数番目のデータRoとからなるデータの２次元配列の
垂直方向及び水平方向の夫々に関してエラー検出符号C1
及びエラー訂正符号C2の符号化がなされる。垂直方向の
28個のシンボルには、（32,28,5）リード・ソロモン符
号を用いたC1符号の符号化がなされる。このC1符号の４
シンボルのパリティデータＰが２次元配列の最後の位置
に配される。また、水平方向の52個のシンボルに対して
（32,26,7）リード・ソロモン符号を用いたC2符号の符
号化がなされる。このC2符号は、52シンボルの２シンボ
ル毎の26シンボルに対してなされ、１つの符号系列に関
して６個のシンボルからなるパリティデータＱが発生す
る。C2符号の計12個のシンボルからなるパリティデータ
Ｑが２次元配列の中央部に配される。水平方向に位置す
る他の52個のPCMデータのシンボルに関しても同様のC2
符号の符号化がなされ、そのパリティデータＱが中央部
に配される。
第４図Ｂに示される符号構成は、第４図Ａの符号構成の
中のＬチャンネルの偶数番目のPCM信号をＲチャンネル
の偶数番目のPCM信号（R0,R2,・・・R1438）によって置
き換え、Ｒチャンネルの奇数番目のPCM信号をＬチャン
ネルの奇数番目のPCM信号（L1,L3,・・・L1439）によっ
て置き換えた符号構成である。
中のＬチャンネルの偶数番目のPCM信号をＲチャンネル
の偶数番目のPCM信号（R0,R2,・・・R1438）によって置
き換え、Ｒチャンネルの奇数番目のPCM信号をＬチャン
ネルの奇数番目のPCM信号（L1,L3,・・・L1439）によっ
て置き換えた符号構成である。
これらの符号構成における垂直方向に並ぶ32シンボルに
対して、第３図Ｂに示すように、同期信号,PCM-ID,ブロ
ックアドレス及びパリティが付加されることによって、
１個のPCMブロックが構成される。
対して、第３図Ｂに示すように、同期信号,PCM-ID,ブロ
ックアドレス及びパリティが付加されることによって、
１個のPCMブロックが構成される。
d.再生信号処理回路 この発明は、上述の回転ヘッド式のディジタルテープレ
コーダの再生信号処理回路18におけるバッファRAMへの
再生データの書き込み及びC1復号に適用される。第５図
は、再生信号処理回路18の構成を示し、31で示す入力端
子に再生信号が供給される。
コーダの再生信号処理回路18におけるバッファRAMへの
再生データの書き込み及びC1復号に適用される。第５図
は、再生信号処理回路18の構成を示し、31で示す入力端
子に再生信号が供給される。
再生信号は、復調回路32に供給され、１シンボル10ビッ
トが１シンボル８ビットに復調される。磁気テープ３に
記録する時に、１シンボルの８ビットは、低域成分をな
るべく減少させるために10ビットの好ましいパターンに
変換されるディジタル変調の処理を受けている。復調回
路32からの再生データは、データレジスタ33及びバッフ
ァ34を介して１シンボル毎にデータバス35に供給され
る。
トが１シンボル８ビットに復調される。磁気テープ３に
記録する時に、１シンボルの８ビットは、低域成分をな
るべく減少させるために10ビットの好ましいパターンに
変換されるディジタル変調の処理を受けている。復調回
路32からの再生データは、データレジスタ33及びバッフ
ァ34を介して１シンボル毎にデータバス35に供給され
る。
データバス35には、バッファRAM36及びエラー訂正回路3
7が結合されている。データバス35からバッファRAM36に
再生データが取り込まれ、エラー訂正回路37において、
バッファRAM36に貯えられているデータがリード・ソロ
モン符号によりエラー訂正の処理（C1復号及びC2復号）
を受ける。エラー訂正されたPCM信号は、補間回路38に
供給され、訂正できないエラーが補間されて出力端子39
に再生PCM信号が取り出される。この再生PCM信号がD/A
コンバータ19（第１図参照）に供給される。また、サブ
コードは、サブコードデコーダ（図示せず）により、エ
ラー訂正等の処理を受け、サブコードの出力端子に取り
出される。
7が結合されている。データバス35からバッファRAM36に
再生データが取り込まれ、エラー訂正回路37において、
バッファRAM36に貯えられているデータがリード・ソロ
モン符号によりエラー訂正の処理（C1復号及びC2復号）
を受ける。エラー訂正されたPCM信号は、補間回路38に
供給され、訂正できないエラーが補間されて出力端子39
に再生PCM信号が取り出される。この再生PCM信号がD/A
コンバータ19（第１図参照）に供給される。また、サブ
コードは、サブコードデコーダ（図示せず）により、エ
ラー訂正等の処理を受け、サブコードの出力端子に取り
出される。
また、復調回路32と関連してブロックアドレス検出回路
40が設けられている。ブロックアドレス検出回路40によ
って再生ブロックアドレスAWが読み取られる。再生ブロ
ックアドレスAWが比較回路41及び再生アドレス発生回路
42に供給される。再生アドレス発生回路42により発生し
た再生アドレスがバッファ43を介してアドレスバス44に
供給される。アドレスバス44を介された再生アドレスが
バッファRAM36のアドレス信号とされる。再生ブロック
アドレスAWは、１セグメントの（32シンボル×128ブロ
ック）（第４図参照）の再生データを第１番目のブロッ
クから第128番目のブロック迄、順番にブロック毎に書
き込むためのアドレスである。
40が設けられている。ブロックアドレス検出回路40によ
って再生ブロックアドレスAWが読み取られる。再生ブロ
ックアドレスAWが比較回路41及び再生アドレス発生回路
42に供給される。再生アドレス発生回路42により発生し
た再生アドレスがバッファ43を介してアドレスバス44に
供給される。アドレスバス44を介された再生アドレスが
バッファRAM36のアドレス信号とされる。再生ブロック
アドレスAWは、１セグメントの（32シンボル×128ブロ
ック）（第４図参照）の再生データを第１番目のブロッ
クから第128番目のブロック迄、順番にブロック毎に書
き込むためのアドレスである。
45は、ECC（エラー訂正回路）用のアドレス発生回路で
ある。ECC用アドレス発生回路45で形成されたアドレス
がバッファ46及びアドレスバス45を介してバッファRAM3
6に供給される。ECC用アドレスは、C1復号及びC2復号の
夫々のためにデータをバッファRAM36から読み出すため
のアドレスとエラー訂正後のデータ及びポインタをバッ
ファRAM36に書き込むためのアドレスである。ECC用アド
レス発生回路45で生成された読み出しブロックアドレス
ARが比較回路41に供給される。ECC用アドレス発生回路4
5には、エラー訂正回路37から訂正完了信号等のコント
ロール信号が供給されると共に、システムコントローラ
47からC1復号及びC2復号の夫々の処理の開始を指示する
スタート信号が供給される。
ある。ECC用アドレス発生回路45で形成されたアドレス
がバッファ46及びアドレスバス45を介してバッファRAM3
6に供給される。ECC用アドレスは、C1復号及びC2復号の
夫々のためにデータをバッファRAM36から読み出すため
のアドレスとエラー訂正後のデータ及びポインタをバッ
ファRAM36に書き込むためのアドレスである。ECC用アド
レス発生回路45で生成された読み出しブロックアドレス
ARが比較回路41に供給される。ECC用アドレス発生回路4
5には、エラー訂正回路37から訂正完了信号等のコント
ロール信号が供給されると共に、システムコントローラ
47からC1復号及びC2復号の夫々の処理の開始を指示する
スタート信号が供給される。
C1復号時には、再生アドレスにより先行して書き込まれ
ていたC1系列のデータ（PCM信号及びパリティデータ
Ｐ）が１ブロック毎にバッファRAM36から読み出され、
エラー訂正回路37においてエラー訂正され、訂正後のPC
M信号とC1ポインタがバッファRAM36の同じブロックアド
レスに書き込まれる。C1ポインタは、パリティＰが書き
込まれていたメモリー領域に書き込まれる。このエラー
訂正処理が全てのC1系列についてなされる。ECC用アド
レス発生回路45は、上述のC1復号における読み出しアド
レス及び書き込みアドレスを発生する。C2復号時におい
ては、C1復号がされたPCM信号,C1ポインタ及びパリティ
データＱがC2系列毎に読み出され、エラー訂正回路37に
おいて、C2復号の処理を受ける。C2復号によりエラー訂
正されたPCM信号及びC2ポインタがバッファRAM36に書き
込まれる。このC2復号においても、必要とされる読み出
しアドレス及び書き込みアドレスがECC用アドレス発生
回路45により形成される。
ていたC1系列のデータ（PCM信号及びパリティデータ
Ｐ）が１ブロック毎にバッファRAM36から読み出され、
エラー訂正回路37においてエラー訂正され、訂正後のPC
M信号とC1ポインタがバッファRAM36の同じブロックアド
レスに書き込まれる。C1ポインタは、パリティＰが書き
込まれていたメモリー領域に書き込まれる。このエラー
訂正処理が全てのC1系列についてなされる。ECC用アド
レス発生回路45は、上述のC1復号における読み出しアド
レス及び書き込みアドレスを発生する。C2復号時におい
ては、C1復号がされたPCM信号,C1ポインタ及びパリティ
データＱがC2系列毎に読み出され、エラー訂正回路37に
おいて、C2復号の処理を受ける。C2復号によりエラー訂
正されたPCM信号及びC2ポインタがバッファRAM36に書き
込まれる。このC2復号においても、必要とされる読み出
しアドレス及び書き込みアドレスがECC用アドレス発生
回路45により形成される。
C1復号及びC2復号が終了したPCM信号がバッファRAM36か
ら元の順番で読み出される。この場合、トラックＡ及び
トラックＢの夫々から再生され、エラー訂正がされたPC
M信号によって、２チャンネルステレオ信号が形成され
る。バッファRAM36からエラー訂正がされたPCM信号を読
み出すために、デインターリーブアドレス発生回路48が
設けられている。デインターリーブアドレス発生回路48
で形成されたアドレスがバッファ49とアドレスバス44と
を介してバッファRAM36に供給され、バッファRAM36から
読み出されたPCM信号が補間回路38に供給される。
ら元の順番で読み出される。この場合、トラックＡ及び
トラックＢの夫々から再生され、エラー訂正がされたPC
M信号によって、２チャンネルステレオ信号が形成され
る。バッファRAM36からエラー訂正がされたPCM信号を読
み出すために、デインターリーブアドレス発生回路48が
設けられている。デインターリーブアドレス発生回路48
で形成されたアドレスがバッファ49とアドレスバス44と
を介してバッファRAM36に供給され、バッファRAM36から
読み出されたPCM信号が補間回路38に供給される。
上述のECC用アドレス発生回路45により形成されたC1復
号時にデータをバッファRAM36から読みだすためのブロ
ックアドレスARが比較回路41に供給される。比較回路41
において、再生アドレス中のブロックアドレスAWとブロ
ックアドレスARとの大きさが比較される。比較回路41の
比較出力は、（AW＞AR）の時に“1"となり、（AW≦AR）
の時に、“0"となる。この比較回路41の比較出力がAND
ゲート50に供給される。
号時にデータをバッファRAM36から読みだすためのブロ
ックアドレスARが比較回路41に供給される。比較回路41
において、再生アドレス中のブロックアドレスAWとブロ
ックアドレスARとの大きさが比較される。比較回路41の
比較出力は、（AW＞AR）の時に“1"となり、（AW≦AR）
の時に、“0"となる。この比較回路41の比較出力がAND
ゲート50に供給される。
ANDゲート50には、復調回路32から再生データの１シン
ボル毎にライトリクエスト信号REQ1が供給され、ANDゲ
ート50から発生するライトリクエスト信号REQ2がリクエ
ストコントローラ51に供給される。リクエストコントロ
ーラ51は、バッファRAM36の書き込み及び読み出しを制
御する制御信号，データバス35に接続されたバッファの
制御信号（出力端子52）及びアドレスバス44に接続され
たバッファの制御信号（出力端子53）を発生する。リク
エストコントローラ51には、ANDゲート50からのライト
リクエスト信号REQ2の他に、エラー訂正回路37からのリ
クエスト信号，サブコードに関してのリクエスト信号等
が供給される。ANDゲート50からのライトリクエスト信
号REQ2がリクエストコントローラ51に供給されると、リ
クエストコントローラ51からバッファRAM36を書き込み
状態とする制御信号が発生し、再生データの書き込みが
行われる。若し、ライトリクエスト信号REQ2がANDゲー
ト50により、禁止されると、再生データは書き込まれな
い。
ボル毎にライトリクエスト信号REQ1が供給され、ANDゲ
ート50から発生するライトリクエスト信号REQ2がリクエ
ストコントローラ51に供給される。リクエストコントロ
ーラ51は、バッファRAM36の書き込み及び読み出しを制
御する制御信号，データバス35に接続されたバッファの
制御信号（出力端子52）及びアドレスバス44に接続され
たバッファの制御信号（出力端子53）を発生する。リク
エストコントローラ51には、ANDゲート50からのライト
リクエスト信号REQ2の他に、エラー訂正回路37からのリ
クエスト信号，サブコードに関してのリクエスト信号等
が供給される。ANDゲート50からのライトリクエスト信
号REQ2がリクエストコントローラ51に供給されると、リ
クエストコントローラ51からバッファRAM36を書き込み
状態とする制御信号が発生し、再生データの書き込みが
行われる。若し、ライトリクエスト信号REQ2がANDゲー
ト50により、禁止されると、再生データは書き込まれな
い。
上述のこの発明の一実施例の動作を第６図を参照して説
明する。第６図Ａは、再生信号中のブロック同期信号の
検出に基づいて復調回路32において形成されたタイミン
グ信号を示す。第６図Ｂは、復調回路32から発生するラ
イトリクエスト信号REQ1を示す。このライトリクエスト
信号REQ1は、１ブロック内に含まれている各シンボルと
同期して発生する。ブロックアドレス検出回路40により
検出された再生ブロックアドレスAWは、第６図Ｃに示す
ように、n,n-1,・・・と順次変化する。
明する。第６図Ａは、再生信号中のブロック同期信号の
検出に基づいて復調回路32において形成されたタイミン
グ信号を示す。第６図Ｂは、復調回路32から発生するラ
イトリクエスト信号REQ1を示す。このライトリクエスト
信号REQ1は、１ブロック内に含まれている各シンボルと
同期して発生する。ブロックアドレス検出回路40により
検出された再生ブロックアドレスAWは、第６図Ｃに示す
ように、n,n-1,・・・と順次変化する。
一例として再生ブロックアドレスAWがｎの時に、C1復号
のためのブロックアドレスARが０からスタートする。従
って、比較回路41では、（AW＞AR）となり、第６図Ｆに
示すように、“1"の比較出力が発生する。比較出力が
“1"のために、ライトリクエスト信号REQ1がANDゲート5
0を介され、第６図Ｅに示すライトリクエスト信号REQ2
がリクエストコントローラ51に供給される。このライト
リクエスト信号REQ2によって、再生データがバッファメ
モリ36に書き込まれる。若し、（AW≦AR）の状態が発生
すると、比較出力が“0"となり、ライトリクエスト信号
REQ2が禁止される。従って、このブロックアドレスの再
生データがバッファRAM36に書き込まれない。
のためのブロックアドレスARが０からスタートする。従
って、比較回路41では、（AW＞AR）となり、第６図Ｆに
示すように、“1"の比較出力が発生する。比較出力が
“1"のために、ライトリクエスト信号REQ1がANDゲート5
0を介され、第６図Ｅに示すライトリクエスト信号REQ2
がリクエストコントローラ51に供給される。このライト
リクエスト信号REQ2によって、再生データがバッファメ
モリ36に書き込まれる。若し、（AW≦AR）の状態が発生
すると、比較出力が“0"となり、ライトリクエスト信号
REQ2が禁止される。従って、このブロックアドレスの再
生データがバッファRAM36に書き込まれない。
（AW≦AR）の状態は、ブロックアドレスAWの読み取りを
誤ること等に起因する異常状態であり、再生データの書
き込みを禁止することによって、バッファRAM36に貯え
られている既にC1復号されたPCM信号及びC1ポインタが
壊されることが防止される。また、１セグメントのデー
タの中で、ブロックアドレスAWの読み取りが誤ったブロ
ックのデータが書き込まれない場合が生じる。このブロ
ックのデータは、エラーデータとして処理され、C2復号
によって訂正されたり、又は補間により修整される。
誤ること等に起因する異常状態であり、再生データの書
き込みを禁止することによって、バッファRAM36に貯え
られている既にC1復号されたPCM信号及びC1ポインタが
壊されることが防止される。また、１セグメントのデー
タの中で、ブロックアドレスAWの読み取りが誤ったブロ
ックのデータが書き込まれない場合が生じる。このブロ
ックのデータは、エラーデータとして処理され、C2復号
によって訂正されたり、又は補間により修整される。
なお、この発明は、回転ヘッド式のディジタルテープレ
コーダ以外のディジタル情報信号（ディジタルオーディ
オ信号，ディジタルビデオ信号）再生装置に対しても適
用することができる。また、エラー訂正符号の構成は、
第４図に示すものに限らず、マトリクスに配置されたPC
M信号の縦又は横の方向以外に、PCM信号の配列の斜め方
向にエラー訂正符号の符号化を行うものであっても良
い。
コーダ以外のディジタル情報信号（ディジタルオーディ
オ信号，ディジタルビデオ信号）再生装置に対しても適
用することができる。また、エラー訂正符号の構成は、
第４図に示すものに限らず、マトリクスに配置されたPC
M信号の縦又は横の方向以外に、PCM信号の配列の斜め方
向にエラー訂正符号の符号化を行うものであっても良
い。
この発明に依れば、再生データのバッファメモリへの書
き込み処理と、バッファメモリに書き込まれているデー
タを読み出してエラー訂正し、訂正後のデータをバッフ
ァメモリに書き込む復号処理とを並行して行うことによ
り、復号時間が短縮される。また、この発明に依れば、
エラー訂正がされたデータが格納されているアドレスに
再生データが書き込まれることを防止でき、異常な再生
信号が発生することを確実に防止できる。
き込み処理と、バッファメモリに書き込まれているデー
タを読み出してエラー訂正し、訂正後のデータをバッフ
ァメモリに書き込む復号処理とを並行して行うことによ
り、復号時間が短縮される。また、この発明に依れば、
エラー訂正がされたデータが格納されているアドレスに
再生データが書き込まれることを防止でき、異常な再生
信号が発生することを確実に防止できる。
第１図はこの発明を適用することができる回転ヘッド式
のディジタルテープレコーダの全体の構成を示すブロッ
ク図、第２図はディジタルテープレコーダのテープフォ
ーマットを示す略線図、第３図はディジタルテープレコ
ーダのトラックフォーマット及びブロックフォーマット
の説明に用いる略線図、第４図はディジタルテープレコ
ーダのエラー訂正符号の説明に用いる略線図、第５図は
この発明の一実施例の主要部のブロック図、第６図はこ
の発明の一実施例の動作説明に用いるタイムチャート、
第７図は復号動作の説明に用いるタイムチャートであ
る。 図面における主要な符号の説明 1:ドラム、2A,2B:磁気ヘッド、3:磁気テープ、13:記録
信号処理回路、18:再生信号処理回路、32:復調回路、3
4:バッファ、35:データバス、36:バッファRAM、37:エラ
ー訂正回路、40:ブロックアドレス検出回路、41:比較回
路、44:アドレスバス、45:ECC用アドレス発生回路。
のディジタルテープレコーダの全体の構成を示すブロッ
ク図、第２図はディジタルテープレコーダのテープフォ
ーマットを示す略線図、第３図はディジタルテープレコ
ーダのトラックフォーマット及びブロックフォーマット
の説明に用いる略線図、第４図はディジタルテープレコ
ーダのエラー訂正符号の説明に用いる略線図、第５図は
この発明の一実施例の主要部のブロック図、第６図はこ
の発明の一実施例の動作説明に用いるタイムチャート、
第７図は復号動作の説明に用いるタイムチャートであ
る。 図面における主要な符号の説明 1:ドラム、2A,2B:磁気ヘッド、3:磁気テープ、13:記録
信号処理回路、18:再生信号処理回路、32:復調回路、3
4:バッファ、35:データバス、36:バッファRAM、37:エラ
ー訂正回路、40:ブロックアドレス検出回路、41:比較回
路、44:アドレスバス、45:ECC用アドレス発生回路。
フロントページの続き (56)参考文献 特開 昭55−70920（ＪＰ，Ａ) 特開 昭60−79564（ＪＰ，Ａ) 特開 昭59−152509（ＪＰ，Ａ) 特開 昭57−191885（ＪＰ，Ａ) 特開 昭59−194236（ＪＰ，Ａ)
Claims (1)
- 【請求項１】記録媒体から再生した再生信号を復調する
復調手段と、 上記復調手段から供給される再生データから再生ブロッ
クアドレスを検出するブロックアドレス検出手段と、 上記復調手段から供給される再生データを取り込む記憶
手段と、 上記記憶手段に貯えられているデータをエラー訂正処理
するエラー訂正手段と、 上記エラー訂正処理のために、データを上記記憶手段か
ら読み出すためのアドレスとエラー訂正後のデータ及び
ポインタを上記記憶手段に書き込むためのアドレスとを
発生させるエラー訂正用アドレス発生手段と、 上記ブロックアドレス検出手段で検出された再生ブロッ
クアドレスと上記エラー訂正処理時にデータを上記記憶
手段から読み出すためのブロックアドレスを比較する比
較手段と、 上記比較手段の結果に応じて上記記憶手段への再生デー
タの書き込みを禁止する制御手段とを備えてなるディジ
タルテープレコーダ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043274A JPH07107782B2 (ja) | 1986-02-28 | 1986-02-28 | ディジタルテープレコーダ |
| CA000530333A CA1265621A (en) | 1986-02-28 | 1987-02-23 | Decoding apparatus |
| AT87102722T ATE66763T1 (de) | 1986-02-28 | 1987-02-26 | Dekodiergeraet. |
| DE8787102722T DE3772406D1 (de) | 1986-02-28 | 1987-02-26 | Dekodiergeraet. |
| EP87102722A EP0234577B1 (en) | 1986-02-28 | 1987-02-26 | Decoding apparatus |
| KR870001706A KR870008277A (ko) | 1986-02-18 | 1987-02-27 | 복호장치 |
| US07/019,583 US4802172A (en) | 1986-02-28 | 1987-02-27 | Decoding apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043274A JPH07107782B2 (ja) | 1986-02-28 | 1986-02-28 | ディジタルテープレコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62202359A JPS62202359A (ja) | 1987-09-07 |
| JPH07107782B2 true JPH07107782B2 (ja) | 1995-11-15 |
Family
ID=12659237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61043274A Expired - Fee Related JPH07107782B2 (ja) | 1986-02-18 | 1986-02-28 | ディジタルテープレコーダ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4802172A (ja) |
| EP (1) | EP0234577B1 (ja) |
| JP (1) | JPH07107782B2 (ja) |
| KR (1) | KR870008277A (ja) |
| AT (1) | ATE66763T1 (ja) |
| CA (1) | CA1265621A (ja) |
| DE (1) | DE3772406D1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0437865B1 (en) * | 1990-01-18 | 1997-04-16 | Koninklijke Philips Electronics N.V. | Storage device for reversibly storing digital data on a multitrack storage medium, a decoding device, an information reproducing apparatus for use with such storage medium, and a unitary storage medium for use with such storage device, decoding device and/or information reproducing device |
| JPH0461670A (ja) * | 1990-06-28 | 1992-02-27 | Canon Inc | 再生装置 |
| KR100200801B1 (ko) * | 1991-08-31 | 1999-06-15 | 윤종용 | 오류정정장치 |
| JP3305966B2 (ja) * | 1995-12-25 | 2002-07-24 | ソニー株式会社 | データ復号装置及びその方法並びにデータ再生装置 |
| US6324592B1 (en) * | 1997-02-25 | 2001-11-27 | Keystone Aerospace | Apparatus and method for a mobile computer architecture and input/output management system |
| US6246551B1 (en) * | 1998-10-20 | 2001-06-12 | Ecrix Corporation | Overscan helical scan head for non-tracking tape subsystems reading at up to 1X speed and methods for simulation of same |
| US6367047B1 (en) | 1998-10-20 | 2002-04-02 | Ecrix | Multi-level error detection and correction technique for data storage recording device |
| US6381706B1 (en) | 1998-10-20 | 2002-04-30 | Ecrix Corporation | Fine granularity rewrite method and apparatus for data storage device |
| US6307701B1 (en) | 1998-10-20 | 2001-10-23 | Ecrix Corporation | Variable speed recording method and apparatus for a magnetic tape drive |
| US6421805B1 (en) | 1998-11-16 | 2002-07-16 | Exabyte Corporation | Rogue packet detection and correction method for data storage device |
| US6308298B1 (en) | 1998-11-16 | 2001-10-23 | Ecrix Corporation | Method of reacquiring clock synchronization on a non-tracking helical scan tape device |
| US6367048B1 (en) | 1998-11-16 | 2002-04-02 | Mcauliffe Richard | Method and apparatus for logically rejecting previously recorded track residue from magnetic media |
| US6603618B1 (en) | 1998-11-16 | 2003-08-05 | Exabyte Corporation | Method and system for monitoring and adjusting tape position using control data packets |
| US6624960B1 (en) | 2000-03-10 | 2003-09-23 | Exabyte Corporation | Current sensing drum/cleaning wheel positioning method and apparatus for magnetic storage system |
| US6364234B1 (en) | 2000-03-10 | 2002-04-02 | Michael Donald Langiano | Tape loop/slack prevention method and apparatus for tape drive |
| US10740174B2 (en) | 2016-11-29 | 2020-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory address protection circuit and method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570920A (en) * | 1978-11-20 | 1980-05-28 | Victor Co Of Japan Ltd | Memory control system |
| JPS5786118A (en) * | 1980-11-18 | 1982-05-29 | Sony Corp | Pcm signal processing circuit |
| JPS57191885A (en) * | 1981-05-19 | 1982-11-25 | Akai Electric Co Ltd | Address controller for memory |
| JPS58179913A (ja) * | 1982-04-15 | 1983-10-21 | Sony Corp | オ−デイオ信号の記録装置 |
| JPS5961332A (ja) * | 1982-09-30 | 1984-04-07 | Nec Corp | 誤り訂正回路 |
| JPS59152509A (ja) * | 1983-02-18 | 1984-08-31 | Sanyo Electric Co Ltd | ミユ−テイング装置 |
| KR890003037B1 (ko) * | 1983-06-10 | 1989-08-19 | 가부시기 가이샤 히다찌세이사꾸쇼 | 회전헤드형 자기기록 재생장치 |
| JPS6079564A (ja) * | 1983-10-05 | 1985-05-07 | Nippon Gakki Seizo Kk | Ｄａｄプレ−ヤにおけるアドレス制御回路 |
| US4622600A (en) * | 1983-12-26 | 1986-11-11 | Hitachi, Ltd. | Rotary-head type PCM data recording/reproducing method and apparatus with a redundancy-reduced control data format |
| US4613913A (en) * | 1984-09-05 | 1986-09-23 | Etak, Inc. | Data encoding and decoding scheme |
-
1986
- 1986-02-28 JP JP61043274A patent/JPH07107782B2/ja not_active Expired - Fee Related
-
1987
- 1987-02-23 CA CA000530333A patent/CA1265621A/en not_active Expired - Lifetime
- 1987-02-26 AT AT87102722T patent/ATE66763T1/de not_active IP Right Cessation
- 1987-02-26 EP EP87102722A patent/EP0234577B1/en not_active Expired - Lifetime
- 1987-02-26 DE DE8787102722T patent/DE3772406D1/de not_active Expired - Lifetime
- 1987-02-27 KR KR870001706A patent/KR870008277A/ko not_active Application Discontinuation
- 1987-02-27 US US07/019,583 patent/US4802172A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0234577A1 (en) | 1987-09-02 |
| EP0234577B1 (en) | 1991-08-28 |
| CA1265621A (en) | 1990-02-06 |
| DE3772406D1 (de) | 1991-10-02 |
| ATE66763T1 (de) | 1991-09-15 |
| KR870008277A (ko) | 1987-09-25 |
| JPS62202359A (ja) | 1987-09-07 |
| US4802172A (en) | 1989-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799221A (en) | Apparatus for reproducing a digital signal | |
| EP0237020A2 (en) | Method and apparatus for transmitting and/or receiving a digital signal | |
| JPH07107782B2 (ja) | ディジタルテープレコーダ | |
| JP3671423B2 (ja) | 再生装置、誤り訂正装置及び誤り訂正方法 | |
| US5499147A (en) | Rotary head recording and reproduction apparatus with memory and method of operation which compares a reproduced signal with an original signal | |
| JP3153995B2 (ja) | 復号装置 | |
| US5276561A (en) | Apparatus for reproducing digital signal | |
| US4875111A (en) | Apparatus for reproducing a digital signal | |
| JP2597989B2 (ja) | データ再生装置 | |
| JP2840680B2 (ja) | 再生装置 | |
| JP2972090B2 (ja) | ディジタルテープレコーダ | |
| JP2687328B2 (ja) | 再生装置 | |
| JPH0777060B2 (ja) | 回転ヘツド型デイジタルテ−プレコ−ダ | |
| JP2643132B2 (ja) | ディジタルデータ記録装置及び記録再生装置 | |
| JP2500671B2 (ja) | ディジタルテ―プレコ―ダ | |
| JPH0973736A (ja) | ディジタル信号再生装置および再生方法 | |
| JP2643131B2 (ja) | ディジタルデータ記録装置及び記録再生装置 | |
| JP2557638B2 (ja) | Ｐｃｍ音声再生装置 | |
| JP2615821B2 (ja) | ディジタル情報信号再生装置 | |
| JPS62204470A (ja) | 同期検出装置 | |
| JPH0798940A (ja) | ディジタルテープレコーダ | |
| JPS63281525A (ja) | 誤り検出訂正装置 | |
| JPH01112571A (ja) | データレコーダ | |
| JPS60177475A (ja) | サブコ−ドの記録方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |