JPS62202359A - ディジタルテープレコーダ - Google Patents
ディジタルテープレコーダInfo
- Publication number
- JPS62202359A JPS62202359A JP61043274A JP4327486A JPS62202359A JP S62202359 A JPS62202359 A JP S62202359A JP 61043274 A JP61043274 A JP 61043274A JP 4327486 A JP4327486 A JP 4327486A JP S62202359 A JPS62202359 A JP S62202359A
- Authority
- JP
- Japan
- Prior art keywords
- data
- decoding
- signal
- address
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005236 sound signal Effects 0.000 abstract description 11
- 230000002159 abnormal effect Effects 0.000 abstract description 5
- 239000011159 matrix material Substances 0.000 abstract description 4
- 230000006378 damage Effects 0.000 abstract 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000000872 buffer Substances 0.000 description 37
- 238000000034 method Methods 0.000 description 13
- 238000001514 detection method Methods 0.000 description 7
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 244000144992 flock Species 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｊ産業上の利用分野〕
この発明は、例えば回転ヘッド式のディジタルテープレ
コーダに使用されているエラー訂正符号の復号装置に関
する。
コーダに使用されているエラー訂正符号の復号装置に関
する。
この発明は、エラー訂正符号化がされたデータをメモリ
に書き込む動作と、メモリから読み出したデータの復号
処理動作とを並行して行う復号装置において、メモリに
データを書き込むためのアドレスと復号処理動作のため
のメモリのアドレスとを比較する比較回路と、比較回路
により、書き込み動作より復号処理動作が先行すること
を検出する時に、書き込み動作を禁止させるための制御
手段とを設けることにより、訂正処理がされたデータを
書き替えてしまったり、復号処理で得られたポインタを
壊すことを防止するものである。
に書き込む動作と、メモリから読み出したデータの復号
処理動作とを並行して行う復号装置において、メモリに
データを書き込むためのアドレスと復号処理動作のため
のメモリのアドレスとを比較する比較回路と、比較回路
により、書き込み動作より復号処理動作が先行すること
を検出する時に、書き込み動作を禁止させるための制御
手段とを設けることにより、訂正処理がされたデータを
書き替えてしまったり、復号処理で得られたポインタを
壊すことを防止するものである。
ディジタルオーディオ信号＜ ｐ ｃ Ｍ信号と称する
）を一対の回転へ・Ｚドにより記録／再生する場合のエ
ラー訂正符号として、１ 明の回転・＼ノドにより記録
／再生される量のＰＣλ４信号をマトリクスに配置し、
このマトリクス配置の縦方向に整列するＰＣ＼１信号毎
ζこ工ぢ・−訂正符号Ｃ１の７Ｔ号化を行い、マｌ ’
ｊクス配置の横方向に整列するＰＣ〜１信号遊にエラー
訂正符号Ｃ２の符号化を行うものが用いら２″１．てい
る。このエラー訂正符号の符号化がされたＰ Ｃ＞、４
信号、エラー訂正符号ＣＩ及びＣ２の夫ケのチェノクシ
〉′ポルか梧方回に整列するもの毎に記ｉ★／再生さ＋
Ｌる。再生信号のエラー訂正は、エラー訂正符号Ｃ１ｃ
）復号（Ｃ１復号）が行われ、次にエラー訂正符号Ｃ２
の復号（Ｃ２復号ンが行われる。
）を一対の回転へ・Ｚドにより記録／再生する場合のエ
ラー訂正符号として、１ 明の回転・＼ノドにより記録
／再生される量のＰＣλ４信号をマトリクスに配置し、
このマトリクス配置の縦方向に整列するＰＣ＼１信号毎
ζこ工ぢ・−訂正符号Ｃ１の７Ｔ号化を行い、マｌ ’
ｊクス配置の横方向に整列するＰＣ〜１信号遊にエラー
訂正符号Ｃ２の符号化を行うものが用いら２″１．てい
る。このエラー訂正符号の符号化がされたＰ Ｃ＞、４
信号、エラー訂正符号ＣＩ及びＣ２の夫ケのチェノクシ
〉′ポルか梧方回に整列するもの毎に記ｉ★／再生さ＋
Ｌる。再生信号のエラー訂正は、エラー訂正符号Ｃ１ｃ
）復号（Ｃ１復号）が行われ、次にエラー訂正符号Ｃ２
の復号（Ｃ２復号ンが行われる。
Ｃ１？、１号及びＣ２復号を行う場合、１個の７トリク
スと対応する再生データがバッファメモリに書き込まれ
る。次に、バッファメモリから符号Ｃ１の系列毎に読み
出さ４たデータのエラー訂正の処理を行い、訂正後のデ
ータ及びエラーの有典を示ずポ・１′ンタをハフ・）７
メモリに書き込む（Ｃ１復号）。そして、バッファメモ
リに貯えられているＣ１ｉ￥号がされたデータ及びポイ
ンタが符号Ｃ２の系列毎に読み出され、読みだされたデ
ータのエラー訂正の処理を行い、訂正後のデータ及びポ
インタかハフ・デア２モリに書き込ま、？′しる （Ｃ
２ｆ３２号）。ハ・ファメモリかろＣ１復号、支びＣ２
１Ｌ可がされたＰ ＣＭデータとポインタがデータの−
１，：來の順序で読みださてり、捕間回路（二才ゴいて
、エラーデータが補間さ机る。
スと対応する再生データがバッファメモリに書き込まれ
る。次に、バッファメモリから符号Ｃ１の系列毎に読み
出さ４たデータのエラー訂正の処理を行い、訂正後のデ
ータ及びエラーの有典を示ずポ・１′ンタをハフ・）７
メモリに書き込む（Ｃ１復号）。そして、バッファメモ
リに貯えられているＣ１ｉ￥号がされたデータ及びポイ
ンタが符号Ｃ２の系列毎に読み出され、読みだされたデ
ータのエラー訂正の処理を行い、訂正後のデータ及びポ
インタかハフ・デア２モリに書き込ま、？′しる （Ｃ
２ｆ３２号）。ハ・ファメモリかろＣ１復号、支びＣ２
１Ｌ可がされたＰ ＣＭデータとポインタがデータの−
１，：來の順序で読みださてり、捕間回路（二才ゴいて
、エラーデータが補間さ机る。
上述の復号プロセスは、再生データを一巨ハ、ノファメ
そりに格納してからＣ１復号及びＣ２復号を行うもので
ある。じかじながら、復号処理の時間を短縮するために
、バッファメモ゛）に再生データを格納する動作とｃ
ｌ ？Ｊ！号とが並行して行２−）しる。−例として、
回転ヘッド型のディジクルテープレコーダは、１８０°
の角間隔で対向する一対の回転ヘッドが９０”の巻き付
Ｕ角で巻き付けられた磁気テープ；二交互に摺接する。
そりに格納してからＣ１復号及びＣ２復号を行うもので
ある。じかじながら、復号処理の時間を短縮するために
、バッファメモ゛）に再生データを格納する動作とｃ
ｌ ？Ｊ！号とが並行して行２−）しる。−例として、
回転ヘッド型のディジクルテープレコーダは、１８０°
の角間隔で対向する一対の回転ヘッドが９０”の巻き付
Ｕ角で巻き付けられた磁気テープ；二交互に摺接する。
従って、再生（ＰＢ）データは、第７図、へに示すよう
に、回転へノドの１回転（３６０’）の中で、９０°ず
つの期間で一対の回転ヘットから交互に再生さ４る。
に、回転へノドの１回転（３６０’）の中で、９０°ず
つの期間で一対の回転ヘットから交互に再生さ４る。
再生データ：よ、再生データ中のブロックアドレスに従
ってバッファメモリに１フロツクずつ書き込まれる。こ
の再生データの書き込みが代る程度なされると、書き込
み動作と並行して既に書き込ま乙ているデータが読み出
され、読み出されたデータに関してＣ１復号が行われる
。Ｃ１復号によ２つエラー訂正されたＰＣ〜１信号がバ
ッファメモリに書き込ま７Ｌると共Ｓこ、Ｃ１復号で発
生したポインタ （Ｃｌポインタ）がバッファメモリに
書き込まれる。再生データ中の符号Ｃ１のチェックシン
ボル（パリティデータＰ）は、Ｃ１復号が終了した後は
不要なデータであるので、Ｃ１復号のポインタはバッフ
ァメモリ中のパリティデータＰが記憶されていた５ｎ域
に書き込まンＬる、Ｃ２復号は、Ｃ１復号後にバッファ
メモリに貯えられているＰＣ′″ｖ１濡号、符号Ｃ２の
チェックシンボル（バ１１ティデークＱ）及びＣ１ポイ
ンタを用いてなされるつ：発明が解決しようとする問題
点〕 上述の復号装置クニおいて、再生データのバッファメモ
°ノへの害き込み処理とＣＩ ＋、ｆｆ号とを茄行して
行う時うこ、再生データのブロックアドレスの読み取Ｃ
ツが間違える場合が生しる。このためＣＩ復号によって
既に訂正さ７したＰＣＭ信号及びＣｌポインタカ＜＋３
納されているブロックに対！−て再生データが書き込ま
れ、訂正後のＰＣＭ信号及びＣ１ポインタが壊される９
従って、Ｃ１復号によりエヨー訂正され７こＰＣ〜１信
号が無関係なｐ ｃ ｘ、１信号に変えられて、異常音
が発生する欠点があっ′：′Ｓ６また、パリティデータ
Ｐのメモリー頭載にＣｌポインタを書き込んでいるため
に、Ｃ１ポインタか壊されることの影響１よ、頗る大き
い、プロ、２クアドレスの読み取りの間違えの他に、ト
ラム・−二手が触イしたシフ、振動ｔどによって、、−
７ド切り替えパルスの位相がすれる時にも、上述と同様
の間［，９が発注するおそれがあった。
ってバッファメモリに１フロツクずつ書き込まれる。こ
の再生データの書き込みが代る程度なされると、書き込
み動作と並行して既に書き込ま乙ているデータが読み出
され、読み出されたデータに関してＣ１復号が行われる
。Ｃ１復号によ２つエラー訂正されたＰＣ〜１信号がバ
ッファメモリに書き込ま７Ｌると共Ｓこ、Ｃ１復号で発
生したポインタ （Ｃｌポインタ）がバッファメモリに
書き込まれる。再生データ中の符号Ｃ１のチェックシン
ボル（パリティデータＰ）は、Ｃ１復号が終了した後は
不要なデータであるので、Ｃ１復号のポインタはバッフ
ァメモリ中のパリティデータＰが記憶されていた５ｎ域
に書き込まンＬる、Ｃ２復号は、Ｃ１復号後にバッファ
メモリに貯えられているＰＣ′″ｖ１濡号、符号Ｃ２の
チェックシンボル（バ１１ティデークＱ）及びＣ１ポイ
ンタを用いてなされるつ：発明が解決しようとする問題
点〕 上述の復号装置クニおいて、再生データのバッファメモ
°ノへの害き込み処理とＣＩ ＋、ｆｆ号とを茄行して
行う時うこ、再生データのブロックアドレスの読み取Ｃ
ツが間違える場合が生しる。このためＣＩ復号によって
既に訂正さ７したＰＣＭ信号及びＣｌポインタカ＜＋３
納されているブロックに対！−て再生データが書き込ま
れ、訂正後のＰＣＭ信号及びＣ１ポインタが壊される９
従って、Ｃ１復号によりエヨー訂正され７こＰＣ〜１信
号が無関係なｐ ｃ ｘ、１信号に変えられて、異常音
が発生する欠点があっ′：′Ｓ６また、パリティデータ
Ｐのメモリー頭載にＣｌポインタを書き込んでいるため
に、Ｃ１ポインタか壊されることの影響１よ、頗る大き
い、プロ、２クアドレスの読み取りの間違えの他に、ト
ラム・−二手が触イしたシフ、振動ｔどによって、、−
７ド切り替えパルスの位相がすれる時にも、上述と同様
の間［，９が発注するおそれがあった。
従って、この発明の目的は、パソフマ２Ｊモ）月二貯え
られている訂正後のＰＣＭデータ或いはポインタが再生
データにより壊されることが防１Ｆさ、′＋１７：１夏
号装置を１足１共するこ、とにある。
られている訂正後のＰＣＭデータ或いはポインタが再生
データにより壊されることが防１Ｆさ、′＋１７：１夏
号装置を１足１共するこ、とにある。
５問題点を、解決するだめの手段〕
この発明は、エラー訂正符号化がされたデー・７をメモ
リに書き込む動作と、メモリから読み出したデータの復
号処理動作とを並行して行う復号装置において、データ
をメモリに書き込むためのアドレスと復号処理動作のた
めのメモリのアドレスとを比較する比較回路と、比較回
路により、書き込み動作より復号処理動作が先行するこ
とを検出する時に、書き込み動作を禁止させるための制
御手段とを備えたことを特徴とする復号装置である。
リに書き込む動作と、メモリから読み出したデータの復
号処理動作とを並行して行う復号装置において、データ
をメモリに書き込むためのアドレスと復号処理動作のた
めのメモリのアドレスとを比較する比較回路と、比較回
路により、書き込み動作より復号処理動作が先行するこ
とを検出する時に、書き込み動作を禁止させるための制
御手段とを備えたことを特徴とする復号装置である。
再生（受信）データをメモリに書き込む時のアドレス即
ち再生データから読み取られたプロ・ツクアドレスＡい
と、復号処理動作（Ｃ１復号）を行っているブロックア
ドレスＡ、とが常に比較されている。メモリは、エラー
訂正符号の処理の単位であるマトリクスの列方向のブロ
ック毎に順番に書き込み／読み出しがなされる。二個の
ブロックアドレスＡ ＋＝及びＡｃ＋を比較することに
より、（、Ａｂ＋ ＞ Ａ ＊ ）の時は、正常な動作
である。しかじ、（Ａｈ＜Ａつ）の場合は、復号処理が
されるブロックアドレスＡ８より再生データが書き込ま
れるプロ、ツクアドレスＡ ｂ＋が先行する異常な動作
である。従って、（ＡＩ、＜ＡＲ）の関係となるプロ、
クアドレスに対しては、再生データの書き込みが禁止さ
れる。これによって、Ｃ１復号で訂正されたＰＣＭ信号
及びＣｌポ・インクが壊されることが防止される。
ち再生データから読み取られたプロ・ツクアドレスＡい
と、復号処理動作（Ｃ１復号）を行っているブロックア
ドレスＡ、とが常に比較されている。メモリは、エラー
訂正符号の処理の単位であるマトリクスの列方向のブロ
ック毎に順番に書き込み／読み出しがなされる。二個の
ブロックアドレスＡ ＋＝及びＡｃ＋を比較することに
より、（、Ａｂ＋ ＞ Ａ ＊ ）の時は、正常な動作
である。しかじ、（Ａｈ＜Ａつ）の場合は、復号処理が
されるブロックアドレスＡ８より再生データが書き込ま
れるプロ、ツクアドレスＡ ｂ＋が先行する異常な動作
である。従って、（ＡＩ、＜ＡＲ）の関係となるプロ、
クアドレスに対しては、再生データの書き込みが禁止さ
れる。これによって、Ｃ１復号で訂正されたＰＣＭ信号
及びＣｌポ・インクが壊されることが防止される。
ご実施例〕
以下、この発明を回転ヘッド型のディジタルテープレコ
ーダ（ＲＤＡＴと略称される）に通用した一実施例につ
いて図面を参照して説明する。
ーダ（ＲＤＡＴと略称される）に通用した一実施例につ
いて図面を参照して説明する。
この一実施例の説明は、下記の順序に従ってなされる。
ａ、ディジタルテープレコーダの全体の構成り、ディジ
クルテープレコーダのデータ構成Ｃ，ディジタルテープ
レコーダのエラー訂正符号ｄ、再生信号処理回路 ａ、ディジタルテープレコーダの全体の構成第１図は、
回転へノド式のディジタルチープレコータ所謂ＲＤＡＴ
の全体の構成を示す。１は、直径が３０ｍｍで２００
Ｏｒρｍで回転されるドラムである。ドラム１に１８０
°の角間隔でもって一対の磁気・＼ノド２Ａ及び２Ｂが
取り付けられる。
クルテープレコーダのデータ構成Ｃ，ディジタルテープ
レコーダのエラー訂正符号ｄ、再生信号処理回路 ａ、ディジタルテープレコーダの全体の構成第１図は、
回転へノド式のディジタルチープレコータ所謂ＲＤＡＴ
の全体の構成を示す。１は、直径が３０ｍｍで２００
Ｏｒρｍで回転されるドラムである。ドラム１に１８０
°の角間隔でもって一対の磁気・＼ノド２Ａ及び２Ｂが
取り付けられる。
ドラム１の周面に９０′の巻き付は角で斜めに（ｎステ
ープ３ （一点鎖線で示される）が巻き付けられる。、
磁気テープ３は、テープカセットのリールハブ４Ａ及び
４Ｂ間にかけわたされ、キー・ブスタン５及びピンチロ
ーラ６により、８．１５ （ｍｌＩＩ／５ｅＣ）の連関
で走行される。
ープ３ （一点鎖線で示される）が巻き付けられる。、
磁気テープ３は、テープカセットのリールハブ４Ａ及び
４Ｂ間にかけわたされ、キー・ブスタン５及びピンチロ
ーラ６により、８．１５ （ｍｌＩＩ／５ｅＣ）の連関
で走行される。
（〃気ヘッド２Ａ及び２Ｂが交互ｔこ磁気テープ３に摺
接することにより、第２図に示すように１頃斜したトラ
、り７Ａ及び７Ｂが磁気テープ３に形成さ末りる。磁気
テープ３のテープ幅Ａは、３．８１ｍｍであろう一方の
回転ヘッド２Ａの磁気ギャップは、トラックと直交する
方向に対してヤα傾けられ、他方の回転ヘッド２Ｂの磁
気ギヤ、プは、トラックと直交する方向に対して−α傾
けられている。
接することにより、第２図に示すように１頃斜したトラ
、り７Ａ及び７Ｂが磁気テープ３に形成さ末りる。磁気
テープ３のテープ幅Ａは、３．８１ｍｍであろう一方の
回転ヘッド２Ａの磁気ギャップは、トラックと直交する
方向に対してヤα傾けられ、他方の回転ヘッド２Ｂの磁
気ギヤ、プは、トラックと直交する方向に対して−α傾
けられている。
（α＝２０°）とされている。この（露見ヘッド２Ａ及
び２Ｂの磁気ギャップの角度は、夫々−アジマス及び−
アジマスと称される。
び２Ｂの磁気ギャップの角度は、夫々−アジマス及び−
アジマスと称される。
磁気ヘッド２Ａ及び２Ｂは、ヘッド切り替えス・イノチ
８により交互に選択され、記録／再生スイッチ９の端子
ｒからの記録信号が回転トランス（図示せず）を介して
磁気ヘッド２Ａ及び２ＢＳこ供給され、磁気ヘッド２Ａ
及び２Ｂの夫々の再生信号が回転トランス（図示せず）
を介して記録／再生スイッチ９の端子ｐに取２つ出され
る。
８により交互に選択され、記録／再生スイッチ９の端子
ｒからの記録信号が回転トランス（図示せず）を介して
磁気ヘッド２Ａ及び２ＢＳこ供給され、磁気ヘッド２Ａ
及び２Ｂの夫々の再生信号が回転トランス（図示せず）
を介して記録／再生スイッチ９の端子ｐに取２つ出され
る。
入力端子１０からのアナログオーディオ信号がローパス
フィルタ１１を介してＡ／Ｄ変換器１２に供給され、（
サンプリング周波数： ４８ ＫＨｚ。
フィルタ１１を介してＡ／Ｄ変換器１２に供給され、（
サンプリング周波数： ４８ ＫＨｚ。
１６ビツト直線量子化）でもってディジタルオーディオ
信号に変換される。Ａ／Ｄ変換器１２からのディジタル
オーディオ信号が記録信号処理回路１３に供給される。
信号に変換される。Ａ／Ｄ変換器１２からのディジタル
オーディオ信号が記録信号処理回路１３に供給される。
記録信号処理回路１３では、ディジタルオーディオ信号
のエラー訂正符号化及び後述するような記録データのフ
ォーマット−・の変換が行われる７この場合、記録され
る信号のプリエンファシスのオン／オフ、サンプリング
周ン皮数、量子化ビ、＋−数等を識別するＩＤ信号（Ｐ
Ｃλ＝Ｉ−ＩＤ）が付加される。また、記録される信号
のプログラムナンバー、夕１′ムコート等のサブコート
及び→ｔフコートのためのＩＤ信号（サブコートＩＤ）
がサブコードエンコーダ（図示せず）により、形成さ１
２、端子１４から記録信号、処理回路１３に供給される
。
のエラー訂正符号化及び後述するような記録データのフ
ォーマット−・の変換が行われる７この場合、記録され
る信号のプリエンファシスのオン／オフ、サンプリング
周ン皮数、量子化ビ、＋−数等を識別するＩＤ信号（Ｐ
Ｃλ＝Ｉ−ＩＤ）が付加される。また、記録される信号
のプログラムナンバー、夕１′ムコート等のサブコート
及び→ｔフコートのためのＩＤ信号（サブコートＩＤ）
がサブコードエンコーダ（図示せず）により、形成さ１
２、端子１４から記録信号、処理回路１３に供給される
。
記録信号処理回路１３かちは、１トランク分ずつのシ１
多アルの記録データが磁気ヘッド２Ａ及び２Ｂの回転と
同期じて発生する。記録データが記録アンプ１５及び記
録／再生スイッチ９の端子ｒを通してヘット切り替えス
イッチ８に供給される６ヘノド切？Ｊ替えスイッチ８に
よって、記録データが磁気へ７・ト２ Ａ及び２Ｂに交
互に供給される。
多アルの記録データが磁気ヘッド２Ａ及び２Ｂの回転と
同期じて発生する。記録データが記録アンプ１５及び記
録／再生スイッチ９の端子ｒを通してヘット切り替えス
イッチ８に供給される６ヘノド切？Ｊ替えスイッチ８に
よって、記録データが磁気へ７・ト２ Ａ及び２Ｂに交
互に供給される。
磁気ヘノｌ” ２ Ａ及び２Ｂにより再生された信号は
、ヘット切り替えスイッチ８と記録／再生スイッチ９の
端子ｐとを通して再生アンプ１６？二供給される。再生
アンプ１６の出力信号がＰＬＬ１７に供給され、ｐｔＬ
ｘ７ｓ＝おいて、再生信号と同ＩＪＩ ′−たクロック
が抽出される。再生信号は、再生信号処理回路１８シこ
おいて、エラー訂正、捕間等の処理を受け、再生ディジ
タルオーディオ信号がＤ／Ａ変ＩＡ２質１９に（共給さ
、ｈる。Ｄ／Ａ変ｉＱ器］９からの再生オーディオ信号
がローパスフィルタ２０を介して出力端子２１に取り出
さ、′？する。これと共に、再生信号処理回路１８で；
よ、サブコード及びサブコートＩＤが分離され、出力端
子２２に取り出さγＬるつ出力端子２２には、廿ブコー
ドデコータか接続され、ｍ’ｌ （Ｉｌｌ用のデータ等
かサブコードから形成される。
、ヘット切り替えスイッチ８と記録／再生スイッチ９の
端子ｐとを通して再生アンプ１６？二供給される。再生
アンプ１６の出力信号がＰＬＬ１７に供給され、ｐｔＬ
ｘ７ｓ＝おいて、再生信号と同ＩＪＩ ′−たクロック
が抽出される。再生信号は、再生信号処理回路１８シこ
おいて、エラー訂正、捕間等の処理を受け、再生ディジ
タルオーディオ信号がＤ／Ａ変ＩＡ２質１９に（共給さ
、ｈる。Ｄ／Ａ変ｉＱ器］９からの再生オーディオ信号
がローパスフィルタ２０を介して出力端子２１に取り出
さ、′？する。これと共に、再生信号処理回路１８で；
よ、サブコード及びサブコートＩＤが分離され、出力端
子２２に取り出さγＬるつ出力端子２２には、廿ブコー
ドデコータか接続され、ｍ’ｌ （Ｉｌｌ用のデータ等
かサブコードから形成される。
ヘット切り替えスイッチ８及び記録／再生切り替えスイ
ッチ９を制御するための制？１信号：よ、タイミンク制
御回路２３により形成される。また、タイミング制御回
路２３は、記録信号処理回路１３及び再生信号処理回路
１８の夫々が必要とするクロック信号、タイミング信号
を発生する。
ッチ９を制御するための制？１信号：よ、タイミンク制
御回路２３により形成される。また、タイミング制御回
路２３は、記録信号処理回路１３及び再生信号処理回路
１８の夫々が必要とするクロック信号、タイミング信号
を発生する。
ｂ、ディジタルテープレコーダのデータ構成−木のトラ
ックに記録さ７Ｌるデータの全体が１セクメントと称さ
れる。第３図Ａは、一方の回転ヘッドにより記録される
ｌセグメントのデータの構成を示す。記録データの単位
量を１ブロツクとする時に、１セグメントに；よ、１９
６ブロノクのＣ７５００μｓｅｃ ）のデータが含まｎ
ル＊ ｔ・ラックの端部に１目当する１セグメント
の両端部の夫々にマージン＜１１ブロツク）が設けられ
る。このマージンの夫々に隣接してサブコード１及びサ
ブコード２が記録される。この２つのサブコード：、よ
、同一のデータであって、二重記録がなされている。
ックに記録さ７Ｌるデータの全体が１セクメントと称さ
れる。第３図Ａは、一方の回転ヘッドにより記録される
ｌセグメントのデータの構成を示す。記録データの単位
量を１ブロツクとする時に、１セグメントに；よ、１９
６ブロノクのＣ７５００μｓｅｃ ）のデータが含まｎ
ル＊ ｔ・ラックの端部に１目当する１セグメント
の両端部の夫々にマージン＜１１ブロツク）が設けられ
る。このマージンの夫々に隣接してサブコード１及びサ
ブコード２が記録される。この２つのサブコード：、よ
、同一のデータであって、二重記録がなされている。
サブコードは、プログラムナンバー、タイムコードであ
るヶサフコードの８プロ・ツクの記！３領域の両側にＰ
ＬＬのラン・イン区間（２ブロンク）及びポスト・アン
フル区間（１フロツク）が配されている。
るヶサフコードの８プロ・ツクの記！３領域の両側にＰ
ＬＬのラン・イン区間（２ブロンク）及びポスト・アン
フル区間（１フロツク）が配されている。
また、データの蕗己録がなされな（バインター・）゛ロ
ック・キャンプが設けられ、３フロツクの・インター・
ブロック・ギヤ、ノブに挟まれ、ＡＴＦ用のパイロット
信号か５フロツクにわたって記録されている。１セグメ
ン］・の中央部の１３０プロ、ツクの長さの領域内で、
２フロツクのＰＬＬのラン・、イン区間を除く１２８フ
ロ、ツクの長さの領域に記録処理がなさｚしたＰ ＣＭ
信号が記録される。このＰＣＭ信号は、回転ヘッドが２
回転する時間のオーディオ信号と対応するデータである
。
ック・キャンプが設けられ、３フロツクの・インター・
ブロック・ギヤ、ノブに挟まれ、ＡＴＦ用のパイロット
信号か５フロツクにわたって記録されている。１セグメ
ン］・の中央部の１３０プロ、ツクの長さの領域内で、
２フロツクのＰＬＬのラン・、イン区間を除く１２８フ
ロ、ツクの長さの領域に記録処理がなさｚしたＰ ＣＭ
信号が記録される。このＰＣＭ信号は、回転ヘッドが２
回転する時間のオーディオ信号と対応するデータである
。
このＰ ＣＭ信号は、Ｌ（左）チャンネル及びＲく右）
チャンネルからなる２チャンネルステレオＰＣ〜１信号
及びエラー検出／訂正４号のパリティデータかろなる。
チャンネルからなる２チャンネルステレオＰＣ〜１信号
及びエラー検出／訂正４号のパリティデータかろなる。
第３図Ａに示されるｌセグメントが磁気ヘッド２．ｉ、
４二より記録／再生さ湘、る場合、ＰＣＭ信号記録領域
の左側の半部には、データＬｅが記録され、その右側の
半部には、データＲ０が記録される。データＬ ｅは、
Ｌチャンネルの偶数番目のデー・り及びこのデータに関
してのバ′Ｊ−トイデータからなり、データＲＯ’ｉよ
、Ｒ＋ 、ｙｔン不ルの奇数番目のデータ及びこのデー
タに関してのパリティデータかみなる。奇数番及び偶数
番；よ、１゛ンクーリーブブロノクの最初から数えた１
１１１番で１ちる。
４二より記録／再生さ湘、る場合、ＰＣＭ信号記録領域
の左側の半部には、データＬｅが記録され、その右側の
半部には、データＲ０が記録される。データＬ ｅは、
Ｌチャンネルの偶数番目のデー・り及びこのデータに関
してのバ′Ｊ−トイデータからなり、データＲＯ’ｉよ
、Ｒ＋ 、ｙｔン不ルの奇数番目のデータ及びこのデー
タに関してのパリティデータかみなる。奇数番及び偶数
番；よ、１゛ンクーリーブブロノクの最初から数えた１
１１１番で１ちる。
他方の磁気・＼ノＩＸにより形成されるトラックには、
上述の一方のトラックと同一の構成で１セ・ゲメントの
デーータが記録される。この他方のトラノりのＩセグメ
ントのデータ中のデータ区間には、その左側の半部にデ
ータＲｅが記録され、その右側の半部にデータＬＯが記
録される。データＲｅは、Ｒチャンネルの偶数番目のデ
ータ及びこのデータに関してのパリティデータからなる
。データＬｏは、Ｌチャンネルの奇数番目のデータ及び
このデータに関してのパリティデータがちなる。このよ
うに、各チャンネルの偶数番目のデータ及び奇数番目の
データを隣接する２本のトラックに分けて記録すると共
に、同一のトラックにＬチャンネル及びＲチャンネルの
データを記録するのは、ドロップアウト等により、同一
のチャンネルの連続するデータが誤ることを防止するた
めである。
上述の一方のトラックと同一の構成で１セ・ゲメントの
デーータが記録される。この他方のトラノりのＩセグメ
ントのデータ中のデータ区間には、その左側の半部にデ
ータＲｅが記録され、その右側の半部にデータＬＯが記
録される。データＲｅは、Ｒチャンネルの偶数番目のデ
ータ及びこのデータに関してのパリティデータからなる
。データＬｏは、Ｌチャンネルの奇数番目のデータ及び
このデータに関してのパリティデータがちなる。このよ
うに、各チャンネルの偶数番目のデータ及び奇数番目の
データを隣接する２本のトラックに分けて記録すると共
に、同一のトラックにＬチャンネル及びＲチャンネルの
データを記録するのは、ドロップアウト等により、同一
のチャンネルの連続するデータが誤ることを防止するた
めである。
第３図Ｂは、ＰＣＭ信号の１ブロツクのデータ構成を示
す。１ブロツクの先頭に８ピツ［・（１シンボル）のフ
ロック同期信号が付加され、次に８ビ、トのＰＣＭ−（
Ｄが付加される。ＰＣ〜（ｉＤの次に、ブロックアドレ
スが付加される。このＰＣ：ｖｌ−ＩＤ及びブロックア
ドレスの２シンボル（Ｖ、’ｌ及びｗ ２ ＞に関して
、単純パリティのエラー訂正符号化の処理が行われ、８
ビツトのパリティがブロックアドレスの次りこ付加され
る。ブロックアドレスは、第３図りに示すように、最上
位ビｙ）（ＭＳＢ）を除く７ビノトにより構成され、こ
の最上位ビットが“０パとされることにより、Ｐ ＣＭ
フロックであることが示される。
す。１ブロツクの先頭に８ピツ［・（１シンボル）のフ
ロック同期信号が付加され、次に８ビ、トのＰＣＭ−（
Ｄが付加される。ＰＣ〜（ｉＤの次に、ブロックアドレ
スが付加される。このＰＣ：ｖｌ−ＩＤ及びブロックア
ドレスの２シンボル（Ｖ、’ｌ及びｗ ２ ＞に関して
、単純パリティのエラー訂正符号化の処理が行われ、８
ビツトのパリティがブロックアドレスの次りこ付加され
る。ブロックアドレスは、第３図りに示すように、最上
位ビｙ）（ＭＳＢ）を除く７ビノトにより構成され、こ
の最上位ビットが“０パとされることにより、Ｐ ＣＭ
フロックであることが示される。
７ビノトのブロックアドレスが（００）〜（７Ｆ）（１
６進表示）と順次変化する。ブロックアドレスの下位３
ビツトが（０００）（０１０）（１００） （１１０
） （Ｄ各ブロノクニ記ｒＪサレルＰＣＭ−ＩＤが定め
られているラフロックアドレスの下位３ビツトが（００
１）（０１１）（１０１＞ （１１１）の各プロ・７
クアドレスは、ＰＣＭ−ＩＤのオブシタナルコードが記
録可能とされている。ＰＣＭ−ＩＤ中には、夫々が２ビ
ツトのＩＤｌ−ＩＤ８と４ピントのフレームアドレスが
含まれる。、ＩＤ１〜ｌＤ７は、夫々識別情報が定義さ
れている。３２個のＩＤ８により、バックが構成される
。例えば、ＩＤＩは、フォーマ、７トＩＤであり、オー
ディオ用か他の用途かがＩＤＩにより識別され、１０２
により、プリエンファシスのオン／オフとプリエンファ
シスの特性が識別され、ＩＤ３ｉ二より、サンプリング
周波数が識別される。
６進表示）と順次変化する。ブロックアドレスの下位３
ビツトが（０００）（０１０）（１００） （１１０
） （Ｄ各ブロノクニ記ｒＪサレルＰＣＭ−ＩＤが定め
られているラフロックアドレスの下位３ビツトが（００
１）（０１１）（１０１＞ （１１１）の各プロ・７
クアドレスは、ＰＣＭ−ＩＤのオブシタナルコードが記
録可能とされている。ＰＣＭ−ＩＤ中には、夫々が２ビ
ツトのＩＤｌ−ＩＤ８と４ピントのフレームアドレスが
含まれる。、ＩＤ１〜ｌＤ７は、夫々識別情報が定義さ
れている。３２個のＩＤ８により、バックが構成される
。例えば、ＩＤＩは、フォーマ、７トＩＤであり、オー
ディオ用か他の用途かがＩＤＩにより識別され、１０２
により、プリエンファシスのオン／オフとプリエンファ
シスの特性が識別され、ＩＤ３ｉ二より、サンプリング
周波数が識別される。
上述のＩＤ１〜ｌＤ７とフレームアドレスは、インター
リーブベアのセグメントで同一のデータとされる。
リーブベアのセグメントで同一のデータとされる。
第３図Ｃは、サブコードの１ブロツクのデータ構成を示
す。前述のＰＣＭブロックと同様のデータ構成とされる
。第３図已に示すように、サブコードブロックのシンボ
ルＷ２の最上位ビットが“ｌ”とされ、サブコードブロ
ックであることが示されるつこのシンボルＷ２の下位４
ビツトがプロ、ツクアドレスとされ、シンボルｗ１の８
ビツトとシンボルＷ２中のＭ Ｓ Ｂ及びフロックアド
レスを除く３ビツトとがサブコード川りとされている。
す。前述のＰＣＭブロックと同様のデータ構成とされる
。第３図已に示すように、サブコードブロックのシンボ
ルＷ２の最上位ビットが“ｌ”とされ、サブコードブロ
ックであることが示されるつこのシンボルＷ２の下位４
ビツトがプロ、ツクアドレスとされ、シンボルｗ１の８
ビツトとシンボルＷ２中のＭ Ｓ Ｂ及びフロックアド
レスを除く３ビツトとがサブコード川りとされている。
サブコードブロックの２シンボル（ｗｌ及びＷ２）に関
して１．単純パリテ、１・のエラー訂正符号化の処理が
行われ、８ビツトのパリティが付加される。
して１．単純パリテ、１・のエラー訂正符号化の処理が
行われ、８ビツトのパリティが付加される。
サブコード［Ｄは、ブロックアドレスの偶数番目（ブロ
ックアドレスのＬＳＢ （最下位ビット）が“０゛）に
記録されるものと、その奇数番目（ブロックアドレスの
ＬＳＢが”ｌ’）に記録されるものとで異なるデータと
されている。サブコード［Ｄには、再生方法を指定する
コントロールＩＤ、クイムコニド等が含まれている。サ
ブコードデータは、Ｐ ＣＭデータと同様−二リ−ド・
ソロモン符号によるエラー訂正符号の処理を受けている
。
ックアドレスのＬＳＢ （最下位ビット）が“０゛）に
記録されるものと、その奇数番目（ブロックアドレスの
ＬＳＢが”ｌ’）に記録されるものとで異なるデータと
されている。サブコード［Ｄには、再生方法を指定する
コントロールＩＤ、クイムコニド等が含まれている。サ
ブコードデータは、Ｐ ＣＭデータと同様−二リ−ド・
ソロモン符号によるエラー訂正符号の処理を受けている
。
Ｃ，ディジタルテープレコーダのエラー訂正符号１セグ
メントに記録される１２８ブロツクのデータごとにエラ
ー検出／訂正符号の処理がなされている。第４図Ａは、
一方の磁気へノド２Ａにより記録されるデータの符号構
成を示し、第４図Ｂは、他方の磁気ヘッド２Ｂにより記
録されるデータの符号構成を示す。量子化ビット数が１
６ビノトのＰＣＭ信号は、上位の８ビツト及び下位の８
ピツトビ、二分けられ、８ピノＦ・を１シンボルとして
゛エラー検出／訂正符号の符号化がなされる。
メントに記録される１２８ブロツクのデータごとにエラ
ー検出／訂正符号の処理がなされている。第４図Ａは、
一方の磁気へノド２Ａにより記録されるデータの符号構
成を示し、第４図Ｂは、他方の磁気ヘッド２Ｂにより記
録されるデータの符号構成を示す。量子化ビット数が１
６ビノトのＰＣＭ信号は、上位の８ビツト及び下位の８
ピツトビ、二分けられ、８ピノＦ・を１シンボルとして
゛エラー検出／訂正符号の符号化がなされる。
■セグメントには、＜１２８ｘ３２＝４０９６シンボル
）のデータか記録さイＬる。第４図Ａ５二示すように、
＜ＬＯ，Ｌ２． ・・・Ｌ １４３８）のシンボル力
）らなるしチャ〉′ネルの偶数番目のデータＬｅと、（
Ｒ１，Ｒ３，・・・Ｒ１４３９）のＲチャンネルの奇数
番目のデータＲＯとからなるデータの２次元配列の垂直
方向及び水平方間の夫々に関してエラー検出符号Ｃ１及
びエラー訂正符号Ｃ２の符号化が、ｔされる。垂直方向
の２８個のシンボルには、＜３２．２８．５）リード・
ソロモン符号を用いたＣＩ符号の符号化がなされる。こ
のＣ１符号の４シンボルのパリティデータＰが２次元配
列の最後の位置に配される。また、水平方向の５２咽の
シンボルに対し、て（３２，２６，７） リート・ソ
ロモン符号を用いたＣ２符号の符号化がなされる。この
Ｃ２符号は、５２シンホルの２シンボル毎の２６シンボ
ルに対してなされ、１つの符号系列に関して６個のシン
ボルかろなるパリティデータＱか発生する Ｃ２符号の
計１２個のシンボルからなるパリティデータＱが２次元
配列の中央部に配される。水平方向に位置する他の５２
個のＰＣＭデーデーシンボルに関しても同様の０２符号
の符号化がｔさ７Ｌ、そのバリテ、イデータＱが中央部
に配さ、／するつ 第４図Ｂに示さ７Ｌる符号構成は、第４図への符号構成
の中のＬナヤンふルの偶数番目のＰＣλ４信号をＲチャ
ンネルの偶数番目のＰＣＭ（符号（ＲＯ。
）のデータか記録さイＬる。第４図Ａ５二示すように、
＜ＬＯ，Ｌ２． ・・・Ｌ １４３８）のシンボル力
）らなるしチャ〉′ネルの偶数番目のデータＬｅと、（
Ｒ１，Ｒ３，・・・Ｒ１４３９）のＲチャンネルの奇数
番目のデータＲＯとからなるデータの２次元配列の垂直
方向及び水平方間の夫々に関してエラー検出符号Ｃ１及
びエラー訂正符号Ｃ２の符号化が、ｔされる。垂直方向
の２８個のシンボルには、＜３２．２８．５）リード・
ソロモン符号を用いたＣＩ符号の符号化がなされる。こ
のＣ１符号の４シンボルのパリティデータＰが２次元配
列の最後の位置に配される。また、水平方向の５２咽の
シンボルに対し、て（３２，２６，７） リート・ソ
ロモン符号を用いたＣ２符号の符号化がなされる。この
Ｃ２符号は、５２シンホルの２シンボル毎の２６シンボ
ルに対してなされ、１つの符号系列に関して６個のシン
ボルかろなるパリティデータＱか発生する Ｃ２符号の
計１２個のシンボルからなるパリティデータＱが２次元
配列の中央部に配される。水平方向に位置する他の５２
個のＰＣＭデーデーシンボルに関しても同様の０２符号
の符号化がｔさ７Ｌ、そのバリテ、イデータＱが中央部
に配さ、／するつ 第４図Ｂに示さ７Ｌる符号構成は、第４図への符号構成
の中のＬナヤンふルの偶数番目のＰＣλ４信号をＲチャ
ンネルの偶数番目のＰＣＭ（符号（ＲＯ。
Ｒ２、・・・Ｒ］４３８）によって置き換え、Ｒチャン
ネルの奇数番目のＰＣＭ信号をＬチャンネルの奇数番目
のＰＣＭ信号（Ｌｌ、Ｌ３． ・・・Ｌ１４３９）に
よって置き換えた符号構成である。
ネルの奇数番目のＰＣＭ信号をＬチャンネルの奇数番目
のＰＣＭ信号（Ｌｌ、Ｌ３． ・・・Ｌ１４３９）に
よって置き換えた符号構成である。
これらの符号構成における垂直方向るこ並ぷ３２シンボ
ルに対して、第３図Ｂに示すように、同量信号、ＰＣＭ
−ＩＤ、 ブロック７）・レス及びパリティが付加され
ることによって、１個のＰ ＣＭブロックが構成される
。
ルに対して、第３図Ｂに示すように、同量信号、ＰＣＭ
−ＩＤ、 ブロック７）・レス及びパリティが付加され
ることによって、１個のＰ ＣＭブロックが構成される
。
ｄ、再生信号処理回路
この発明１よ、上述の回転ヘッド式のティジタルテーブ
レコーダの再生信号処理回路１８に′８ｚするバッファ
ＲＡ ＞、（−＼の再生データの書き込み及び０１復号
２：通用さ？′Ｌる。第５図は、再生信号処理回ｌ￥３
１８の構成を示し、３１で示す入力端子に再生信号が供
給さする。
レコーダの再生信号処理回路１８に′８ｚするバッファ
ＲＡ ＞、（−＼の再生データの書き込み及び０１復号
２：通用さ？′Ｌる。第５図は、再生信号処理回ｌ￥３
１８の構成を示し、３１で示す入力端子に再生信号が供
給さする。
再生信号は、復調回路３２に供給され、■シンボル１０
ピノ］−が１シンボル８ビツトに復調される。磁気テー
プ３Ｃ二記録する時に、１シンボルの８ビツトは、低域
成分をするべく、攻少させるため：：ｉｏビットの好ま
しいパターンに変換されるディジタル変調の処理を受け
ている。復調回路３２からの再生データは、データレジ
スタ３３及びバッファ３４Ｇ介して１シンボル毎にデー
タバス３５に供給される。
ピノ］−が１シンボル８ビツトに復調される。磁気テー
プ３Ｃ二記録する時に、１シンボルの８ビツトは、低域
成分をするべく、攻少させるため：：ｉｏビットの好ま
しいパターンに変換されるディジタル変調の処理を受け
ている。復調回路３２からの再生データは、データレジ
スタ３３及びバッファ３４Ｇ介して１シンボル毎にデー
タバス３５に供給される。
データバス３５には、バッファＲＡＭ３６及びエラー訂
正回路３７が結合されている。データバス３５からバッ
ファＲＡ Ｍ ３６に再生データが取り込まれ、エラー
訂正回路３７に８いて、バッファＲ／’Ｉ Ｍ ３ ｂ
ｌこ貯えらｎているデータがリード・ソロモン符号に
よりエラー訂正の処理（Ｃ１復号支びＣ２復号）を受け
る、エラー訂正さ：！′Ｌ１こＰＣ〜１信号は、捕間回
路３８に供給され、訂正できないエラーか補間されて出
力端子３９に再生Ｐ ＣＭ信号が取り出される。この再
生ＰＣＭ信号がＤ／Ａコンバータ１９ （第１図参照）
に供給さｙＬる。
正回路３７が結合されている。データバス３５からバッ
ファＲＡ Ｍ ３６に再生データが取り込まれ、エラー
訂正回路３７に８いて、バッファＲ／’Ｉ Ｍ ３ ｂ
ｌこ貯えらｎているデータがリード・ソロモン符号に
よりエラー訂正の処理（Ｃ１復号支びＣ２復号）を受け
る、エラー訂正さ：！′Ｌ１こＰＣ〜１信号は、捕間回
路３８に供給され、訂正できないエラーか補間されて出
力端子３９に再生Ｐ ＣＭ信号が取り出される。この再
生ＰＣＭ信号がＤ／Ａコンバータ１９ （第１図参照）
に供給さｙＬる。
また、サブコードは、サブコードデコータ （図示せず
）により、エラー訂正等の処理を受−す、サブコーｌ−
の出力端子に取り出される。
）により、エラー訂正等の処理を受−す、サブコーｌ−
の出力端子に取り出される。
また、？Ｊ！何回路３２と関連してプロ、クアドレス険
出回路４０が設けらｎているウフロ７・クアドレス険出
回路４０によって再生ブロックアドレスＡｗが読み取ら
れる。再生フロックアドレス八〇が比較回路４１及び再
生アドレス発生回路４２に供給される。再生アドレス発
生回路４２により発生した再生アドレスがバッファ４３
を介してアドレスバス４４に供給されるウアトレスハス
４４を介された再生アドレスがバッファＲＡ ニジ１３
６のアドレス信号とされる。再生フロックアドレスＡ、
９１′：、、１セグメントの（３２シンボルＸ１２８ブ
ロツク） （第４図参照）の再生データを第１番口のブ
ロックかろ第１２８番目のプロ、ツク１ｚ、＋＋＋Ｑ
ｓ ！こフロック毎にＭき込むためのアドレスであるつ
４５は、ＥＣＣ（エラー訂正回路）用のアドレ大発生回
路である。ＥＣＣ用アトＬ・大発生回路４５で形成され
たアドレスがバッファ４６及びアドレスバス４５を介し
てバッファＲＡ〜１３６に供給される。ＥＣＣ用アドレ
スは、Ｃ１復号及びＣ２？Ｊｊ号の夫々のためにデータ
をバッファＲ，ｌｆ３６から読み出すためのアドレスと
エラー訂正後のデータ及びポインタをバッファＲＡＭ３
６に書き込むためのアドレスである。ＥＣＣ用アドレス
発生回路４５で生成された読み出しブロックアドレスＡ
Ｒが比較回路４１に供給される。ＥＣＣ用アドレス発生
回路４５には、エラー訂正回路３７かろ訂正完了信号等
のコントロール信号が供給されると共に、システムコン
トローラ４７からＣ１復号及びＣ２復号の夫々の処理の
開始を指示するスタート信号が供給される。
出回路４０が設けらｎているウフロ７・クアドレス険出
回路４０によって再生ブロックアドレスＡｗが読み取ら
れる。再生フロックアドレス八〇が比較回路４１及び再
生アドレス発生回路４２に供給される。再生アドレス発
生回路４２により発生した再生アドレスがバッファ４３
を介してアドレスバス４４に供給されるウアトレスハス
４４を介された再生アドレスがバッファＲＡ ニジ１３
６のアドレス信号とされる。再生フロックアドレスＡ、
９１′：、、１セグメントの（３２シンボルＸ１２８ブ
ロツク） （第４図参照）の再生データを第１番口のブ
ロックかろ第１２８番目のプロ、ツク１ｚ、＋＋＋Ｑ
ｓ ！こフロック毎にＭき込むためのアドレスであるつ
４５は、ＥＣＣ（エラー訂正回路）用のアドレ大発生回
路である。ＥＣＣ用アトＬ・大発生回路４５で形成され
たアドレスがバッファ４６及びアドレスバス４５を介し
てバッファＲＡ〜１３６に供給される。ＥＣＣ用アドレ
スは、Ｃ１復号及びＣ２？Ｊｊ号の夫々のためにデータ
をバッファＲ，ｌｆ３６から読み出すためのアドレスと
エラー訂正後のデータ及びポインタをバッファＲＡＭ３
６に書き込むためのアドレスである。ＥＣＣ用アドレス
発生回路４５で生成された読み出しブロックアドレスＡ
Ｒが比較回路４１に供給される。ＥＣＣ用アドレス発生
回路４５には、エラー訂正回路３７かろ訂正完了信号等
のコントロール信号が供給されると共に、システムコン
トローラ４７からＣ１復号及びＣ２復号の夫々の処理の
開始を指示するスタート信号が供給される。
Ｃ１復号時には、再生アドレスにより先行して書き込ま
れていたＣ１系列のデータ（ＰＣＭ信号及びパリティデ
ータＰ）が１ブロツク毎にバッファＲＡＭａ６から読み
出され、エラー訂正回路３７においてエラー訂正され、
訂正後のＰＣＭ信号とＣ１ポインタがバッファＲＡ Ｍ
３６の同しブロックアドレスに書き込まれる。ＣＩポ
インタは、パリティＰが書き込まれていたメモリー領域
に書き込まれる。このエラー訂正処理が全てのＣ１系列
についてなされる。ＥＣＣ用アドレス発生回路４５は、
上述のＣ１復号における読み出しアドレス及び書き込み
アドレスを発生する。Ｃ２復号時においては、Ｃ１復号
がされたＰ ＣＭ信号、Ｃｌボ・インク及びパリティデ
ータＱが０２系列毎に読み出され、エラー訂正回路３７
において、Ｃ２復号の処理を受けるつＣ２復号によりエ
ラー訂正されたＰＣＭ信号及びＣ２ポインタがバッファ
ＲＡＭ３６に書き込まれる。このＣ２復号においても、
必要とされる読み出しアドレス及び書き込みアドレスが
ＥＣＣ用アドレス発生回路４５により形成される。
れていたＣ１系列のデータ（ＰＣＭ信号及びパリティデ
ータＰ）が１ブロツク毎にバッファＲＡＭａ６から読み
出され、エラー訂正回路３７においてエラー訂正され、
訂正後のＰＣＭ信号とＣ１ポインタがバッファＲＡ Ｍ
３６の同しブロックアドレスに書き込まれる。ＣＩポ
インタは、パリティＰが書き込まれていたメモリー領域
に書き込まれる。このエラー訂正処理が全てのＣ１系列
についてなされる。ＥＣＣ用アドレス発生回路４５は、
上述のＣ１復号における読み出しアドレス及び書き込み
アドレスを発生する。Ｃ２復号時においては、Ｃ１復号
がされたＰ ＣＭ信号、Ｃｌボ・インク及びパリティデ
ータＱが０２系列毎に読み出され、エラー訂正回路３７
において、Ｃ２復号の処理を受けるつＣ２復号によりエ
ラー訂正されたＰＣＭ信号及びＣ２ポインタがバッファ
ＲＡＭ３６に書き込まれる。このＣ２復号においても、
必要とされる読み出しアドレス及び書き込みアドレスが
ＥＣＣ用アドレス発生回路４５により形成される。
Ｃ１復号及びＣ２復号が終了したＰ ＣＭ ｉｔ号がバ
ッファＲＡＭ３６から元の順番で読み出されるつこの場
合、トラックＡ及びトラックＢの夫々かろ再生され、エ
ラー訂正がされたＰＣＭ信号にょって、２チャンネルス
テレオ信号が形成されるラバ、ソファＲＡＭＪ６からエ
ラー訂正がされたＰＣＭ信号を読み出すために、ディン
ターリーブアドレス発生回路４８が設けられている。デ
ィンターリーブアドレス発生回路４８で形成されたアド
レスがバ２ノファ４９とアドレスバス４４とを介してバ
ッファＲＡＭ３６に供給され、バッファＲＡ ？ｗ１３
６から読み出されたＰＣ〜１信号が補間回路３８に１共
給されるつ 上述のＥＣＣ用アドレス発生回路４５により形成された
Ｃ１復号時にデータをパ、・ファＲＡＭ３６から読みだ
すためのブロックアドレスＡ、ｌが比較回路４１に供給
される。比較回路４１において、再生アドレス中のブロ
ックアドレスＡ。とブロックアドレスＡＲとの大きさが
比較される。比較回路４１の比較出力は、（Ａ、＋ ＞
Ａｌｌ ）の時に“１“となり、（Ａ、≦ＡＲ）の時に
、“０パとなる。この比較回路４１の比較出力がＡＮＤ
ゲート５０に１共給される。
ッファＲＡＭ３６から元の順番で読み出されるつこの場
合、トラックＡ及びトラックＢの夫々かろ再生され、エ
ラー訂正がされたＰＣＭ信号にょって、２チャンネルス
テレオ信号が形成されるラバ、ソファＲＡＭＪ６からエ
ラー訂正がされたＰＣＭ信号を読み出すために、ディン
ターリーブアドレス発生回路４８が設けられている。デ
ィンターリーブアドレス発生回路４８で形成されたアド
レスがバ２ノファ４９とアドレスバス４４とを介してバ
ッファＲＡＭ３６に供給され、バッファＲＡ ？ｗ１３
６から読み出されたＰＣ〜１信号が補間回路３８に１共
給されるつ 上述のＥＣＣ用アドレス発生回路４５により形成された
Ｃ１復号時にデータをパ、・ファＲＡＭ３６から読みだ
すためのブロックアドレスＡ、ｌが比較回路４１に供給
される。比較回路４１において、再生アドレス中のブロ
ックアドレスＡ。とブロックアドレスＡＲとの大きさが
比較される。比較回路４１の比較出力は、（Ａ、＋ ＞
Ａｌｌ ）の時に“１“となり、（Ａ、≦ＡＲ）の時に
、“０パとなる。この比較回路４１の比較出力がＡＮＤ
ゲート５０に１共給される。
ＡＮＤゲート５０には、復調回路３２から再生データの
１シンボル毎にライドリクエスト信号ＲＥＱＩが供給さ
れ、ＡＮＤゲート５０から発生するライドリクエスト信
号ＲＥＱ２がリクエストコントローラ５１に供給される
。リクエストコントローラ５１は、バッファＲＡＭ３６
の書き込み及び読み出しを制御する制御信号、データバ
ス３５に接続されたバッファの制御信号（出力端子５２
）及びアドレスバス４４に接続されたバッファの制御信
号（出力・端子５３）を発生する。リクエストコントロ
ーラ５１には、ＡＮＤゲート５０からのライドリクエス
ト信号ＲＥＱ２の他に、エラー訂正回路３７からのリク
エスト信号、サフコードに関してのリクエスト信号等が
供給さγＬる。ＡＮＤゲート５０からのライドリクエス
ト信号ＲＥＱ２がリクエストコントローラ５１に供給さ
れると、リクエストコントローラ５■からバッファＲＡ
Ｍ３６を書き込み状態とする制御信号が発生し、再生デ
ータの書き込みが行われる。若し、ライドリクエスト１
言号ＲＥＱ２がＡＮＤゲート５０により、禁止されると
、再生データは書き込ま〆ｔｔｔいつ上述のこの発明の
一実施例の動作を第６図を参照して説明する。第６図Ａ
は、再生信号中のブロック同期信号の検出に基づいて復
調回路３２において形成されたタイミング信号を示す。
１シンボル毎にライドリクエスト信号ＲＥＱＩが供給さ
れ、ＡＮＤゲート５０から発生するライドリクエスト信
号ＲＥＱ２がリクエストコントローラ５１に供給される
。リクエストコントローラ５１は、バッファＲＡＭ３６
の書き込み及び読み出しを制御する制御信号、データバ
ス３５に接続されたバッファの制御信号（出力端子５２
）及びアドレスバス４４に接続されたバッファの制御信
号（出力・端子５３）を発生する。リクエストコントロ
ーラ５１には、ＡＮＤゲート５０からのライドリクエス
ト信号ＲＥＱ２の他に、エラー訂正回路３７からのリク
エスト信号、サフコードに関してのリクエスト信号等が
供給さγＬる。ＡＮＤゲート５０からのライドリクエス
ト信号ＲＥＱ２がリクエストコントローラ５１に供給さ
れると、リクエストコントローラ５■からバッファＲＡ
Ｍ３６を書き込み状態とする制御信号が発生し、再生デ
ータの書き込みが行われる。若し、ライドリクエスト１
言号ＲＥＱ２がＡＮＤゲート５０により、禁止されると
、再生データは書き込ま〆ｔｔｔいつ上述のこの発明の
一実施例の動作を第６図を参照して説明する。第６図Ａ
は、再生信号中のブロック同期信号の検出に基づいて復
調回路３２において形成されたタイミング信号を示す。
第６図Ｂは、復調回路３２から発生するライドリクエス
ト信号ＲＥＱＩを示す。このライドリクエスト信号ＲＥ
ＱＩは、■ブロック内に含まれている各シンボルと同期
して発注する。ブロックアドレス検出回路４０により検
出された再生ブロックアドレスＡｎは、第６図Ｃに示す
ように、ｎ、ｎ＝−１，−・・と順次変化する。
ト信号ＲＥＱＩを示す。このライドリクエスト信号ＲＥ
ＱＩは、■ブロック内に含まれている各シンボルと同期
して発注する。ブロックアドレス検出回路４０により検
出された再生ブロックアドレスＡｎは、第６図Ｃに示す
ように、ｎ、ｎ＝−１，−・・と順次変化する。
一例として再生ブロックアドレスＡ。がｎの時に、Ｃ１
復号のためのブロックアドレスＡＲが０からスクートす
る。従って、比較回路４１では、（ＡＩＪ＞ＡＲ＞とな
り、第６図Ｆに示すように、′１”の比較出力が発生す
る。比較出力がｌ”のために、ライドリクエスト信号Ｒ
ＥＱＩがＡＮＤゲート５０を介され、第６図已に示すラ
イトリクニスＩ・信号ＲＥＱ２がリクエストコントロー
ラ５１に供給される。このライドリクエスト信号ＲＥＱ
２によって、再生データがパンツアメモリ３６に書き込
まれる。若し、（Ａ＋、≦ＡＮ）の状態が発生すると、
比較出力が０°となり、ライドリクエスト信号ＲＥＱ２
が禁止される。従って、このブロックアドレスの再生デ
ータがバッファＲＡＭ３６に書き込まれない。
復号のためのブロックアドレスＡＲが０からスクートす
る。従って、比較回路４１では、（ＡＩＪ＞ＡＲ＞とな
り、第６図Ｆに示すように、′１”の比較出力が発生す
る。比較出力がｌ”のために、ライドリクエスト信号Ｒ
ＥＱＩがＡＮＤゲート５０を介され、第６図已に示すラ
イトリクニスＩ・信号ＲＥＱ２がリクエストコントロー
ラ５１に供給される。このライドリクエスト信号ＲＥＱ
２によって、再生データがパンツアメモリ３６に書き込
まれる。若し、（Ａ＋、≦ＡＮ）の状態が発生すると、
比較出力が０°となり、ライドリクエスト信号ＲＥＱ２
が禁止される。従って、このブロックアドレスの再生デ
ータがバッファＲＡＭ３６に書き込まれない。
（Ａ ｗ≦八つ）の状態は、ブロックアドレス八〇の読
み取りを誤ること等る二起因する異常状態であり、再生
データの書き込みを禁止することによって、バッファＲ
ＡＭ３６に貯えられている既にＣ１復号されたＰＣ〜１
信号及びＣ１ポインタが壊されることが防止される。ま
た、１セグメントのデータの中で、ブロックアドレスＡ
１．、の読み取りが誤ったブロックのデータが書き込ま
れない場合が生しる。このブロックのデータは、エラー
データとして処理され、Ｃ２復号によって訂正されたり
、又は補間により修整される。
み取りを誤ること等る二起因する異常状態であり、再生
データの書き込みを禁止することによって、バッファＲ
ＡＭ３６に貯えられている既にＣ１復号されたＰＣ〜１
信号及びＣ１ポインタが壊されることが防止される。ま
た、１セグメントのデータの中で、ブロックアドレスＡ
１．、の読み取りが誤ったブロックのデータが書き込ま
れない場合が生しる。このブロックのデータは、エラー
データとして処理され、Ｃ２復号によって訂正されたり
、又は補間により修整される。
なお、この発明は、回転ヘッド式のディジクルテープレ
コーダ以外のディジタル清報信号（ディジタルオーディ
オ信号、ディジタルビデオ信号）再生装置に対しても適
用することができる。また、エラー訂正符号の構成は、
第４図に示すものに限らず、マトリクスに配置されたＰ
ＣＭ信号の縦又は横の方向以外に、ＰＣＭ信号の配列の
斜め方向にエラー訂正符号の符号化を行うものであって
も良い。
コーダ以外のディジタル清報信号（ディジタルオーディ
オ信号、ディジタルビデオ信号）再生装置に対しても適
用することができる。また、エラー訂正符号の構成は、
第４図に示すものに限らず、マトリクスに配置されたＰ
ＣＭ信号の縦又は横の方向以外に、ＰＣＭ信号の配列の
斜め方向にエラー訂正符号の符号化を行うものであって
も良い。
この発明に依れば、再生データのパンツアメモリへの書
き込み処理と、パンツアメモリに書き込まれているデー
タを読み出してエラー訂正し、訂正後のデータをバッフ
アメそりに書き込む復号処理とを並行して行うことによ
り、復号時間が短縮される。また、この発明に依れば、
エラー訂正がされたデータが格納されているアドレスに
再生データが書き込まれることを防止でき、異常な再生
信号が発生することを確実に防止できる。
き込み処理と、パンツアメモリに書き込まれているデー
タを読み出してエラー訂正し、訂正後のデータをバッフ
アメそりに書き込む復号処理とを並行して行うことによ
り、復号時間が短縮される。また、この発明に依れば、
エラー訂正がされたデータが格納されているアドレスに
再生データが書き込まれることを防止でき、異常な再生
信号が発生することを確実に防止できる。
第１図はこの発明を適用することができる回転ヘット式
のディジタルテープレコーダの全体の構成を示すブロッ
ク図、第２図はディジクルテープレコーダのテープフォ
ーマントを示す路線図、第３図はディジクルテープレコ
ーダのトラックフォーマット及びブロックフォーマット
の説明に用いる路線図、第４図はディジタルテープレコ
ーダのエラー訂正符号の説明に用いる路線図、第５１ｆ
ｆｌｉよこの発明の一実施例の主要部のフロ、り図、第
６図：、よこの発明の一実施例の動作説明に用いる夕・
イムチャート、第７図は復号動作の説明に用いるタイム
チャートである。 図面における主要な符号の説明 １ドラム、 ２Ａ、２Ｂ二磁気ヘッド、 ３：Ｅｉ
！気テープ、 １３：記録信号処理回路、 １８：
再生信号処理回路、 ３２：復調回路、 ３４：バッフ
ァ、 ３５：データハス、 、３６：バッファＲＡ Ｍ
、 ３７：エラー訂正回路、 ４０ニブロックアドレス
検出回路、 ４１：比較回路、４４ニアドレスハス、
４５：ＥＣＣ用アドレス発生回路。
のディジタルテープレコーダの全体の構成を示すブロッ
ク図、第２図はディジクルテープレコーダのテープフォ
ーマントを示す路線図、第３図はディジクルテープレコ
ーダのトラックフォーマット及びブロックフォーマット
の説明に用いる路線図、第４図はディジタルテープレコ
ーダのエラー訂正符号の説明に用いる路線図、第５１ｆ
ｆｌｉよこの発明の一実施例の主要部のフロ、り図、第
６図：、よこの発明の一実施例の動作説明に用いる夕・
イムチャート、第７図は復号動作の説明に用いるタイム
チャートである。 図面における主要な符号の説明 １ドラム、 ２Ａ、２Ｂ二磁気ヘッド、 ３：Ｅｉ
！気テープ、 １３：記録信号処理回路、 １８：
再生信号処理回路、 ３２：復調回路、 ３４：バッフ
ァ、 ３５：データハス、 、３６：バッファＲＡ Ｍ
、 ３７：エラー訂正回路、 ４０ニブロックアドレス
検出回路、 ４１：比較回路、４４ニアドレスハス、
４５：ＥＣＣ用アドレス発生回路。
Claims (1)
- 【特許請求の範囲】 エラー訂正符号化がされたデータをメモリに書き込む動
作と、上記メモリから読み出した上記データの復号処理
動作とを並行して行う復号装置において、 上記データを上記メモリに書き込むためのアドレスと上
記復号処理動作のための上記メモリのアドレスとを比較
する比較回路と、 上記比較回路により、上記書き込み動作より上記復号処
理動作が先行することを検出する時に、上記書き込み動
作を禁止させるための制御手段とを備えたことを特徴と
する復号装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043274A JPH07107782B2 (ja) | 1986-02-28 | 1986-02-28 | ディジタルテープレコーダ |
| CA000530333A CA1265621A (en) | 1986-02-28 | 1987-02-23 | Decoding apparatus |
| EP87102722A EP0234577B1 (en) | 1986-02-28 | 1987-02-26 | Decoding apparatus |
| AT87102722T ATE66763T1 (de) | 1986-02-28 | 1987-02-26 | Dekodiergeraet. |
| DE8787102722T DE3772406D1 (de) | 1986-02-28 | 1987-02-26 | Dekodiergeraet. |
| US07/019,583 US4802172A (en) | 1986-02-28 | 1987-02-27 | Decoding apparatus |
| KR870001706A KR870008277A (ko) | 1986-02-18 | 1987-02-27 | 복호장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043274A JPH07107782B2 (ja) | 1986-02-28 | 1986-02-28 | ディジタルテープレコーダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62202359A true JPS62202359A (ja) | 1987-09-07 |
| JPH07107782B2 JPH07107782B2 (ja) | 1995-11-15 |
Family
ID=12659237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61043274A Expired - Fee Related JPH07107782B2 (ja) | 1986-02-18 | 1986-02-28 | ディジタルテープレコーダ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4802172A (ja) |
| EP (1) | EP0234577B1 (ja) |
| JP (1) | JPH07107782B2 (ja) |
| KR (1) | KR870008277A (ja) |
| AT (1) | ATE66763T1 (ja) |
| CA (1) | CA1265621A (ja) |
| DE (1) | DE3772406D1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2103719T3 (es) * | 1990-01-18 | 1997-10-01 | Philips Electronics Nv | Dispositivo de almacenamiento reversible de datos digitales sobre un medio multipista, dispositivo descodificador aparato de reproduccion de informacion para utilizar con dicho medio, y soporte de almacenamiento para utilizar con dicho dispositivo de almacenamiento, con dicho |
| JPH0461670A (ja) * | 1990-06-28 | 1992-02-27 | Canon Inc | 再生装置 |
| KR100200801B1 (ko) * | 1991-08-31 | 1999-06-15 | 윤종용 | 오류정정장치 |
| JP3305966B2 (ja) * | 1995-12-25 | 2002-07-24 | ソニー株式会社 | データ復号装置及びその方法並びにデータ再生装置 |
| US6324592B1 (en) * | 1997-02-25 | 2001-11-27 | Keystone Aerospace | Apparatus and method for a mobile computer architecture and input/output management system |
| US6367047B1 (en) | 1998-10-20 | 2002-04-02 | Ecrix | Multi-level error detection and correction technique for data storage recording device |
| US6307701B1 (en) | 1998-10-20 | 2001-10-23 | Ecrix Corporation | Variable speed recording method and apparatus for a magnetic tape drive |
| US6246551B1 (en) | 1998-10-20 | 2001-06-12 | Ecrix Corporation | Overscan helical scan head for non-tracking tape subsystems reading at up to 1X speed and methods for simulation of same |
| US6381706B1 (en) | 1998-10-20 | 2002-04-30 | Ecrix Corporation | Fine granularity rewrite method and apparatus for data storage device |
| US6367048B1 (en) | 1998-11-16 | 2002-04-02 | Mcauliffe Richard | Method and apparatus for logically rejecting previously recorded track residue from magnetic media |
| US6308298B1 (en) | 1998-11-16 | 2001-10-23 | Ecrix Corporation | Method of reacquiring clock synchronization on a non-tracking helical scan tape device |
| US6603618B1 (en) | 1998-11-16 | 2003-08-05 | Exabyte Corporation | Method and system for monitoring and adjusting tape position using control data packets |
| US6421805B1 (en) | 1998-11-16 | 2002-07-16 | Exabyte Corporation | Rogue packet detection and correction method for data storage device |
| US6624960B1 (en) | 2000-03-10 | 2003-09-23 | Exabyte Corporation | Current sensing drum/cleaning wheel positioning method and apparatus for magnetic storage system |
| US6364234B1 (en) | 2000-03-10 | 2002-04-02 | Michael Donald Langiano | Tape loop/slack prevention method and apparatus for tape drive |
| US10740174B2 (en) * | 2016-11-29 | 2020-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory address protection circuit and method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570920A (en) * | 1978-11-20 | 1980-05-28 | Victor Co Of Japan Ltd | Memory control system |
| JPS57191885A (en) * | 1981-05-19 | 1982-11-25 | Akai Electric Co Ltd | Address controller for memory |
| JPS59152509A (ja) * | 1983-02-18 | 1984-08-31 | Sanyo Electric Co Ltd | ミユ−テイング装置 |
| JPS6079564A (ja) * | 1983-10-05 | 1985-05-07 | Nippon Gakki Seizo Kk | Ｄａｄプレ−ヤにおけるアドレス制御回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5786118A (en) * | 1980-11-18 | 1982-05-29 | Sony Corp | Pcm signal processing circuit |
| JPS58179913A (ja) * | 1982-04-15 | 1983-10-21 | Sony Corp | オ−デイオ信号の記録装置 |
| JPS5961332A (ja) * | 1982-09-30 | 1984-04-07 | Nec Corp | 誤り訂正回路 |
| US4628373A (en) * | 1983-06-10 | 1986-12-09 | Hitachi, Ltd. | Rotating head type magnetic record/reproduce apparatus |
| US4622600A (en) * | 1983-12-26 | 1986-11-11 | Hitachi, Ltd. | Rotary-head type PCM data recording/reproducing method and apparatus with a redundancy-reduced control data format |
| US4613913A (en) * | 1984-09-05 | 1986-09-23 | Etak, Inc. | Data encoding and decoding scheme |
-
1986
- 1986-02-28 JP JP61043274A patent/JPH07107782B2/ja not_active Expired - Fee Related
-
1987
- 1987-02-23 CA CA000530333A patent/CA1265621A/en not_active Expired - Lifetime
- 1987-02-26 AT AT87102722T patent/ATE66763T1/de not_active IP Right Cessation
- 1987-02-26 DE DE8787102722T patent/DE3772406D1/de not_active Expired - Lifetime
- 1987-02-26 EP EP87102722A patent/EP0234577B1/en not_active Expired - Lifetime
- 1987-02-27 US US07/019,583 patent/US4802172A/en not_active Expired - Fee Related
- 1987-02-27 KR KR870001706A patent/KR870008277A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570920A (en) * | 1978-11-20 | 1980-05-28 | Victor Co Of Japan Ltd | Memory control system |
| JPS57191885A (en) * | 1981-05-19 | 1982-11-25 | Akai Electric Co Ltd | Address controller for memory |
| JPS59152509A (ja) * | 1983-02-18 | 1984-08-31 | Sanyo Electric Co Ltd | ミユ−テイング装置 |
| JPS6079564A (ja) * | 1983-10-05 | 1985-05-07 | Nippon Gakki Seizo Kk | Ｄａｄプレ−ヤにおけるアドレス制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3772406D1 (de) | 1991-10-02 |
| ATE66763T1 (de) | 1991-09-15 |
| EP0234577A1 (en) | 1987-09-02 |
| JPH07107782B2 (ja) | 1995-11-15 |
| CA1265621A (en) | 1990-02-06 |
| US4802172A (en) | 1989-01-31 |
| EP0234577B1 (en) | 1991-08-28 |
| KR870008277A (ko) | 1987-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799221A (en) | Apparatus for reproducing a digital signal | |
| JPS62202359A (ja) | ディジタルテープレコーダ | |
| JPS62192977A (ja) | デ−タ記録装置 | |
| JPS62192076A (ja) | データの記録方法 | |
| JPS6220180A (ja) | Ｐｃｍ信号記録再生装置 | |
| JPS607651A (ja) | デイジタル情報信号の記録装置 | |
| US5499147A (en) | Rotary head recording and reproduction apparatus with memory and method of operation which compares a reproduced signal with an original signal | |
| JP3153995B2 (ja) | 復号装置 | |
| JP2597989B2 (ja) | データ再生装置 | |
| JPS6390007A (ja) | 回転ヘツド式デイジタル信号記録再生装置 | |
| JPS62192012A (ja) | デイスク装置 | |
| JPS6352306A (ja) | デイジタル信号再生装置 | |
| JP4518586B2 (ja) | データ記録装置およびそのリライト決定方法 | |
| JP2840680B2 (ja) | 再生装置 | |
| JP2606202B2 (ja) | 再生装置 | |
| JPS62204406A (ja) | 回転ヘツド型デイジタルテ−プレコ−ダ | |
| JP2687328B2 (ja) | 再生装置 | |
| JP2643131B2 (ja) | ディジタルデータ記録装置及び記録再生装置 | |
| JP2972090B2 (ja) | ディジタルテープレコーダ | |
| JP2633924B2 (ja) | 磁気記録再生装置 | |
| JPS62249532A (ja) | デ−タ伝送方法 | |
| JPH01155568A (ja) | データレコーダ | |
| JPS62204470A (ja) | 同期検出装置 | |
| JPS61230678A (ja) | Ｐｃｍ信号記録再生装置 | |
| JPH0740408B2 (ja) | Ｐｃｍ装置のメモリ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |