JP3153995B2 - 復号装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタルオーディオ信号、ディジタル
ビデオ信号等のディジタル情報信号を再生するディジタ
ル信号再生装置に適用される復号装置に関する。

〔従来の技術〕

ディジタルオーディオ信号（PCM信号と称する）を一
対の回転ヘッドにより記録／再生する場合のエラー訂正
符号として、１個の回転ヘッドにより記録／再生される
量のPCM信号をマトリックス状に配置し、このマトリッ
クス配置の縦方向に整列するPCM信号毎に第１のエラー
訂正符号（C1符号と称する）の符号化を行い、マトリッ
クス配置の横方向に整列するPCM信号毎に第２のエラー
訂正符号（C2符号と称する）の符号化を行うもの、所謂
ブロック完結形の積符号が用いられている。このエラー
訂正符号の符号化がされたPCM信号、エラー訂正符号C1
及びC2の夫々のチェックシンボルが縦方向に整列するも
の毎に記録／再生される。

再生側では、バッファメモリに再生データを書き込ん
でから、C1符号の復号（C1復号）が行われ、次にC2符号
の復号（C2復号）が行われる。

〔発明が解決しようとする課題〕

積符号では、C1復号及びC2復号の回数を増やすことに
より、エラー訂正能力が向上する。例えば第８図に示す
ように、C1符号（２シンボルのエラーを訂正できる）の
系列とC2符号（２シンボルのエラーを訂正できる）の系
列とが交点が情報シンボルとされており、○及び●の16
個の交点がエラーシンボルのエラーパターンを考える。
従来のC1復号とC2復号とを順次行うエラー訂正方式で
は、●で示す７個のエラーシンボルが訂正され、○で示
す９個のエラーシンボルが訂正されずに残る。しかし、
C1復号及びC2復号を行った後に、更に、C1復号及びC2復
号を再度行うと、全てのエラーシンボルを訂正すること
ができる。

このように復号回数が多いほど、ランダムエラーの訂
正能力が向上するにもかかわらず、C1復号及びC2復号を
１回しか行っていないのは、復号に使用できる時間が制
限されているためである。復号を行うプロセッサの動作
クロックの周波数を高くすることで、処理速度を上げ
て、復号のために使用できる時間を長くすることが考え
られる。しかし、バッファメモリへのアクセスタイムの
問題や、消費電力の増加の問題があり、プロセッサの動
作クロックの周波数を高くすることは、好ましい解決方
法ではない。

従って、この発明の目的は、エラー訂正用のプロセッ
サの処理速度を特に速くしなくても、ブロック完結形の
積符号の復号回数を多くすることができ、エラー訂正能
力が向上された復号装置を提供することにある。

〔課題を解決するための手段〕

この発明は、磁気ヘッドが取り付けられた回転ドラム
に対して、所定の巻き付け角で磁気テープが巻き付けら
れ、回転ドラムの回転に同期した１周期内に、磁気ヘッ
ドが磁気テープに接触することによって磁気テープから
再生された復調信号が入力される第１の期間と、磁気ヘ
ッドが磁気テープに接触しないことから復調信号が入力
されない第２の期間とが交互に存在する入力信号が供給
され、 第１の期間に入力される復調信号には、１または複数
のエラー訂正符号のブロックが含まれ、このエラー訂正
符号のブロックは、マトリックス状に配列された複数の
シンボルに対して、第１の方向及び第２の方向に夫々整
列する複数のシンボル毎に第１及び第２のエラー訂正符
号の復号化を行うようになされた復号装置において、 復調された復調信号に対して第１の方向に対してシン
ドロームを演算し、演算したシンドロームに基づいてエ
ラーの有無を検出し、エラー検出結果に基づいてエラー
の有無を示すポインタを生成する第１回目の第１の方向
に対する復号処理と、第１回目の第２の方向に対する復
号処理と、第２回目の第１の方向に対する復号処理と、
第２回目の第２の方向に対する復号処理とを行う復号処
理手段と、 復調信号が記憶されるメモリ領域と復号処理手段にて
生成されたポインタが記憶されるメモリ領域とを有する
メモリ手段と、 所定の１周期内の第１の期間内に磁気テープから再生
された復調信号のメモリ手段への書き込みと、所定の１
周期内の第１の期間内にメモリ手段に書き込まれる復調
信号に対応するポインタのメモリ手段への書き込みとを
並列に行うと共に、所定の１周期以前に既にメモリ手段
に記憶済みの復調信号に対する復号処理手段での第１回
目の第２の方向に対する復号処理と第２回目の第１の方
向に対する復号処理と第２回目の第２の方向に対する復
号処理とを所定の１周期内に順次行う制御手段とを備え
てなることを特徴とする復号装置である。

〔作用〕

再生データがバッファメモリ40のデータ領域に書き込
まれるのと並行してC1符号によるエラー検出がなされ
る。このエラー検出で発生したポインタがバッファメモ
リ40のポインタ領域に書き込まれる。エラー訂正回路41
は、バッファメモリ40に格納されたデータとポインタと
を使用してC2復号を行う。次に、２回目のC1復号がさ
れ、更に、２回目のC2復号がなされる。バッファメモリ
40の容量を多くすることで、再生データがバッファメモ
リ40に書き込まれてから後の期間で復号処理を行うこと
ができる。従って、（C1復号→C2復号→C1復号→C2復
号）の繰り返し復号がなされ、エラー訂正能力が向上す
る。

〔実施例〕

以下、この発明を回転ヘッド型のディジタルテープレ
コーダ（Ｒ−DATと略称される）に適用した一実施例に
ついて図面を参照して説明する。この一実施例の説明
は、下記の順序に従ってなされる。

a.ディジタルテープレコーダの全体の構成 b.ディジタルテープレコーダのデータ構成 c.ディジタルテープレコーダのエラー訂正符号 d.再生信号処理回路 e.復号動作 a.ディジタルテープレコーダの全体の構成 第１図は、回転ヘッド式のディジタルテープレコーダ
所謂Ｒ−DATの全体の構成を示す。１は、直径が30mmで2
000rpmで回転されるドラムである。ドラム１に180゜の
角間隔でもって一対の磁気ヘッド2A及び2Bが取り付けら
れる。ドラム１の周面に90゜の巻き付け角で斜めに磁気
テープ３（一点鎖線で示される）が巻き付けられる。磁
気テープ３は、テープカセットのリールハブ4A及び4B間
にかけわたされ、キャプスタン５及びピンチローラ６に
より、標準モードで8.15（mm/sec）の速度で走行され
る。

磁気ヘッド2A及び2Bが交互に磁気テープ３に摺接する
ことにより、第２図に示すように傾斜したトラック7A及
び7Bが磁気テープ３に形成される。磁気テープ３のテー
プ幅Ａは、3.81mmである。一方の回転ヘッド2Aの磁気ギ
ャップは、トラックと直交する方向に対して＋α傾けら
れ、他方の回転ヘッド2Bの磁気ギャップは、トラックと
直交する方向に対して−α傾けられている。（α＝20
゜）とされている。この磁気ヘッド2A及び2Bの磁気ギャ
ップの角度は、夫々＋アジマス及び−アジマスと称され
る。

磁気ヘッド2A及び2Bは、ヘッド切り替えスイッチ８に
より交互に選択され、記録／再生スイッチ９の端子ｒか
らの記録信号が回転トランス（図示せず）を介して磁気
ヘッド2A及び2Bに供給され、磁気ヘッド2A及び2Bの夫々
の再生信号が回転トランス（図示せず）を介して記録／
再生スイッチ９の端子ｐに取り出される。

入力端子10からのアナログオーディオ信号がローパス
フィルタ11を介してA/D変換器12に供給され、（循環モ
ードでは、サンプリング周波数:48KHz,16ビット直線量
子化）でもってディジタルオーディオ信号に変換され
る。A/D変換器12からのディジタルオーディオ信号が記
録信号処理回路13に供給される。記録信号処理回路13で
は、ディジタルオーディオ信号のエラー訂正符号化及び
後述するような記録データのフォーマットへの変換が行
われる。この場合、記録される信号のプリエンファシス
のオン／オフ、サンプリング周波数、量子化ビット数等
を識別するID信号（PCM−ID）が付加される。また、記
録される信号のプログラムナンバー、タイムコード等の
サブコード及びサブコードのためのID信号（サブコード
ID）がサブコードエンコーダ（図示せず）により、形成
され、端子14から記録信号処理回路13に供給される。

記録信号処理回路13からは、１トラック分ずつのシリ
アルの記録データが磁気ヘッド2A及び2Bの回転と同期し
て発生する。記録データが記録アンプ15及び記録／再生
スイッチ９の端子ｒを通じてヘッド切り替えスイッチ８
に供給される。ヘッド切り替えスイッチ８によって、記
録データが磁気ヘッド2A及び2Bに交互に供給される。

磁気ヘッド2A及び2Bにより再生された信号は、ヘッド
切り替えスイッチ８と記録／再生スイッチ９の端子ｐと
を通じて再生アンプ16に供給される。再生アンプ16の出
力信号がPLL17に供給され、PLL17において、再生信号と
同期したクロックが抽出される。再生信号は、再生信号
処理回路18において、エラー訂正、補間等の処理を受
け、再生ディジタルオーディオ信号がD/A変換器19に供
給される。D/A変換器19からの再生オーディオ信号がロ
ーパスフィルタ20を介して出力端子21に取り出される。
これと共に、再生信号処理回路18では、サブコード及び
サブコードIDが分離され、出力端子22に取り出される。
出力端子22には、サブコードデコーダが接続され、制御
用のデータ等がサブコードから形成される。

ヘッド切り替えスイッチ８及び記録／再生切り替えス
イッチ９を制御するための制御信号は、タイミング制御
回路23により形成される。また、タイミング制御回路23
は、記録信号処理回路13及び再生信号処理回路18の夫々
が必要とするクロック信号，タイミング信号を発生す
る。

b.ディジタルテープレコーダのデータ構成 一本のトラックに記録されるデータの全体が１セグメ
ントと称される。第３図Ａは、一方の回転ヘッドにより
記録される１セグメントのデータの構成を示す。記録デ
ータの単位量を１ブロックとする時に、１セグメントに
は、196ブロックの（7500μsec）のデータが含まれる。
トラックの端部に相当する１セグメントの両端部の夫々
にマージン（11ブロック）が設けられる。このマージン
の夫々に隣接してサブコード１及びサブコード２が記録
される。この２つのサブコードは、同一のデータであっ
て、二重記録がなされている。サブコードは、プログラ
ムナンバー、タイムコードである。サブコードの８ブロ
ックの記録領域の両側にPLLのラン・イン区間（２ブロ
ック）及びポスト・アンブル区間（１ブロック）が配さ
れている。

また、データの記録がなされないインター・ブロック
・ギャップが設けられ、３ブロックのインター・ブロッ
ク・ギャップに挟まれ、ATF用のパイロット信号が５ブ
ロックにわたって記録されている。１セグメントの中央
部の130ブロックの長さの領域内で、２ブロックのPLLの
ラン・イン区間を除く128ブロックの長さの領域に記録
処理がなされたPCM信号が記録される。このPCM信号は、
回転ヘッドが1/2回転する時間（15ms）のオーディオ信
号と対応するデータである。

このPCM信号は、Ｌ（左）チャンネル及びＲ（右）チ
ャンネルからなる２チャンネルステレオPCM信号及びエ
ラー検出／訂正符号のパリティデータからなる。第３図
Ａに示される１セグメントが磁気ヘッド2Aにより記録／
再生される場合、PCM信号記録領域の左側の半部には、
データLeが記録され、その右側の半部には、データRoが
記録される。データLeは、Ｌチャンネルの偶数番目のデ
ータ及びこのデータに関してのパリティデータからな
り、データRoは、Ｒチャンネルの奇数番目のデータ及び
このデータに関してのパリティデータからなる。奇数番
及び偶数番は、インターリーブブロックの最初から数え
た順番である。

他方の磁気ヘッドにより形成されるトラックには、上
述の一方のトラックと同一の構成で１セグメントのデー
タが記録される。この他方のトラックの１セグメントの
データ中のデータ区間には、その左側の半部にデータRe
が記録され、その右側の半部にデータLoが記録される。
データReは、Ｒチャンネルの偶数番目のデータ及びこの
データに関してのパリティデータからなる。データLo
は、Ｌチャンネルの奇数番目のデータ及びこのデータに
関してのパリティデータからなる。このように、各チャ
ンネルの偶数番目のデータ及び奇数番目のデータを隣接
する２本のトラックに分けて記録すると共に、同一のト
ラックにＬチャンネル及びＲチャンネルのデータを記録
するのは、ドロップアウト等により、同一のチャンネル
の連続するデータが誤ることを防止するためである。

第３図Ｂは、PCM信号の１ブロックのデータ構成を示
す。１ブロックの先頭に８ビット（１シンボル）のブロ
ック同期信号が付加され、次に８ビットのPCM−IDが付
加される。PCM−IDの次に、ブロックアドレスが付加さ
れる。このPCM−ID及びブロックアドレスの２シンボル
（W1及びW2）に関して、単純パリティのエラー訂正符号
化の処理が行われ、８ビットのパリティがブロックアド
レスの次に付加される。ブロックアドレスは、第３図Ｄ
に示すように、最上位ビット（MSB）を除く７ビットに
より構成され、この最上位ビットが“0"とされることに
より、PCMブロックであることが示される。

７ビットのブロックアドレスが（00）〜（7F）（16進
表示）と順次変化する。ブロックアドレスの下位３ビッ
トが（000）（010）（100）（110）の各ブロックに記録
されるPCM−IDが定められている。ブロックアドレスの
下位３ビットが（001）（011）（101）（111）の各ブロ
ックアドレスは、PCM−IDのオプショナルコードが記録
可能とされている。PCM−ID中には、夫々が２ビットのI
D1〜ID8と４ビットのフレームアドレスが含まれる。ID1
〜ID7は、夫々識別情報が定義されている。32個のID8に
より、パックが構成される。例えば、ID1は、フォーマ
ットIDであり、オーディオ用か他の用途かがID1により
識別され、ID2により、プリエンファシスのオン／オフ
とプリエンファシスの特性が識別され、ID3により、サ
ンプリング周波数が識別される。上述のID1〜ID7とフレ
ームアドレスは、インターリーブペアのセグメントで同
一のデータとされる。

第３図Ｃは、サブコードの１ブロックのデータ構成を
示す。前述のPCMブロックと同様のデータ構成とされ
る。第３図Ｅに示すように、サブコードブロックのシン
ボルW2の最上位ビットが“1"とされ、サブコードブロッ
クであることが示される。このシンボルW2の下位４ビッ
トがブロックアドレスとされ、シンボルW1の８ビットと
シンボルW2中のMSB及びブロックアドレスを除く３ビッ
トとがサブコードIDとされている。サブコードブロック
の２シンボル（W1及びW2）に関して、単純パリティのエ
ラー訂正符号化の処理が行われ、８ビットのパリティが
付加される。

サブコードIDは、ブロックアドレスの偶数番目（ブロ
ックアドレスのLSB（最下位ビット）が“0"）に記録さ
れるものと、その奇数番目ブロックアドレスのLSBが
“1"）に記録されるものとで異なるデータとされてい
る。サブコードIDには、再生方法を指定するコントロー
ルID,タイムコード等が含まれている。サブコードデー
タは、PCMデータと同様にリード・ソロモン符号による
エラー訂正符号の処理を受けている。

c.ディジタルテープレコーダのエラー訂正符号 １セグメント（１トラック）に記録される128ブロッ
クのデータごとにエラー検出／訂正符号の処理がなされ
ている。第４図Ａは、一方の磁気ヘッド2Aにより記録さ
れるデータの符号構成を示し、第４図Ｂは、他方の磁気
ヘッド2Bにより記録されるデータの符号構成を示す。量
子化ビット数が16ビットのPCM信号は、上位の８ビット
及び下位の８ビットに分けられ、８ビットを１シンボル
としてエラー検出／訂正符号の符号化がなされる。

１セグメントには、（128×32＝4096シンボル）のデ
ータが記録される。第４図Ａに示すように、（L0,L2,・
・・L1438）のシンボルからなるＬチャンネルの偶数番
のデータLeと、（R1,R3,・・・R1439）のＲチャンネル
の奇数番目のデータRoとからなるデータの２次元配列の
垂直方向及び水平方向の夫々に関してエラー検出符号C1
及びエラー訂正符号C2の符号化がなされる。垂直方向の
28個のシンボルには、（32,28,5）リード・ソロモン符
号を用いたC1符号の符号化がなされる。このC1符号の４
シンボルのパリティデータＰが２次元配列の最後の位置
に配される。また、水平方向の52個のシンボルに対して
（32,26,7）リード・ソロモン符号を用いたC2符号の符
号化がなされる。このC2符号は、52シンボルの２シンボ
ル毎の26シンボルに対してなされ、１つの符号系列に関
して６個のシンボルからなるパリティデータＱが発生す
る。C2符号の計12個のシンボルからなるパリティデータ
Ｑが２次元配列の中央部に配される。水平方向に位置す
る他の52個のPCMデータのシンボルに関しても同様のC2
符号の符号化がなされ、そのパリティデータＱが中央部
に配される。C1符号及びC2符号の夫々のエラー訂正は、
128個の系列に関して夫々なされる。

第４図Ｂに示される符号構成は、第４図Ａの符号構成
の中のチャンネルの偶数番目のPCM信号をＲチャンネル
の偶数番目のPCM信号（R0,R2,・・・R1438）によって置
き換え、Ｒチャンネルの奇数番目のPCM信号をＬチャン
ネルの奇数番目のPCM信号（L1,L3,・・・L1439）によっ
て置き換えた符号構成である。

これらの符号構成における垂直方向に並ぶ32シンボル
に対して、第３図Ｂに示すように、同期信号、PCM−I
D、ブロックアドレス及びパリティが付加されることに
よって、１個のPCMブロックが構成される。

d.再生信号処理回路 この発明は、上述の回転ヘッド式のディジタルテープ
レコーダの再生信号処理回路18における再生データのエ
ラー訂正処理に適用される。第５図は、再生信号処理回
路18の構成を示し、31で示す入力端子に再生信号が供給
される。

再生信号は、復調回路32に供給され、１シンボル10ビ
ットが１シンボル８ビットに復調される。磁気テープ３
にデータを記録する時に、１シンボルの８ビットは、低
域成分をなるべく減少させるために10ビットの好ましい
パターンに変換されるディジタル変調の処理を受けてい
る。復調回路32からの再生データは、データレジスタ33
及びバッファ34を介して１シンボルごとにデータバス35
に供給される。

復調回路32からの再生データは、C1シンドロームチェ
ック回路36に供給され、C1符号によるエラー検出がなさ
れる。C1シンドロームチェック回路36は、C1符号の各系
列毎にシンドロームを計算して、エラーがあるかどうか
をシンドロームから調べるもので、エラー訂正は行わな
い簡単な回路構成とされている。C1シンドロームチェッ
ク回路36のエラーの有無を示すチエック結果がポインタ
生成回路37に供給される。ポインタ生成回路37では、C1
符号の128個の系列毎にエラーの有無を示すC1ポインタ
を発生する。このC1ポインタがデータレジスタ33及びバ
ッファ34を介してデータバス35に供給される。C1符号の
系列の方向とデータの記録／再生されるデータの配列方
向とが一致しているので、C1シンドロームチェック回路
36によるエラー検出動作は、再生データをバッファRAM4
0に書き込むのと並列的、多重になされる。

データバス35には、バッファRAM40及びエラー訂正回
路41が結合されている。データバス35からバッファRAM4
0に再生データが取り込まれ、エラー訂正回路41におい
て、バッファRAM40に貯えられているデータがリード・
ソロモン符号によりエラー訂正の処理を受ける。バッフ
ァRAM40は、再生データに割り当てられたメモリ領域
と、ポインタに割り当てられたメモリ領域とを有してい
る。エラー訂正されたPCM信号とポインタとは、補間回
路42に供給され、訂正できないエラーが補間されて出力
端子43に再生PCM信号が取り出される。この再生PCM信号
がD/Aコンバータ19（第１図参照）に供給される。ま
た、サブコードは、サブコードデコーダ（図示せず）に
より、エラー訂正等の処理を受け、サブコードの出力端
子に取りだされる。補間回路42は、エラー訂正処理がさ
れたPCM信号の中で、ポインタで特定されるエラー訂正
できないPCM信号のワードについて、平均値補間、前値
ホールド等を行う。

また、復調回路32と関連してブロックアドレス検出回
路38が設けられている。ブロックアドレス検出回路38に
よって再生ブロックアドレスが読み取られる。再生ブロ
ックアドレスがアドレス生成回路39に供給される。アド
レス生成回路39により発生した再生アドレスがバッファ
RAM40のアドレス信号とされる。再生ブロックアドレス
は、１セグメントの（32シンボル×128ブロック）（第
４図参照）の再生データを第１番目のブロックから第12
8番目のブロック迄、順番にブロック毎に書き込むため
のアドレスである。

アドレス生成回路39によりECC（エラー訂正回路）用
のアドレスもまた生成される。このECC用アドレスがバ
ッファRAM40に供給される。ECC用アドレスは、C1復号及
びC2復号の夫々のためにデータをバッファRAM40から読
み出すためのアドレスとエラー訂正後のデータ及びポイ
ンタをバッファRAM40に書き込むためのアドレスであ
る。

再生信号処理回路には、図示せずも、再生データ中の
PCM−IDからフレームアドレスを検出するためのフレー
ムアドレス検出回路、検出されたフレームアドレスが正
しいかどうかを判定するフレームアドレス判定回路、補
間回路42を制御するための補間コントロール回路等が設
けられている。

e.復号動作 上述のように、復調された再生データをバッファRAM4
0に書き込むのと並行して、C1シンドロームチェック回
路36及びポインタ生成回路37により、C1ポインタを生成
している。このC1ポインタの生成を第１回目のC1復号と
し、次に、１回目のC2復号を行い、更に、２回目のC1復
号を行い、より更に、２回目のC2復号をエラー訂正回路
41により行うことができる。

第６図は、この一実施例の復号動作のタイミングチャ
ートである。第６図Ａは、回転ヘッド2A及び2Bの回転と
同期した基準パルスDREFである。回転ヘッド2A、2Bの回
転数は、2000rpmであるから、基準パルスDREFの周期が3
0msであり、そのローレベルの15msの期間で回転ヘッド2
Aが磁気テープ３からデータを再生し、そのハイレベル
の15msの期間で回転ヘッド2Bが磁気テープ３からデータ
を再生する。従って、第６図Ｂに示すようなRF信号（Ａ
は、回転ヘッド2Aの出力を意味し、Ｂは、回転ヘッド2B
の出力を意味する）が得られる。第６図Ｂでは、各トラ
ックからの再生信号と対応してRF信号の夫々に番号が付
されている。前述のように、RF信号のタイミング（第６
図Ｃ）と同時に第１回目のC1復号がなされる。

バッファRAM40のデータ領域の内容の変化が第６図Ｅ
に示され、そのポインタ領域の内容の変化が第６図Ｆに
示されている。15msの期間の再生データを記憶するため
には、32kビットのメモリ容量が必要であり、データ領
域として、（32×６＝192kビット）のメモリ容量が用意
されている。ポインタ領域及びサブコードのバッファと
して、（８×８＝64kビット）のメモリ容量が用意され
ている。

再生データは、バッファRAM40のデータ領域に順次書
き込まれる。トラック１からトラック６迄の再生データ
が各32kビットの領域に順次書き込まれ、トラック７の
再生データは、トラック１の再生データと同一の領域に
書き込まれる。例えばトラック３の再生データの処理に
注目すると、再生データが得られるタイミングでC1復号
がなされる。トラック３のC1ポインタが書き込まれるポ
インタ領域には、第６図Ｆに示すように、前の回転周期
で予めNG（NGは未更新を意味する）ポインタがセットさ
れる。最初のC1復号で発生したC1ポインタが再生データ
がデータ領域に書き込まれるタイミングでポインタ領域
に書き込まれる。

次のトラック５及び６の再生RF信号が得られる回転周
期で第６図Ｄに示すように、C2復号と２回目のC1復号と
２回目のC2復号とがトラック３の再生データに関してな
される。この復号処理は、エラー訂正回路41によりなさ
れ、復号処理が終了した時点でデータ領域には、＊を付
して示す復号済みのデータが格納されている。一方、ポ
インタ領域には、上述の復号処理で生成されたC1ポイン
タ及びC2ポインタが格納されている。

この例では、２トラックで完結するインターリーブが
なされているので、トラック３の再生データの復号が終
了し、次に、同様にしてトラック４の再生データの復号
が終了してから、T2で示す期間にトラック３及び４の復
号後のデータが出力される。T1は、トラック１及び２の
復号後のデータが出力される期間である。この場合、
（３）、（４）と括弧付の数字で示すように、ポインタ
領域のポインタ（3,C1−C2）及び（4,C1−C2）と共に出
力される。最初のC2復号、２回目のC1復号及び２回目の
C2復号に許容されている時間は、15msである。最初のC1
復号をRF信号のタイミングで行っており、バッファRAM4
0のデータ領域への書き込みが終了した後の回転周期で
残りの３段階の復号を行うので、この時間内に復号処理
を終了させることは、エラー訂正回路41の処理速度を従
来に比して速くしなくても可能である。

従来では、RF信号が得られる15msの期間内で、このRF
信号に対しての復号を行っているために、C1復号及びC2
復号が各１回しか行うことが出来なかったのである。

復号動作は、例えば以下のように順次なされ、この復
号動作が第７図のフローチャートに示されている。

バッファRAM40のポインタ領域にNGのC1ポインタ例え
ば（91）Ｈ（H:16進数を意味する。）がセットされる。

１回目のC1復号 ポインタ生成回路37でエラーが無い時に生成されたC1
ポインタ（00）Ｈ或いはエラーがある時に生成されたC1
ポインタ（FF）ＨにNGポインタが書き替えられる。

このC1ポインタがバッファRAMのポインタ領域から読
み出され、また、イレージャ訂正に必要な定数が計算さ
れる（第７図中のステップ51）。

１回目のC2復号 第７図中のステップ52、53で２重エラーの訂正がさ
れ、訂正動作に応じてステップ54、55、56、57のC2復号
時のステップで、下記に示すように、C2ポインタC2Pが
生成され、このC2ポインタC2PがバッファRAM40のポイン
タ領域に書き込まれる。

エラー無し :C2P＝（00）Ｈ １エラー訂正 :C2P＝（04）Ｈ ２エラー訂正 :C2P＝（08）Ｈ ３イレージャ訂正:C2P＝（0C）Ｈ ４イレージャ訂正:C2P＝（10）Ｈ ５イレージャ訂正:C2P＝（14）Ｈ ２イレージャ訂正 及び１エラー訂正:C2P＝（2C）Ｈ ３イレージャ訂正： 及び１エラー訂正:C2P＝（30）Ｈ 訂正不能 :C2P＝（1D）Ｈ 誤訂正検出 :C2P＝（1F）Ｈ ２回目のC1復号 第７図中のステップ52、53で２重エラーの訂正がさ
れ、訂正動作に応じてステップ54、55、56、57のC1復号
時のステップで、下記に示すように、C1ポインタC1Pが
生成され、このC1ポインタC1PがバッファRAM40のポイン
タ領域に書き込まれる。

エラー無し :C1P＝（91）Ｈの時には、C1P＝（8
1）Ｈにする。C1P≠（91）Ｈの時には、C1P＝（80）Ｈ
にする。

１エラー訂正 :C1P＝（91）Ｈの時には、C1P＝（8
5）Ｈにする。C1P≠（91）Ｈの時には、C1P＝（84）Ｈ
にする。

２エラー訂正 :C1P＝（89）Ｈ ３イレージャ訂正:C1P＝（8D）Ｈ ２イレージャ訂正 及び１エラー訂正:C1P＝（AD）Ｈ 訂正不能 :C1P＝（91）Ｈ 誤訂正検出 :C1P＝（93）Ｈ ２回目のC2復号 第７図中のステップ52、53で２重エラーの訂正がさ
れ、訂正動作に応じてステップ54、55、56、57のC2復号
時のステップで、下記に示すように、C2ポインタC2Pが
生成され、このC2ポインタC2PがバッファRAM40のポイン
タ領域に書き込まれる。

エラー無し :C2P＝（40）Ｈ １エラー訂正 :C2P＝（44）Ｈ ２エラー訂正 :C2P＝（48）Ｈ ３イレージャ訂正:C2P＝（4C）Ｈ ４イレージャ訂正:C2P＝（50）Ｈ ５イレージャ訂正:C2P＝（54）Ｈ ６イレージャ訂正:C2P＝（58）Ｈ ２イレージャ訂正 及び１エラー訂正:C2P＝（6C）Ｈ ３イレージャ訂正： 及び１エラー訂正:C2P＝（70）Ｈ ４イレージャ訂正： 及び１エラー訂正:C2P＝（74）Ｈ 訂正不能 :C2P＝（59）Ｈ 誤訂正検出 :C2P＝（5B）Ｈ C1ポインタC1P及びC2ポインタC2Pが復号データと共
に、補間回路42に出力され、これらのポインタ情報に基
づいて補間動作がなさる。

C1ポインタ及びC2ポインタの夫々の最下位ビットがエ
ラーの有無を示す情報を有している。“1"の最下位ビッ
トは、エラーを意味し、“0"の最下位ビットは、エラー
無しを意味する。C1ポインタ及びC2ポインタとして、８
ビットのコードを使用しているのは、ポインタの上位の
ビットによりエラーの状態、訂正処理の状態をモニター
することを可能とするため、例えばテープ走行系を検査
するためである。

この実施例では、バッファRAMのC1ポインタに割り当
てられたポインタ領域に予めデータが未更新であること
を示すNGポインタをセットし、１回目のC1復号の結果に
応じてC1ポインタを書き替えている。従って、１回目の
C2復号以降において、C1ポインタを読み出すことによ
り、データが未更新であることが直ちに分る。

バッファRAM40が更新されずに、旧いデータが部分的
或いは全部残っていると、誤った訂正動作（誤訂正）が
され、異常音が発生するおそれがある。しかし、この実
施例では、バッファRAMのデータが未更新であることを
確実に検出できるので、誤訂正の可能性を少なくするこ
とができる。また、復号後のデータをバッファRAMから
読み出した後に、バッファRAMの内容をランダム系列
（例えばＭ系列）でこわす方法と比して、この実施例の
方法は、ランダム系列発生回路を必要とせず、また、復
号の最初からバッファRAMに格納されているデータが未
更新かどうかが分り、誤訂正の可能性を低くすることが
できる利点がある。

上述の実施例では、Ｒ−DATの再生信号の処理に対し
てこの発明を適用したものであるが、光ディスク等の他
の記録媒体の再生信号の復号に対しても同様に適用でき
る。

〔発明の効果〕

この発明は、積符号の縦及び横方向に関するC1符号の
復号及びC2符号の復号の繰り返し回数を多くすることが
でき、エラー訂正能力を向上することができる。また、
この発明は、エラー訂正用のプロセッサの動作クロック
の周波数を高くして、処理速度を上げるものと異なり、
消費電力の増大の問題を生じない利点がある。

【図面の簡単な説明】

第１図はこの発明を適用することができる回転ヘッド形
のディジタルテープレコーダの全体の構成を示すブロッ
ク図、第２図はディジタルテープレコーダのテープフォ
ーマットを示す略線図、第３図はディジタルテープレコ
ーダのトラックフォーマット及びブロックフォーマット
の説明に用いる略線図、第４図はディジタルテープレコ
ーダのエラー訂正符号の説明に用いる略線図、第５図は
再生信号処理回路のブロック図、第６図は復号動作のタ
イミングチャート、第７図は復号動作の説明に用いるフ
ローチャート、第８図は積符号のエラー訂正動作の説明
に用いる略線図である。 図面における主要な符号の説明 1:ドラム、 2A、2B:回転ヘッド、 13:記録信号処理回路、 18:再生信号処理回路、 32:復調回路、 36:C1シンドロームチェック回路、 40:バッファRAM、 41:エラー訂正回路。

フロントページの続き (56)参考文献 特開 昭63−284931（ＪＰ，Ａ) 特開 昭62−202359（ＪＰ，Ａ) 特開 昭60−173930（ＪＰ，Ａ) 特開 昭64−47131（ＪＰ，Ａ) 特開 昭63−64604（ＪＰ，Ａ) 特開 昭60−223334（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】磁気ヘッドが取り付けられた回転ドラムに
   対して、所定の巻き付け角で磁気テープが巻き付けら
   れ、上記回転ドラムの回転に同期した１周期内に、上記
   磁気ヘッドが上記磁気テープに接触することによって上
   記磁気テープから再生された復調信号が入力される第１
   の期間と、上記磁気ヘッドが上記磁気テープに接触しな
   いことから復調信号が入力されない第２の期間とが交互
   に存在する入力信号が供給され、 上記第１の期間に入力される復調信号には、１または複
   数のエラー訂正符号のブロックが含まれ、このエラー訂
   正符号のブロックは、マトリックス状に配列された複数
   のシンボルに対して、第１の方向及び第２の方向に夫々
   整列する複数の上記シンボル毎に第１及び第２のエラー
   訂正符号の復号化を行うようになされた復号装置におい
   て、 復調された復調信号に対して上記第１の方向に対してシ
   ンドロームを演算し、上記演算したシンドロームに基づ
   いてエラーの有無を検出し、エラー検出結果に基づいて
   エラーの有無を示すポインタを生成する第１回目の上記
   第１の方向に対する復号処理と、第１回目の上記第２の
   方向に対する復号処理と、第２回目の上記第１の方向に
   対する復号処理と、第２回目の上記第２の方向に対する
   復号処理とを行う復号処理手段と、 上記復調信号が記憶されるメモリ領域と上記復号処理手
   段にて生成された上記ポインタが記憶されるメモリ領域
   とを有するメモリ手段と、 所定の上記１周期内の上記第１の期間内に上記磁気テー
   プから再生された復調信号の上記メモリ手段への書き込
   みと、所定の上記１周期内の上記第１の期間内に上記メ
   モリ手段に書き込まれる復調信号に対応するポインタの
   上記メモリ手段への書き込みとを並列に行うと共に、上
   記所定の１周期以前に既に上記メモリ手段に記憶済みの
   復調信号に対する上記復号処理手段での上記第１回目の
   上記第２の方向に対する復号処理と上記第２回目の上記
   第１の方向に対する復号処理と上記第２回目の上記第２
   の方向に対する復号処理とを上記所定の１周期内に順次
   行う制御手段とを備えてなることを特徴とする復号装
   置。