DE69019432T2

DE69019432T2 - Dekodierungsanordnung.

Info

Publication number: DE69019432T2
Application number: DE69019432T
Authority: DE
Inventors: Tadashi Fukami
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-07-29
Filing date: 1990-07-27
Publication date: 1995-09-14
Anticipated expiration: 2010-07-28
Also published as: CA2022024C; US5430741A; CA2022024A1; KR910003958A; KR0178514B1; EP0411835A2; ES2072396T3; EP0411835A3; JPH0362624A; EP0411835B1; DE69019432D1; JP3153995B2; MY106736A

Description

Diese Erfindung betrifft eine Dekodierungsanordnung, insbesondere, aber nicht ausschließlich, eine Dekodierungsanordnung für eine zum Wiedergeben eines digitalen Informationssignals, beispielsweise eines digitalen Audiosignals oder digitalen Videosignals verwendete digitale Signalwiedergabeeinrichtung.
Häufig wird bei der Aufzeichnung/Wiedergabe eines digitalen Audiosignals, beispielsweise eines PCM-Signals, durch ein Paar Drehköpfe ein Produktkode vom sog. Blockvervollständigungstyp, bei welchem die durch einen einzelnen Drehkopf aufzuzeichnenden/wiederzugebenden PCM-Signale in einer Matrixform angeordnet werden, als Fehlerkorrekturkode verwendet. Beim Blockvervollständigungskode wird die Kodierung eines als C1-Kode bezeichneten ersten Fehlerkorrekturkodes für die in der Vertikal- oder Spaltenrichtung dieser Matrixanordnung angeordneten PCM-Signale ausgeführt. Die Kodierung eines mit C2-Kode bezeichneten zweiten Fehlerkorrekturkodes wird für die in der Lateral- oder Reihenrichtung der Matrixanordnung angeordneten PCM-Sginale ausgeführt. Die der Kodierung dieser zwei Fehlerkorrekturkodes unterworfenen PCM- Signale und die vertikal angeordneten Prüfsymbole der jeweiligen Fehlerkorrekturkodes C1 und C2 werden dann aufgezeichnet.
Auf der Wiedergabeseite wird die C1-Dekodierung des Fehlerkorrekturkodes C1 nach dem Schreiben wiedergegebener Daten in einen Pufferspeicher ausgeführt, und dann wird die C2-Dekodierung des Fehlerkorrekturkodes C2 ausgeführt.
Bei einem Produktkode nimmt das Fehlerkorrekturvermögen mit zunehmender Zahl an C1-Dekodierung und C2-Dekodierung zu. Trotz der Tatsache, daß das Korrekturvermögen für zufällige Fehler bei zunehmender Zahl Dekodierungen verbessert wird, werden die C1-Dekodierung und C2-Dekodierung üblicherweise nur einmal ausgeführt. Dies deshalb, weil die für die Dekodierung verfügbare Zeit begrenzt ist. Es ist vorgeschlagen worden, daß die für die Dekodierung benutzte Zeit durch Verbesserung der Verarbeitungsgeschwindigkeit unter Verwendung einer erhöhten Betriebstaktfrequenz im Prozessor für die Dekodierung verlängert wird. Ungeachtet dessen besteht das Problem der Zugriffszeit für einen Pufferspeicher und eines erhöhten Leistungsverbrauchs. Aus diesem Grund ist die einfache Erhöhung der Betriebstaktfrequenz des Prozessors keine wünschenswerte oder durchführbare Lösung.
Die internationale Patentanmeldung wo 88/09966 beschreibt eine Dekodierungsanordnung, bei welcher mehrere Symbole matrixförmig angeordnet sind und ein erster und zweiter Fehlerkorrekturkode für jedes der mehreren in einer ersten Richtung und einer zweiten Richtung zum Dekodieren von Eingangsdaten angeordneten Symbole kodiert sind, wobei die Anordnung besteht aus:
einer Löschdetektoreinrichtung zum Detektieren von Löschungen der Eingangsdaten und zum Erzeugen von Fehlerdaten,
einer ersten Speichereinrichtung zum Einschreiben der Eingangsdaten,
einer zweiten Speichereinrichtung zum Einschreiben der Fehlerdaten, und
einer Fehlerkorrektureinrichtung zum sequentiellen Ausführen von Fehlerkorrekturen in mehreren Durchgängen in der ersten und zweiten Richtung zu den durch Verwendung der in die zweite Speichereinrichtung geschriebenen Fehlerdaten in die erste Speichereinrichtung geschriebenen Eingangsdaten.
Gemäß der Erfindung ist eine Dekodierungsanordnung bereitgestellt, bei welcher mehrere Symbole matrixartig angeordnet sind und für jedes der mehreren in einer ersten Richtung und einer zweiten Richtung angeordnete Symbole ein erster und zweiter Fehlerkorrekturkode zum Dekodieren von in der ersten Richtung übertragenen Eingangsdaten kodiert sind, wobei die Anordnung besteht aus:
Einer ersten Speichereinrichtung zum Einschreiben von Eingangsdaten,
einer Fehlerdetektoreinrichtung zum Detektieren eines Fehlers der in die erste Speichereinrichtung geschriebenen Eingangsdaten auf der Basis des ersten Fehlerkorrekturkodes und Erzeugen von Fehlerdaten des ersten Fehlerkorrekturkodes parallel und gleichzeitig mit dem Schreiben von Eingangsdaten in die erste Speichereinrichtung,
einer zweiten Speichereinrichtung zum Einschreiben der Fehlerdaten des ersten Fehlerkorrekturkodes, und
einer Fehlerkorrektureinrichtung zum sequentiellen Ausführen von Fehlerkorrekturen mit dem ersten und zweiten Fehlerkorrekturkode an den in die erste Speichereinrichtung geschriebenen Daten unter Verwendung der in die zweite Speichereinrichtung geschriebenen Fehlerdaten des ersten Fehlerkorrekturkodes, wobei die sequentiell ausgeführten Fehlerkorrekturen in Folge:
- eine erste Fehlerkorrekturoperation mit dem zweiten Fehlerkorrekturkode an den in der ersten Speichereinrichtung gespeicherten Eingangsdaten unter Verwendung der in der zweiten Speichereinrichtung gespeicherten Fehlerdaten,
- eine zweite Fehlerkorrekturoperation mit dem ersten Fehlerkorrekturkode und
- eine dritte Fehlerkorrekturoperation mit dem zweiten Fehlerkorrekturkode
umfaßt.
Die Erfindung wird nun beispielhaft unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen durchgängig gleiche Teile mit gleichen Bezugszeichen versehen sind und in denen
Figur 1 ein Blockschaltbild ist, welches die vollständige Struktur eines digitalen Bandrecorders vom Drehkopftyp (R-DAT) zeigt, auf den ein Ausführungsbei spiel der vorliegenden Erfindung angewendet werden kann,
Figur 2 eine schematische Darstellung eines Bandformats des digitalen Bandrecorders ist,
Figuren 3A bis 3E Darstellungen zur Erklärung eines Spurformats und eines Blockformats des digitalen Bandrecorders sind,
Figur 4 eine Darstellung zur Erklärung von Fehlerkorrekturkodes des digitalen Bandrecorders ist,
Figur 5 ein Blockschaltbild eines Wiedergabesignalprozessors ist,
Figuren 6A bis 6F Zeitdiagramme zur Erklärung der Dekodierungsoperation sind,
Figuren 7A und 7B Flußdiagramme zur Erklärung der Dekodierungsoperation sind und
Figur 8 eine Darstellung zur Beschreibung der Fehlerkorrekturoperation eines Produktkodes ist.
Die Figur 1 zeigt die Gesamtstruktur eines digitalen Videobandrecorders vom Drehkopftyp, der ein sog. R-DAT ist. Eine Trommel 1 hat einen Durchmesser von 30 mm und dreht sich mit 2000 U/min, und ein Paar Magnetdrehköpfe 2A und 2B sind an der Trommel 1 angebracht und durch ein Winkelintervall von 180º voneinander getrennt. Ein Magnetband 3 ist schräg um die Trommel 1 mit einem Windungswinkel von 90º gewunden und das Band 3 erstreckt sich zwischen Rollennaben 4A und 4B einer Bandkassette und wird mit einer Geschwindigkeit von 8,15 mm/s im Standardmodus durch einen Kapstan 5 und eine Abgaberolle 6 entsprechend dem wohlbekannten Betrieb bewegt.
Die Köpfe 2A und 2B kommen abwechselnd in Kontakt mit dem Band 3, so daß schräge Spuren 7A und 7B auf dem Band 3 gebildet werden, so wie es in der Figur 2 gezeigt ist. Die Bandbreite A des Bandes 3 beträgt typischerweise 3,81 mm, und der Magnetspalt eines Kopfes 2A ist in einem Winkel +α in Bezug auf die Richtung senkrecht zur Spur geneigt. Der Magnetspalt des anderen Kopfes 2B ist in dem Winkel -α in Bezug auf die Richtung senkrecht zur Spur geneigt. Die Winkel der Magnetspalte der Köpfe 2A und 2B werden als +Azimut bzw. -Azimut bezeichnet und bei diesem Ausführungsbeispiel beträgt α = 20º.
Die Köpfe 2A und 2B werden alternativ durch einen Kopfumschalter 8 ausgewählt. Ein Aufzeichnungssignal aus einem Anschluß r eines Aufzeichnungs/Wiedergabeschalters 9 wird den Köpfen 2A und 2B durch Drehwandler (nicht gezeigt) zugeführt. Die durch die Köpfe 2A und 2B erzeugten Signale werden an einem Anschluß p des Aufzeichnungs/Wiedergabeschalters 9 durch die Drehwandler ausgegegeben.
Ein an einem Eingangsanschluß 10 eingegebenes analoges Eingangsaudiosignal wird durch ein Tiefpaßfilter 11 einem A/D- Wandler 12 zugeführt und in ein digitales Audiosignal umgewandelt. Im Standardmodus ist die Abtastfrequenz gleich 48 kHz gewählt und es wird eine lineare 16-Bit-Digital-Analog- wandlung verwendet. Das digitale Audiosignal aus dem A/D- Wandler 12 wird einem Aufzeichnungssignalprozessor 13 zugeführt, bei welchem der Fehlerkorrekturkodierungsprozeß des digitalen Audiosignals und die Umwandlung in das Aufzeichnungsdatenformat ausgeführt werden. In diesem Fall werden ein ID-Signal (PCM-ID) zum Identifizieren des Ein/Aus-Zustandes der Preemphasis des aufzuzeichnenden Signals, die Abtastfrequenz, die Zahl digital gewandelter Bits und dergl. addiert. Zusätzlich werden die Subkodes, beispielsweise eine Programmnummer, ein Zeitkode und dergl. des aufzuzeichnenden Signals und das ID-Signal für die Subkodes durch einen Subkodekodierer (nicht gezeigt) gebildet und dem Aufzeichnungssignalprozessor 13 von einem Anschluß 14 zugeführt.
Die seriellen Aufzeichnungsdaten für jede Spur werden vom Aufzeichnungssignalprozessor 13 synchron mit der Rotation der Köpfe 2A und 2B erzeugt. Die Aufzeichnungsdaten werden dem Kopfumschalter 8 durch einen Aufzeichnungsverstärker 15 und dem Anschluß r des Aufzeichnungs/Wiedergabeschalters 9 zugeführt. Die Auf zeichnungsdaten werden durch den Kopfumschalter 8 abwechselnd den Köpfen 2A und 2B zugeführt.
Während des Playbacks bzw. der Wiedergabe werden die durch die Köpfe 2A und 2B wiedergegebenen Signale durch den Kopfumschalter 8 und einen Anschluß p des Aufzeichnungs/Wiedergabe Schalters 9 einem Wiedergabeverstärker 16 zugeführt. Das Ausgangssignal des Wiedergabeverstärkers 16 wird einer PLL 17 zugeführt, bei welcher die mit dem wiedergegebenen Signal synchronisierten Takte extrahiert werden. Das wiedergegebene Signal wird einer Verarbeitung zur Fehlerkorrektur und dergl. in einem Wiedergabesignalprozessor 18 unterworfen. Das wiedergegebene verarbeitete digitale Audiosignal wird einem D/A- Wandler 19 zugeführt. Das analoge Audiosignal aus dem D/A- Wandler 19 wird durch ein Tiefpaßfilter 20 einem Ausgangsanschluß 21 zugeführt. Die Subkodes und der Subkode ID werden im Wiedergabesignalprozessor 18 separiert und an einem Ausgangsanschluß 22 ausgegeben. Ein Subkodekodierer (nicht gezeigt) ist mit dem Ausgangsanschluß 22 verbunden und die Steuerdaten und dergl. werden von den Subkodes gebildet.
Geeignete Steuersignale zur Steuerung des Kopfumschalters 8 und des Aufzeichnungs/Wiedergabeschalters 9 werden durch eine Zeitsteuerung 23 erzeugt. Die Zeitsteuerung 23 erzeugt auch Taktsignale und Zeitsteuersignale, die im Aufzeichnungssignalprozessor 13 und im Wiedergabeprozessor 18 verwendet werden.
Der in einer einzelnen Spur aufgezeichnete Datenteil wird als ein Segment bezeichnet. Die Figur 3A zeigt eine Anordnung der Daten auf einem Segment, die durch einen einzelnen Drehkopf aufgezeichnet werden. Unter der Annahme, daß ein Einheitsbetrag der Aufzeichnungsdaten ein einziger Block ist, sind 196 Blöcke (7500 us) von Daten in einem einzigen Segment enthalten. An jedem Ende eines einzelnen Segments sind 11 Blockränder vorgesehen, die mit den Enden einer Spur korrespondieren. Neben den Rändern sind Subkodes 1 und 2 aufgezeichnet und diese zwei Subkodes sind die gleichen, zweimal aufgezeichneten Daten. Generell enthält der Subkode die Programmnummer und den Zeitkode. Ein Einlaufintervall zweier Blöcke der PLL und ein Postambelintervall eines einzelnen Blocks sind auf jeder Seite des Aufzeichnungsbereichs von acht Blöcken des Subkodes angeordnet. Zur Verbesserung der Fähigkeit zur Unterscheidung von Daten sind Zwischenblockspalte dreier Blöcke, in denen keine Daten aufgezeichnet sind, am Beginn und Ende von Datenblöcken vorgesehen. Ein Fünf-Block-Pilotsignal zur automatischen Spurfindung (ATF) ist zwischen jeweils zwei Zwischenblockspalten dreier Blöcke aufgezeichnet. Das der Aufzeichnungsverarbeitung unterworfene PCM- Signal wird in einem Bereich von 128 Blöcken aufgezeichnet, denen ein Einlaufintervall für die PLL zweier Blöcke vorhergeht. Das PCM-Signal wird von den mit dem Audiosignal für eine Zeitperiode von 15 ms korrespondierenden Daten abgeleitet, wenn sich der Drehkopf um eine halbe volle Drehung dreht.
Das PCM-Signal enthält stereophone PCM-Daten für zwei aus einem linken (L) und einem rechten (R) Kanal bestehenden zwei Kanälen und die Paritätsdaten der Fehler-Detektor/Korrektur- Kodes. Wenn ein in Figur 3A gezeigtes Segment durch die Köpfe 2A aufgezeichnet/wiedergegeben wird, werden Daten Le im linken Halbabschnitt des 128-Block-PCM-Signalaufzeichnungsbereichs und Daten Ro im rechten Halbabschnitt aufgezeichnet. Die Daten Le bestehen aus mit einer geraden Zahl bezeichneten Daten des L-Kanals und den diese Daten betreffenden Paritätsdaten. Die Daten Ro bestehen aus mit einer ungeraden Zahl bezeichneten Daten des R-Kanals und den diese Daten betreffenden Paritätsdaten. Die ungeraden Zahlen und geraden Zahlen basieren auf der Reihenfolge beim Zählen vom Beginn der Verschachtelungs- bzw. Uberlappungsblöcke.
Ein Datensegment der gleichen Konstitution wie das der vorhergehenden Spur wird in der nächsten Spur aufgezeichnet, die durch den anderen Magnetkopf gebildet wird. In dieser nächsten Spur werden Daten Re im linken Abschnitt des Datenintervalls in dem einen Datensegment in der anderen Spur aufgezeichnet und Daten Lo werden im rechten Halbabschnitt aufgezeichnet. Die Daten Re bestehen aus den mit einer geraden Zahl bezeichneten Daten des R-Kanals und den diese Daten betreffenden Paritätsdaten. Die Daten Lo bestehen aus den mit einer ungeraden Zahl bezeichneten Daten des L-Kanals und den diese Daten betreffenden Paritätsdaten. Der Grund, warum die mit einer geraden Zahl bezeichneten Daten und die mit einer ungeraden Zahl bezeichneten Daten jedes Kanals separat in zwei benachbarten Spuren aufgezeichnet werden und die Daten des L- und R-Kanals in der gleichen Spur aufgezeichnet werden, liegt darin, zu verhindern, daß sequentielle Daten des gleichen Kanals aufgrund von Ausfällen oder dergl. fehlerhaft werden.
Die Figur 3B zeigt einen Datenaufbau eines Blocks des PCM- Signals. Ein Block-Sync-Signal aus acht Bits, in welchem acht Bits gleich einem einzelnen Symbol sind, wird zum Beginn eines Blocks addiert und der PCM-ID aus acht Bits wird dann addiert. Die Blockadresse wird nach dem PCM-ID addiert. Die Fehlerkorrektur-Kodierungsverarbeitung der einfachen Paritätsart wird in Bezug auf zwei Symbole W1 und W2 ausgeführt, welche den PCM-ID bzw. die Blockadresse aufweisen. Der 8-Bit- Paritätskode wird dann nach der Blockadresse addiert. Nach Figur 3D besteht die Blockadresse aus 7 Bits unter Ausschluß des höchstwertigen Bits (MSB). Das MSB wird auf "0" gesetzt, um anzuzeigen, daß der Block der PCM-Datenblock ist.
Die Blockadresse aus sieben Bits ändert sich sequentiell von (00) auf (7F) in der Hexadezimalnotation. Der in jedem Block mit einer Blockadresse, deren unteren drei Bits gleich (000), (010), (100) , (110) sind, aufgezeichnete PCM-ID wird bestimmt. Ein wahlfreier Kode des PCM-ID kann in jedem Block mit einer Blockadresse, deren unteren drei Bits gleich (001), (011) , (101), (111) sind, aufgezeichnet werden. Subkodes IS1 oder ID8, deren jeder aus zwei Bits besteht, und die Einzelbzw. Vollbildadresse aus vier Bits sind in dem PCM-ID enthalten. Die Identifikationsinformation ist für jeden der Subkodes ID1 bis ID7 definiert. Beispielsweise ist der Subkode ID1 das Format ID, welches die Art der Anwendung für die Daten, beispielsweise ob Audioanwendung oder eine andere, anzeigt. Der Ein-/Aus-Zustand der Preemphasis und die Charakteristiken der Preemphasis sind durch den Subkode ID2 identifiziert. Die Abtastfrequenz ist durch den Subkode ID2 identifiziert. Die Abtastfrequenz ist durch den Subkode ID3 identifiziert. Die vorhergehenden bzw. vorerwähnten Subkodes ID1 bis ID7 und die Vollbildadresse haben im Segment des überlappungspaares die gleichen Daten.
Figur 3C zeigt eine Datenstruktur eines Blocks der Subkodes. Die Datenkonstitution ist der des vorhergehenden PCM-Blocks ähnlich. wie in der Figur 3E gezeigt, ist das höchstwertige Bit des Symbols W2 des Subkodeblocks auf "1" gesetzt, wodurch angezeigt wird, daß der Block der Subkodeblock ist. Die unteren vier Bits des Symbols W2 werden als die Blockadresse verwendet. Acht Bits des Symbols W1 und drei Bits im Symbol W2 mit Ausnahme des MSB und der Blockadresse im Symbol W2 werden als der Subkode ID verwendet. Die Fehlerkorrekturverarbeitung unter Verwendung der einfachen Parität wird im Hinblick auf die zwei Symbole W1 und W2 des Subkodeblocks ausgeführt und der Paritätskode aus acht Bits wird nach dem Blockadressensubkode ID addiert.
Das niedrigstwertige Bit (LSB) der Blockadresse der in den mit einer geraden Zahl bezeichneten Blockadressen aufgezeichneten Daten des Subkodes ID ist auf "0" gesetzt, was von den Daten des Subkodes ID verschieden ist, die in der mit einer ungeraden Zahl bezeichneten Blockadresse aufgezeichnet sind, wobei das LSB der Blockadresse auf "1" gesetzt ist. Der Subkode ID enthält den zum Bezeichnen des Erzeugungsverfahrens, des Zeitkodes und dergl. verwendeten Steuer-ID. Der Subkode ID enthält den zum Bezeichnen des Erzeugungsverfahrens, des Zeitkodes und dergl. verwendeten Steuer-ID. Der Subkode ID enthält den zum Bezeichnen des Erzeugungsverfahrens, des Zeitkodes und dergl. verwendeten Steuer-ID. Die Subkodedaten werden einer Fehlerkorrektur-Kodierungsverarbeitung unter Verwendung eines den PCM-Daten ähnlichen Reed- Solomon-Kodes unterworfen.
Die Prozesse der Fehler-Detektor/Korrektur-Kodes werden alle 128 Blöcke der in einem Segment aufgezeichneten Daten aufgeführt. Die Figur 4A zeigt einen Kodeaufbau eines Segments der durch einen Kopf 2A aufgezeichneten Daten und Figur 4B zeigt den Kodeaufbau für ein Segment aus durch den anderen Kopf 2B aufgezeichneten Daten. Das PCM-Signal mit sechzehn digital gewandelten Bits wird in obere acht Bits und untere acht Bits unterteilt und einer Verarbeitung der Fehler-Detektor/Korrektur-Kodes unterworfen, in welchen acht Bits als ein einzelnes Symbol verwendet sind.
In einem einzelnen Segment sind Daten aus 4096 (= 128×32) Symbolen aufgezeichnet und die Kodierungsprozesse eines Fehlerdetektorkodes C1 und Fehlerkorrekturkodes C2 werden, wie in Figur 4A gezeigt, in Bezug auf sowohl die vertikale als auch horizontale Richtung der zweidimensionalen Anordnung der Daten ausgeführt, welche die aus den Symbolen (L0, L2, ... L1438) bestehenden und mit einer geraden Zahl bezeichneten Daten Le des L-Kanals und die aus den Symbolen (R1, R3, ... R1439) bestehenden und mit einer ungeraden Zahl bezeichneten Daten Ro des R-Kanals aufweisen. Die achtundzwanzig Symbole in der vertikalen Richtung werden dem Kodierungsprozeß des den (32, 28, 5)-Reed-Solomon-Kode verwendenden C1- Kodes unterworfen. Paritätsdaten P aus vier Symbolen des C1- Kodes sind in der letzten Position der zweidimensionalen Anordnung angeordnet. Andererseits werden die zweiundfünfzig Symbole in der horizontalen Richtung dem Kodierungsprozeß des dem (32, 26, 7)-Reed-Solomon-Kode verwendenden C2-Kodes unterworfen. Die Kodierung des C2-Kodes ist in Bezug auf sechsundzwanzig Paare jedes Betrags aus zwei Symbolen der zweiundfünfzig Symbole gesichert. Aus sechs Symbolen bestehende Paritätsdaten Q werden im Hinblick auf eine einzelne Kodereihe erzeugt. Die aus insgesamt zwölf Symbolen des C2- Kodes bestehenden Paritätsdaten Q sind in dem zentralen Bereich der zweidimensionalen Kodeanordnung angeordnet. Ein dem C2-Kode ähnlicher Kodierungsprozeß wird im Hinblick auf die anderen 52 Symbole der in der horizontalen Richtung angeordneten PCM-Daten ausgeführt. Paritätsdaten Q sind im zentralen Bereich der zweidimensionalen Anordnung angeordnet. Jede Fehlerkorrektur des C1-Kodes und C2-Kodes wird in Bezug auf die Reihe aus 128 Symbolen ausgeführt.
Der in Figur 4B gezeigte Kodeaufbau wird durch Ersetzen der mit einer geraden Zahl bezeichneten PCM-Signale des L-Kanals im Kodeaufbau nach Figur 4A durch mit einer geraden Zahl bezeichnete PCM-Signale (R0, R2, ... R1438) des R-Kanals und durch Ersetzen der mit einer ungeraden Zahl bezeichneten PCM- Symbole des R-Kanals durch die mit einer ungeraden Zahl bezeichneten PCM-Signale (L1, L3, ... L1439) des L-Kanals erhalten.
Ein kompletter PCM-Block wird durch Addieren des Sync-Signals, des PCM-ID, der Blockadresse und der Parität zu den vertikal angeordneten zweiunddreißig Symbolen gebildet, so wie es in der Figur 3B gezeigt ist.
Diese Erfindung betrifft eine Fehlerkorrektur der im Wiedergabesignalprozessor des oben beschriebenen digitalen Drehkopf-Audiobandrecorders wiedergegebenen Daten, und die Figur 5 zeigt ein Ausführungsbeispiel eines solchen Wiedergabesignalprozessors. Das wiedergegebene Signal wird an einem Eingangsanschluß 31 in einen Demodulator 32 eingegeben und jedes 10-Bit-Symbol wird in ein 8-Bit-Symbol demoduliert. Würden die Daten auf dem Magnetband aufgezeichnet, würden ein einzelnes Symbol bildende 8 Bits einer Digitalmodulation unterworfen, um sie in ein bevorzugtes Muster aus 10 Bits umzuwandeln und damit die Niederfrequenzkomponente so weit wie möglich zu reduzieren. Die wiedergegebenen demodulierten Daten aus dem Demodulator 32 werden durch ein Datenregister 33 und einen Puffer 34 einem Datenbus 35 zugeführt.
Die Daten aus Demodulator 32 werden auch einer C1-Syndrom- Prüfschaltung 36 zugeführt, und eine Fehlerdetektion wird durch den C1-Kode ausgeführt. Die C1-Syndrom-Prüfschaltung 36 weist eine vereinfachte Schaltungsstruktur zum Berechnen eines Syndroms für jede Reihe aus C1-Kodes und zum Prüfen, ob ein Fehler aus dem Syndrom ohne Ausführung einer Fehlerkorrektur vorliegt, auf. Das Ergebnis dieser das Vorhandensein oder Fehlen eines Fehlers der C1-Syndrom-Prüfschaltung 36 anzeigenden Prüfung wird einer Zeigererzeugungsschaltung 37 zugeführt. Die Zeigererzeugungsschaltung 37 erzeugt einen das Vorhandensein oder Fehlen eines Fehlers für jede Reihe aus 128 C1-Kodes anzeigenden C1-Zeiger. Der C1-Zeiger wird ebenfalls durch das Datenregister 33 und den Puffer 34 dem Datenbus 35 zugeführt. Da die Richtung der C1-Kodereihe mit der Richtung der Datenanordnung zusammenfällt, in welcher die Daten aufgezeichnet/wiedergegeben würden, wird die Fehlerdetektoroperation durch die C1-Syndrom-Prüfschaltung 36 parallel und gleichzeitig mit dem Schreiben der wiedergegebenen Daten in einen Puffer-RAM 40 ausgeführt.
Der Puffer RAM 40 und eine Fehlerkorrekturschaltung 41 sind ebenfalls mit dem Bus 35 verbunden und die wiedergegebenen Daten werden in dem Puffer-RAM 40 gespeichert und einer Fehlerkorrekturverarbeitung unter Verwendung eines Reed-Solomon-Kodes in einer Fehlerkorrekturschaltung (ECC) 41 unterworfen. Der Puffer-RAM 40 weist Speicherbereiche auf, die spezifisch den wiedergegebenen Daten und dem Zeiger zugeordnet sind. Das fehlerkorrigierte PCM-Signal und der Zeiger werden auch einer Interpolationsschaltung 42 zugeführt, in welcher unkorrigierbare Fehler interpoliert werden. Dann wird das wiedergegebene fehlerkorrigierte PCM-Signal an einem Ausgangsanschluß 43 ausgegeben und dem D/A-wandler 19 nach Figur 1 zugeführt. Auch die Subkodes werden einer Verarbeitung, beispielsweise einer Fehlerkorrektur oder dergl. durch einen Subkodedekodierer (nicht gezeigt) unterworfen und an dem Ausgangsanschluß für die Subkodes verfügbar gemacht. Die Interpolationsschaltung 42 führt eine Mittelwertinterpolation, das Halten eines vorhergehenden Wertes oder eine andere Art Interpolation in Bezug auf PCM-Signalwörter aus, die durch den Zeiger aus den der Fehlerkorrekturverarbeitung unterworfenen PCM-Signalen spezifiziert werden.
Zusätzlich empfängt eine Blockadressen-Detektorschaltung 38 das Ausgangssignal des Demodulators 32 und arbeitet so, daß die Wiedergabeblockadresse detektiert wird. Die detektierte Wiedergabeblockadresse wird dann einer Adressenerzeugungsschaltung 39 zugeführt, die eine als ein Adressensignal für den Puffer RAM 40 verwendete Wiedergabeadresse erzeugt. Die wiedergabeadresse wird zum Schreiben der Wiedergabedaten eines einzelnen Segments (32 Symbole x 128 Blöcke) entsprechend der vom ersten Block bis zum 128. Block gegebenen Reihenfolge verwendet.
Auch wird durch die Adressenerzeugungsschaltung 39 eine Adresse für die ECC 41 erzeugt, die ebenfalls dem Puffer RAM 40 zugeführt wird. Die Adresse für die ECC 41 wird zum Auslesen der Daten aus dem Puffer RAM 40 für die jeweilige C1- und C2-Dekodierung und zum Schreiben der fehlerkorrigierten Daten und eines Zeigers in den Puffer-RAM 40 verwendet.
In diesem Wiedergabesignalprozessor sind auch ein Rahmenadressendetektor zum Detektieren einer Rahmenadresse aus dem PCM-ID in den wiedergegebenen Daten, eine Rahmenadressenentscheidungsschaltung zum Entscheiden, ob die detektierte Rahmenadresse korrekt ist, und eine Interpo1ationssteuerschaltung zum Steuern der Interpolationsschaltung oder dergl. vorgesehen, die aber nicht gezeigt sind.
Der C1-Zeiger wird durch die C1-Syndrom-Prüfschaltung 36 und die Zeigererzeugungsschaltung 37 parallel zum Schreiben der demodulierten Daten in den Puffer-RAM 40 entwickelt. Diese Entwicklung des C1-Zeigers wird als die erste C1-Dekodierung ausgeführt, dann wird die erste C2-Dekodierung ausgeführt, die zweite C1-Dekodierung wird ausgeführt und die zweite C2- Dekodierung kann weiter durch die ECC 41 ausgeführt werden.
Die Figur 6 ist ein Zeitdiagramm der Dekodierungsoperation und zeigt einen Referenzimpuls DREF synchron mit der Drehung der Köpfe 2A und 2B. Da die Umdrehungsgeschwindigkeit der Köpfe 2A und 2B gleich 2000 U/min ist, beträgt die Periode des Referenzimpulses DREF 30 ms und der Kopf 2A gibt während einer Periode von 15 ms mit einem niedrigen Pegel Daten von dem Band 3 wieder, während der Kopf 2B während einer Periode von 15 ms mit einem hohen Pegel Daten vom Band 3 wiedergibt. Folglich wird ein in Figur 6B gezeigtes HF-Signal erzeugt, wobei A das Ausgangssignal des Kopfes 2A und B das Ausgangssignal des Kopfes 2B darstellt. In der Figur 6B sind die HF- Signale sukzessive entsprechend den wiedergegebenen Signalen aus den jeweiligen Spuren numeriert. Wie oben beschrieben, wird die erste C1-Dekodierung synchron mit dem Timing des HF- Signals ausgeführt, so wie es in der Figur 6C dargestellt ist.
Eine Änderung des Inhalts des Datenbereichs des Puffer-RAM 40 ist in der Figur 6E angedeutet, und eine Änderung des Inhalts des Zeigerbereiches ist in der Figur 6F angedeutet. Zum Speichern wiedergegebener Daten mit einer Periode von 15 ms ist eine Speicherkapazität von 32 Kilobit erforderlich und für diesen Datenbereich ist eine Speicherkapazität von 192 (= 32×6) Kilobit vorgesehen. Für den Zeigerbereich und den Puffer für den Subkode ist eine Speicherkapazität von 64 (= 8 ×8) Kilobit vorgesehen.
Die wiedergegebenen demodulierten Daten werden derart sequentiell in den Datenbereich des Puffer-RAM 40 geschrieben, daß die wiedergegebenen Daten aus Spur 1 bis Spur 6 sequentiell in jeden 32 Kilobitbereich geschrieben werden und die wiedergegebenen Daten der Spur 7 in den gleichen Bereich wie die wiedergegebenen Daten der Spur 1 geschrieben werden. Bei Betrachtung der Verarbeitung der wiedergegebenen Daten der Spur 3 beispielsweise wird die C1-Dekodierung zum dem Zeitpunkt ausgeführt, bei welchem die wiedergegebenen Daten bereitgestellt werden. Ein nicht erneuerter Zeiger (NG) wird im voraus in einer vorhergehenden Drehperiode in den Zeigerbereich gesetzt, in welchen der C1-Zeiger der Spur 1 geschrieben ist, so wie es in der Figur 6F gezeigt ist. Der durch die erste C1-Dekodierung erzeugte C1-Zeiger wird zu dem Zeitpunkt in den Zeigerbereich geschrieben, bei welchem die wiedergegebenen Daten in den Datenbereich geschrieben werden.
In der Drehperiode, in welcher die HF-Signale der nächstfolgenden Spuren 5 und 6 so wie in der Figur 6D gezeigtbereitgestellt werden, werden die C2-Dekodierung, die zweite C1- Dekodierung und die zweite C2-Dekodierung in Bezug auf die wiedergegebenen Daten der Spur 3 ausgeführt. Dieser Dekodierungsprozeß wird durch die ECC 41 ausgeführt und bei Vollendung der Dekodierung sind alle dekodierten Daten, die in der Figur 6E mit * gezeigt sind, in den Datenbereich des Puffer- RAM 40 gespeichert worden. Mittlerweile werden der beim oben erwähnten Dekodierungsprozeß entwickelte C1-Zeiger und C2- Zeiger im Zeigerbereich des Puffer-RAM 40 gespeichert.
Bei diesem Beispiel werden, da ein mit zwei Spuren vervollständigtes Überlappungsformat verwendet wird, nach der Dekodierung der Spuren 3 und 4 Daten für eine mit T2 bezeichnete Periode ausgegeben, die der Dekodierung der wiedergegebenen Daten der Spur 3 und der Dekodierung der wiedergegebenen Daten der Spur 4 folgt. T1 ist eine Periode, in welcher Daten nach der Dekodierung der Spuren 1 und 2 ausgegeben werden. In diesem Fall werden die Daten mit den Punkten (3, C1 bis C2) und (4, C1 bis C2) für den Zeigerbereich ausgegeben. Die für die C2-Dekodierung, die zweite C1-Dekodierung und die zweite C2-Dekodierung erlaubte Zeit beträgt 15 ms. Die erste C1- Dekodierung wird zum Zeitpunkt des HF-Signals ausgeführt und die Dekodierung der verbleibenden drei Stufen wird in der Drehperiode nach dem Schreiben von Daten in den Datenbereich des Puffer-RAM 40 ausgeführt. Aus diesem Grund ist es möglich, den Dekodierungsprozeß innerhalb dieser Zeit ohne die Erhöhung der bisher erforderlichen Verarbeitungsgeschwindigkeit zu vollenden. Da die Dekodierung des HF-Signals in der Periode von 15 ms ausgeführt wird, in welcher das HF-Signal erhalten wird, kann sowohl die C1-Dekodierung als auch C2- Dekodierung nur einmal ausgeführt werden.
Die Dekodierungsoperation wird sequentiell ausgeführt und ist im Flußdiagramm der Figuren 7A bis 7C dargestellt. Als erster Schritt wird der C1-Zeiger von NG, beispielsweise (91)H, in den Zeigerbereich des Puffer-RAM 40 gesetzt, wobei die Verwendung von H sich auf die Hexadezimalnotation bezieht, dann wird die erste C1-Dekodierung wie folgt ausgeführt.
Der NG-Zeiger wird erneut in den bei Abwesenheit eines Fehlers bei der Zeigererzeugungsschaltung 37 entwickelten C1- Zeiger (C1P) (00H) oder bei Vorhandensein eines Fehlers in den C1-Zeiger (FF)H geschrieben. Der C1-Zeiger wird aus dem Zeigerbereich des Puffer-RAM 40 ausgelesen und es wird eine für eine Löschkorrektur benötigte Konstante berechnet. Siehe Schritt 51 in Figur 7B.
Die erste C2-Dekodierung wird wie folgt ausgeführt. Eine Korrektur doppelter Fehler wird bei den Schritten 52 und 53 der Figur 7B ausgeführt, der C2-Zeiger C2P wird bei den Schritten 54, 55, 56 und 57 für die C2-Dekodierung in Abhängigkeit von der unten gezeigten Korrekturoperation entwickelt und der C2-Zeiger C2P wird in den Zeigerbereich des Puffer- RAM 40 geschrieben.
Die folgende Auflistung zeigt die verschiedenen Werte für die erste C2-Dekodierung.
kein Fehler : C2P = (00)H
Korrektur eines Fehlers : C2P = (04)H
Korrektur von zwei Fehlern : C2P = (08)H
Korrektur von drei Löschungen : C2P = (0C)H
Korrektur von vier Löschungen : C2P = (10)H
Korrektur von fünf Löschungen : C2P = (14)H
Korrektur von zwei Löschungen und Korrektur eines Fehlers : C2P = (2C)H
Korrektur von drei Löschungen und Korrektur eines Fehlers : C2P = (30)H
Korrektur ist unmöglich : C2P = (1D)H
Detektion der Fehlerkorrektur : C2P = (1F)H.
Die zweite C2-Dekodierung wird wie folgt ausgeführt. Die Korrektur doppelter Fehler wird bei den Schritten 52 und 53 der Figur 7 ausgeführt, der C1-Zeiger C1P wird bei den Schritten 54, 55, 56 und 57 für die C1-Dekodierung in Abhängigkeit von der Korrekturoperation wie unten gezeigt, entwikkelt und der C1-Zeiger C1P wird in den Zeigerbereich des Puffer-RAM 40 geschrieben. Die folgende Auflistung zeigt die Kodewerte für die zweite C1-Dekodierung.
Kein Fehler : Im Fall von C1P = (91)H wird C1P = (81)H hergestellt. Im Fall von C1P ≠ (91)H wird C1P = (80)H hergestellt.
Korrektur eines Fehlers : Im Fall von C1P = (91)H wird C1P = (85)H hergestellt. Im Fall von C1P ≠ (91)H wird C1P = (84)H hergestellt.
Korrektur von zwei Fehlern : C1P = (89)H
Korrektur von drei Löschungen: C1P = (8D)H
Korrektur von zwei Löschungen und Korrektur eines Fehlers : C1P = (AD)H
Korrektur ist unmöglich : C1P = (91)H
Detektion der Fehlerkorrektur: C1P = (93)H
Die zweite C2-Dekodierung wird wie folgt ausgeführt. Eine Korrektur doppelter Fehler wird bei den Schritten 52 und 53 der Figur 7B ausgeführt, der C2-Zeiger C2P wird bei den Schritten 54, 55, 56 und 57 für die C2-Dekodierung in Abhängigkeit von der Korrekturoperation wie unten gezeigt entwikkelt, und der C2-Zeiger C2P wird in den Zeigerbereich des Puffer-RAM 40 geschrieben. Die folgende Auflistung zeigt die Kodewerte der zweiten C2-Dekodierung.
Kein Fehler : C2P = (40)H
Korrektur eines Fehlers : C2P = (44)H
Korrektur von zwei Fehlern : C2P = (48)H
Korrektur von drei Löschungen : C2P = (4C)H
Korrektur von vier Löschungen : C2P = (5c)H
Korrektur von fünf Löschungen : C2P = (54)H
Korrektur von sechs Löschungen : C2P = (58)H
Korrektur von zwei Löschungen und Korrektur eines Fehlers : C2P = (6c)H
Korrektur von drei Löschungen und Korrektur eines Fehlers : C2P = (70)H
Korrektur von vier Löschungen und Korrektur eines Fehlers : C2P = (75)H
Korrektur ist unmöglich : C2P = (59)H
Detektion der Fehlerkorrektur : C2P = (5B)H.
Der C1-Zeiger C1P und der C2-Zeiger C2P werden an die Interpolationsschaltung 42 nach Figur 5 mit den dekodierten Daten ausgegeben und eine Interpolationsoperation wird auf der Basis einer solchen Zeigerinformation ausgeführt.
Jedes der LSB des C1-Zeigers und des C2-Zeigers hat eine das Vorhandensein oder Fehlen eines Fehlers anzeigende Information. Ein LSB von "1" bedeutet einen Fehler, während ein LSB von "0" das Fehlen eines Fehlers bedeutet. Die Verwendung eines 8-Bit-Kodes für den C1-Zeiger und den C2-Zeiger erlaubt das Prüfen des Bandlaufsystems um beispielsweise zu ermöglichen, daß der Zustand eines Fehlers und der Zustand der Korrekturverarbeitung durch obere Bits des Zeigers überwacht werden.
Bei diesem Ausführungsbeispiel wird die NG-Zeigeranzeige, daß Daten nicht erneuert sind, im voraus in den dem C1-Zeiger zugeteilten Zeigerbereich des Puffer-RAM 40 vor Ausführung der ersten C1-Dekodierung gesetzt, und der C1-Zeiger wird in Abhängigkeit von dem Ergebnis der ersten C1-Dekodierung erneut geschrieben. Deshalb kann detektiert werden, daß die Daten nicht durch Auslesen des C1-Zeigers nach der ersten C2- Dekodierung erneuert sind.
Wenn alte Daten teilweise oder vollständig ohne Erneuerung im Puffer-RAM 40 geblieben sind, wird eine fehlerhafte Korrekturoperation ausgeführt, so daß ein abnormer Ton erzeugt werden kann. Ungeachtet dessen kann, da bei diesem Ausführungsbeispiel mit Sicherheit detektiert werden kann, daß die Daten des Puffer-RAM 40 nicht erneuert sind, die Wahrscheinlichkeit einer fehlerhaften Korrektur vermindert werden. Auch besteht im Vergleich zu einem Verfahren zum Zerstören der Inhalte des Puffer-RAM 40 mit einer Zufallsreihe, beispielsweise einer M-Reihe, nach dem Auslesen dekodierter Daten aus dem Puffer-RAM 40 der Vorteil, daß das Verfahren dieses Ausführungsbeispiels keine Zufallsreihen-Erzeugungsschaltung benötigt, daß die in dem Puffer-RAM 40 gespeicherten Daten vom Beginn der Dekodierung als nicht erneuert identifiziert werden können und die Wahrscheinlichkeit einer Fehlerkorrektur erniedrigt werden kann.
Wie oben beschrieben, nimmt bei einem Produktkode das Fehlerkorrekturvermögen mit wachsender Zahl an Ausführungen der C1- Dekodierung und C2-Dekodierung zu. Beispielsweise bieten, wie in Figur 8 dargestellt, Kreuzungspunkte der Reihen von C1- Kodes, welche einen Zweisymbolfehler korrigieren können und der Reihen von C2-Kodes, welche einen Zweisymbolfehler korrigieren können, Informationssymbole. Ein Fehlermuster von Fehlersymbolen aus sechzehn Kreuzungspunkten, die durch o und dargestellt sind, ist in Figur 8 gezeigt. In einem bisher vorgeschlagenen Fehlerkorrektursystem zur sequentiellen Ausführung der C1-Dekodierung und der C2-Dekodieurng werden sieben Fehlersymbole, die durch angedeutet sind, korrigiert, während neun Fehlersymbole, die durch o angedeutet sind, so, wie sie ohne Korrektur sind, bleiben. Alle Fehlersymbole können jedoch durch Ausführen der C1-Dekodieurng und der C2-Dekodierung nach Vollendung der anfänglichen C1-Dekodierung und der C2-Dekodierung noch einmal korrigiert werden.
Natürlich können verschiedenen Änderungen gemacht werden. Beispielsweise ist bei dem oben beschriebenen Ausführungsbeispiel die Erfindung auf die Verarbeitung eines wiedergegebenen Signals eines digitalen Drehkopfbandrecorders angewendet worden. Die Erfindung kann jedoch in gleicher Weise auf die Dekodierung wiedergegebener Signale anderer Aufzeichnungsmedien, beispielsweise einer optischen Platte angewendet werden.
Ausführungsformen der Erfindung können die erhöhte Wiederholungszahl der C1-Kodedekodierung und C2-Kodedekodierung in der vertikalen und horizontalen Richtung eines Produktkodes erreichen, um das Fehlerkorrekturvermögen zu verbessern. Eine solche Ausführungsform hat auch den Vorteil, daß die Probleme erhöhten Leistungsverbrauchs nicht auftreten, da kein Prozessor zur Fehlerkorrektur mit einer erhöhten Betriebsfrequenz zur Erhöhung der Verarbeitungsgeschwindigkeit vorhanden ist.

Claims

1. Dekodierungsanordnung, bei welcher mehrere Symbole matrixartig angeordnet sind und für jedes der mehreren in einer ersten Richtung und einer zweiten Richtung angeordneten Symbole ein erster und zweiter Fehlerkorrekturkode zum Dekodieren von in der ersten Richtung übertragenen Eingangsdaten kodiert sind, bestehend aus:

einer ersten Speichereinrichtung (40) zum Einschreiben von Eingangsdaten,

einer Fehlerdetektoreinrichtung (36) zum Detektieren eines Fehlers der in die erste Speichereinrichtung (40) geschriebenen Eingangsdaten auf der Basis des ersten Fehlerkorrekturkodes und Erzeugen von Fehlerdaten des ersten Fehlerkorrekturkodes parallel und gleichzeitig mit dem Schreiben von Eingangsdaten in die erste Speichereinrichtung (40),

einer zweiten Speichereinrichtung (40) zum Einschreiben der Fehlerdaten des ersten Fehlerkorrekturkodes, und

einer Fehlerkorrektureinrichtung (41) zum sequentiellen Ausführen von Fehlerkorrekturen mit dem ersten und zweiten Fehlerkorrekturkode an den in die erste Speichereinrichtung (40) geschriebenen Daten unter Verwendung der in die zweite Speichereinrichtung (40) geschriebenen Fehlerdaten des ersten Fehlerkorrekturkodes, wobei die sequentiell ausgeführten Fehlerkorrekturen in Folge:

- eine erste Fehlerkorrekturoperation mit dem zweiten Fehlerkorrekturkode an den in der ersten Speichereinrichtung gespeicherten Eingangsdaten unter Verwendung der in der zweiten Speichereinrichtung gespeicherten Fehlerdaten,

- eine zweite Fehlerkorrekturoperation mit dem ersten Fehlerkorrekturkode und

- eine dritte Fehlerkorrekturoperation mit dem zweiten Fehlerkorrekturkode

umfaßt.

2. Dekodierungsanordnung nach Anspruch 1, mit einer dritten Speichereinrichtung (40) zum Schreiben der Fehlerdaten des zweiten Fehlerkorrekturkodes in Abhängigkeit vom Ergebnis der zweiten Fehlerkorrektur.

3. Dekodierungsanordnung nach Anspruch 2, wobei die zweite Fehlerkorrekturoperation mit dem ersten Fehlerkorrekturkode unter Verwendung der Fehlerdaten des zweiten Fehlerkorrekturkodes ausgeführt wird und die Fehlerdaten des ersten Fehlerkorrekturkodes in Abhängigkeit vom Ergebnis der zweiten Fehlerkorrektur geändert werden.

4. Dekodierungsanordnung nach Anspruch 3, wobei die Fehlerdaten des ersten und zweiten Fehlerkorrekturkodes aus mehreren Bits bestehen und vorbestimmte Bits der Fehlerdaten den Zustand des Fehlers und den Zustand des Fehlerkorrekturprozesses anzeigen.

5. Dekodierungsanordnung nach Anspruch 2, wobei die Fehlerdaten des ersten und zweiten Fehlerkorrekturkodes auf vorbestimmte Daten eingestellt werden, bevor die ersten und zweiten Fehlerkorrekturkodes erstmals angewendet werden.

6. Dekodierungsanordnung nach Anspruch 1, wobei die Eingangsdaten durch Drehköpfe (2A, 2B) auf einem Band (3) aufgezeichnete wiedergegebene Daten sind und die erste und zweite Fehlerkorrektur in einer auf einer Umdrehungsperiode der Drehköpfe (2A, 2B) basierenden Zeitperiode sequentiell ausgeführt werden.