JPS62120670A - デ−タの誤り訂正方法 - Google Patents
デ−タの誤り訂正方法Info
- Publication number
- JPS62120670A JPS62120670A JP60260666A JP26066685A JPS62120670A JP S62120670 A JPS62120670 A JP S62120670A JP 60260666 A JP60260666 A JP 60260666A JP 26066685 A JP26066685 A JP 26066685A JP S62120670 A JPS62120670 A JP S62120670A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- correction
- parity check
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
- Noodles (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタルオーディオ信号等のディジタルデー
タの誤り訂正方法に関する。
タの誤り訂正方法に関する。
本発明は、誤り訂正処理を行う前にパリティチェックを
行い、上記誤り訂正の途中で少なくとも２回目のパリテ
ィチェックを行うようにしたことにより、誤り検出符号
の誤検出に基づくデータの訂正漏れを軽減するようにし
たものである。
行い、上記誤り訂正の途中で少なくとも２回目のパリテ
ィチェックを行うようにしたことにより、誤り検出符号
の誤検出に基づくデータの訂正漏れを軽減するようにし
たものである。
ＶＴＲにおいて、ビデオ信号とオーディオ信号の記録再
生を行うのに際し、記録時にオーディオ信号をＰＣＭ化
して記録するようにしたＶＴＲが提案されている。この
ようなＶＴＲでは、テープをドラムに１８０°より大き
い角度で巻付けることにより、テープの斜めに形成され
るトラ・ツクの所定領域に、ビデオ信号とディジタルオ
ーディオ信号とを記録するようにしている。その場合、
ディジタルオーディオ信号は誤り訂正を可能にするため
に、第５図に示すようなりロスインタリーブを用いたデ
ータフォーマットで記録される。尚、この第５図はＮＴ
ＳＣ方式の場合において、１フイールド毎にメモリマツ
プ上に書込まれるデータを示している。
生を行うのに際し、記録時にオーディオ信号をＰＣＭ化
して記録するようにしたＶＴＲが提案されている。この
ようなＶＴＲでは、テープをドラムに１８０°より大き
い角度で巻付けることにより、テープの斜めに形成され
るトラ・ツクの所定領域に、ビデオ信号とディジタルオ
ーディオ信号とを記録するようにしている。その場合、
ディジタルオーディオ信号は誤り訂正を可能にするため
に、第５図に示すようなりロスインタリーブを用いたデ
ータフォーマットで記録される。尚、この第５図はＮＴ
ＳＣ方式の場合において、１フイールド毎にメモリマツ
プ上に書込まれるデータを示している。
データは１３２個のデータブロックに分けられ、各デー
タブロックは、３ビツトの同期信号ＳＹＮＣ１８ビット
のアドレス信号、８ビツトのＱパリティ、夫々８ビツト
の４個のデータワード、８ビツトのＰパリティ、夫々８
ビツトの４個のデータワード及び１６ビツトのＣＲＣＣ
（誤り検出符号）で構成される。上記データワードは、
ＩＤ０、ＩＤ−・−−−−−−−−Ｉ Ｄ 、で表わさ
れるユーザーズヮード（コントロールワード）と、Ｌｏ
Ｒｅ 、Ｌ＋ Ｒ＋ ’−−−−−・−・−−−Ｌ
ｓｚａ Ｒ５２４で表わされるＬチャンネル及びＲチ
ャンネルのワードとがある。１３２個のデータブロック
は夫々４４個のブロックから成るグループに分かれてい
て、上記ユーザーズヮード及びＬ１Ｒチャンネルワード
は、順次に各グループに飛び飛びに書込まれている。
タブロックは、３ビツトの同期信号ＳＹＮＣ１８ビット
のアドレス信号、８ビツトのＱパリティ、夫々８ビツト
の４個のデータワード、８ビツトのＰパリティ、夫々８
ビツトの４個のデータワード及び１６ビツトのＣＲＣＣ
（誤り検出符号）で構成される。上記データワードは、
ＩＤ０、ＩＤ−・−−−−−−−−Ｉ Ｄ 、で表わさ
れるユーザーズヮード（コントロールワード）と、Ｌｏ
Ｒｅ 、Ｌ＋ Ｒ＋ ’−−−−−・−・−−−Ｌ
ｓｚａ Ｒ５２４で表わされるＬチャンネル及びＲチ
ャンネルのワードとがある。１３２個のデータブロック
は夫々４４個のブロックから成るグループに分かれてい
て、上記ユーザーズヮード及びＬ１Ｒチャンネルワード
は、順次に各グループに飛び飛びに書込まれている。
再生時にデータの誤り訂正を行う場合は、次のようにし
て行われる。
て行われる。
第６図において、白丸及び黒丸はＰ、Ｑパリティ及びデ
ータワードで、夫々８ビツトのワードを示す。また１２
．１４．１５等の数字は夫々１２ワ一ド分、１４ワ一ド
分、１５ワ一ド分のずれを示す。この第６図において、
互いに傾斜の異なるＱパリティ系列とＰパリティ系列と
を定め、Ｑ０〜Ｑ、３．及びＰ。−Ｐ１３１の各系列に
ついて夫々誤り訂正を行う。この場合、各データブロッ
クには、ＣＲＣＣにより検出されたエラーポインタが立
てられているので、このエラーポインタに基づいて誤り
訂正が行われる。この誤り訂正をＱ訂正、Ｐ訂正につい
て繰り返し行うことにより、エラーポインタが次々にク
リアされて、誤りデータが減少していく。
ータワードで、夫々８ビツトのワードを示す。また１２
．１４．１５等の数字は夫々１２ワ一ド分、１４ワ一ド
分、１５ワ一ド分のずれを示す。この第６図において、
互いに傾斜の異なるＱパリティ系列とＰパリティ系列と
を定め、Ｑ０〜Ｑ、３．及びＰ。−Ｐ１３１の各系列に
ついて夫々誤り訂正を行う。この場合、各データブロッ
クには、ＣＲＣＣにより検出されたエラーポインタが立
てられているので、このエラーポインタに基づいて誤り
訂正が行われる。この誤り訂正をＱ訂正、Ｐ訂正につい
て繰り返し行うことにより、エラーポインタが次々にク
リアされて、誤りデータが減少していく。
このようなデータの伝送方式は、例えば特開昭５８−１
９８９３５号公報に開示されている。また後述するＣＲ
ＣＣによる誤り検出の誤検出の問題を解決する方法が、
特開昭６０−５２９６４号公報及び特開昭６０−５２９
６５号公報に開示されている。
９８９３５号公報に開示されている。また後述するＣＲ
ＣＣによる誤り検出の誤検出の問題を解決する方法が、
特開昭６０−５２９６４号公報及び特開昭６０−５２９
６５号公報に開示されている。
ＣＲＣＣにより、誤りデータの存在するデータブロック
に対してエラーポインタが立てられるが、このＣＲＣＣ
による誤り検出能力は、例えば１６ビツト以下のバース
トエラー及び３ビツト以下のランダムエラーに対しては
略完全であるが、これを越える誤りに対しては誤検出す
る可能性がある。
に対してエラーポインタが立てられるが、このＣＲＣＣ
による誤り検出能力は、例えば１６ビツト以下のバース
トエラー及び３ビツト以下のランダムエラーに対しては
略完全であるが、これを越える誤りに対しては誤検出す
る可能性がある。
即ち、誤りが存在するデータブロックに対してエラーポ
インタが立てられないことがある。このような誤検出に
対して何らの補償も行わないと、スクラッチノイズが発
生する。またこの誤ったデータを使って訂正処理が行わ
れたりすると、誤訂正が生じ、誤りデータが益々拡大す
ることになる。
インタが立てられないことがある。このような誤検出に
対して何らの補償も行わないと、スクラッチノイズが発
生する。またこの誤ったデータを使って訂正処理が行わ
れたりすると、誤訂正が生じ、誤りデータが益々拡大す
ることになる。
この問題を解決するために、前記特開昭６０−５２９６
４号及び特開昭６０−５２９６５号においては、誤り訂
正処理を行う前にＱパリティ又はＰパリティを用いてパ
リティチェックを行うようにしている。しかしながらパ
リティチェックは、１つの系列において誤りが無い場合
に、シンドロームがゼロになるか否かをチェックしてい
るので、例えば１つの系列に対して１個のエラーポイン
タが正しく立てられていて、その他にその系列において
誤りがあり、且つその誤りに対してエラーポインタが立
てられていないような場合はチェックが不能になる。こ
の場合は上記エラーポインタが立てられていない誤りデ
ータは訂正されず、訂正漏れとなる。
４号及び特開昭６０−５２９６５号においては、誤り訂
正処理を行う前にＱパリティ又はＰパリティを用いてパ
リティチェックを行うようにしている。しかしながらパ
リティチェックは、１つの系列において誤りが無い場合
に、シンドロームがゼロになるか否かをチェックしてい
るので、例えば１つの系列に対して１個のエラーポイン
タが正しく立てられていて、その他にその系列において
誤りがあり、且つその誤りに対してエラーポインタが立
てられていないような場合はチェックが不能になる。こ
の場合は上記エラーポインタが立てられていない誤りデ
ータは訂正されず、訂正漏れとなる。
本発明においては、誤り訂正処理の前にパリティチェッ
クを行うと共に、訂正処理の途中においてもパリティチ
ェックを行うようにしている。
クを行うと共に、訂正処理の途中においてもパリティチ
ェックを行うようにしている。
訂正処理がある程度進んで、エラーポインタの残存数が
少なくなったところで、再度パリティチェックが行われ
るので、最初のパリティチェックにおける訂正漏れを軽
減することができる。
少なくなったところで、再度パリティチェックが行われ
るので、最初のパリティチェックにおける訂正漏れを軽
減することができる。
第１Ａ図において、各データをＷ ｉ ｊで表現するも
のとする。２つのパリティ系列Ｐ、Ｑの構成を、ＰＡＷ
、、、讐ｚ （ｊｉｆｆ） ＋ｌ’１３ （ｊ＋６１
（例’ ＷＩＩＪ２４Ｊ３７ ）Ｑ ： ｌｌｌ＋；
Ｊ２（ｊ。！＋ ＋Ｗ：＋ （Ｊ＋ａ＋ （例ニー８．
讐２ｆｆＪ３Ｓ ）とする。また白丸は正しいデータを
示し、黒丸はＣＲＣＣで検出されたデータ、即ち、エラ
ーポインタが立っているデータを示す。またＸ印で示す
データ（Ｗ３？）は、ＣＲＣＣで見逃された誤りデータ
、即ち、エラーポインタが立っていないか（れた誤すデ
ータを示す。
のとする。２つのパリティ系列Ｐ、Ｑの構成を、ＰＡＷ
、、、讐ｚ （ｊｉｆｆ） ＋ｌ’１３ （ｊ＋６１
（例’ ＷＩＩＪ２４Ｊ３７ ）Ｑ ： ｌｌｌ＋；
Ｊ２（ｊ。！＋ ＋Ｗ：＋ （Ｊ＋ａ＋ （例ニー８．
讐２ｆｆＪ３Ｓ ）とする。また白丸は正しいデータを
示し、黒丸はＣＲＣＣで検出されたデータ、即ち、エラ
ーポインタが立っているデータを示す。またＸ印で示す
データ（Ｗ３？）は、ＣＲＣＣで見逃された誤りデータ
、即ち、エラーポインタが立っていないか（れた誤すデ
ータを示す。
本実施例では、次のようにＱパリティチェック−Ｐ訂正
−〇パリティチェックーＰ訂正→Ｑ訂正・−−−ｍ−・
・−の順に誤り訂正を行うものとする。
−〇パリティチェックーＰ訂正→Ｑ訂正・−−−ｍ−・
・−の順に誤り訂正を行うものとする。
１回目（Ｑパリティチェックモード）
上記見逃されたデータＷｆｆ７の関係するＱ系列はＷ
＋ ＊ ＋ Ｗ ｚ ｓ ＋ Ｗ ｙ ？の系列である
が、Ｗｚｓに対してエラーポインタが立っているので、
パリティチェックは不可能である。従って、この過程で
は、Ｗ３？が誤りデータであることを検出することがで
きない。
＋ ＊ ＋ Ｗ ｚ ｓ ＋ Ｗ ｙ ？の系列である
が、Ｗｚｓに対してエラーポインタが立っているので、
パリティチェックは不可能である。従って、この過程で
は、Ｗ３？が誤りデータであることを検出することがで
きない。
２回目（Ｐ訂正モード）
エラーポインタの立っている第５列にしか誤りデータが
無いものとすると、Ｐ系列による誤り訂正によって、第
５列のＷ、６．Ｗｚｓ、Ｗ、、のデータは全て訂正され
てエラーポインタがクリアされる。
無いものとすると、Ｐ系列による誤り訂正によって、第
５列のＷ、６．Ｗｚｓ、Ｗ、、のデータは全て訂正され
てエラーポインタがクリアされる。
この過程により、かくれたデータＷ３．以外に誤りデー
タは無くなる。
タは無くなる。
３回目（Ｑパリティチェックモード）
この過程では、エラーポインタがクリアされている（第
１Ａ図のＷ！？以外は全て白丸となっている）ので、全
てのＱ系列でのＱパリティチェックが可能となる。この
パリティチェックの結果、Ｗ３？を含むＱ系列ｗ、、ｌ
、ｗ、、、Ｗ３？のデータの排他的論理和がゼロでなく
なる。即ち、 Ｗ＋３■Ｗ ｚ ｓ ＯＷ ３７≠０ となるので、この系列にか（れた誤りデータがあること
が判明する。そこで第１Ｂ図の黒丸で示すように、上記
系列のデータＷ、、、Ｗ、、、Ｗ、７のデータの全てを
誤りデータとしてエラーポインタを立てる。
１Ａ図のＷ！？以外は全て白丸となっている）ので、全
てのＱ系列でのＱパリティチェックが可能となる。この
パリティチェックの結果、Ｗ３？を含むＱ系列ｗ、、ｌ
、ｗ、、、Ｗ３？のデータの排他的論理和がゼロでなく
なる。即ち、 Ｗ＋３■Ｗ ｚ ｓ ＯＷ ３７≠０ となるので、この系列にか（れた誤りデータがあること
が判明する。そこで第１Ｂ図の黒丸で示すように、上記
系列のデータＷ、、、Ｗ、、、Ｗ、７のデータの全てを
誤りデータとしてエラーポインタを立てる。
４回目（Ｐ訂正モード）
上記エラーポインタの立っているデータＷ■。
Ｗ、６．Ｗ、、は全てＰ系列により訂正することが可能
である。従って、この過程で全てのデータの誤りを訂正
することができる。
である。従って、この過程で全てのデータの誤りを訂正
することができる。
本実施例においては、パリティチェックにＱ系列を用い
ているが、Ｐ系列を用いてパリティチェックを行っても
よいことは勿論である。また本実施例では１回目のパリ
ティチェックの次にＰ訂正を行い、次に２回目のパリテ
ィチェックを行うようにしているが、誤りの程度に応じ
て２回目のパリティチェックを、Ｐ訂正とＱ訂正とを何
回か繰り返した後に行うようにしてもよく、さらにパリ
ティチェックを３回以上行うようにしてもよい。
ているが、Ｐ系列を用いてパリティチェックを行っても
よいことは勿論である。また本実施例では１回目のパリ
ティチェックの次にＰ訂正を行い、次に２回目のパリテ
ィチェックを行うようにしているが、誤りの程度に応じ
て２回目のパリティチェックを、Ｐ訂正とＱ訂正とを何
回か繰り返した後に行うようにしてもよく、さらにパリ
ティチェックを３回以上行うようにしてもよい。
第２図は上述した誤り訂正を行うための回路の実施例を
示す。
示す。
第２図において、１は全体の動作タイミングを制御する
制御回路、２は各系列に応じたアドレスを生成するアド
レス発生回路、３はデータ及びエラーポインタが書込ま
れるメモリ、４は前述したパリティチェックモード及び
訂正モードを１回終了する毎に、制御回路ｌから送られ
るクロックＣＫをカウントするカウンタ、５はカウント
値のデコーダ、６はスイッチ制御回路で、１回目、２回
目・−−−−一−・−の各モードに応じてスイッチ７の
接点を制御する。８〜１１は上記各モードをスイッチ７
の切換えに応じて実行する回路、↓２はデータ及びエラ
ーポインタの入力端子である。上記メモリ３は上記入力
端子１２及び上記回路８〜１１からのデータを、アドレ
ス発生回路２で生成されたアドレスに基づいて書込みと
読出しとを行う。
制御回路、２は各系列に応じたアドレスを生成するアド
レス発生回路、３はデータ及びエラーポインタが書込ま
れるメモリ、４は前述したパリティチェックモード及び
訂正モードを１回終了する毎に、制御回路ｌから送られ
るクロックＣＫをカウントするカウンタ、５はカウント
値のデコーダ、６はスイッチ制御回路で、１回目、２回
目・−−−−一−・−の各モードに応じてスイッチ７の
接点を制御する。８〜１１は上記各モードをスイッチ７
の切換えに応じて実行する回路、↓２はデータ及びエラ
ーポインタの入力端子である。上記メモリ３は上記入力
端子１２及び上記回路８〜１１からのデータを、アドレ
ス発生回路２で生成されたアドレスに基づいて書込みと
読出しとを行う。
第３図は１回目と７回目にパリティチェックを行い、そ
の間にＰ訂正とＱ訂正を交互に行う場合を例とする、第
２図の回路のタイミングチャートを示すものである。
の間にＰ訂正とＱ訂正を交互に行う場合を例とする、第
２図の回路のタイミングチャートを示すものである。
以上述べた実施例においては、２回目のパリティチェッ
クを何回目に行うかが固定されているが、エラーレート
が悪い場合は、訂正を一定回数繰り返してもエラーポイ
ンタの残存数が多く、この状態で２回目のパリティチェ
ックを行っても充分な訂正を行うことが期待できない場
合がある。そこで、２回目以降のパリティチェックを、
エラーポインタの残存数が一定値以下になってから行う
ようにしてもよい。
クを何回目に行うかが固定されているが、エラーレート
が悪い場合は、訂正を一定回数繰り返してもエラーポイ
ンタの残存数が多く、この状態で２回目のパリティチェ
ックを行っても充分な訂正を行うことが期待できない場
合がある。そこで、２回目以降のパリティチェックを、
エラーポインタの残存数が一定値以下になってから行う
ようにしてもよい。
第４図はエラーポインタの残存数が一定値以下となって
から、２回目以降のパリティチェックを行うようにした
回路の実施例を示すもので、第３図と同一部分には同一
符号を付しである。
から、２回目以降のパリティチェックを行うようにした
回路の実施例を示すもので、第３図と同一部分には同一
符号を付しである。
本実施例においては、メモリ３から読出されるエラーポ
インタをカウントするカウンタ１３を設け、このカウン
タを各モードの１回目毎にリセットするようにしている
。そしてこのカウンタ１３のカウント値と、モード制御
回路１５からの制御信号とをコンパレータ１４で比較す
ることにより、スイッチ制御回路６を制御するようにし
ている。
インタをカウントするカウンタ１３を設け、このカウン
タを各モードの１回目毎にリセットするようにしている
。そしてこのカウンタ１３のカウント値と、モード制御
回路１５からの制御信号とをコンパレータ１４で比較す
ることにより、スイッチ制御回路６を制御するようにし
ている。
上記モード制御回路１５により、パリティチェックを行
うタイミングを設定することができる。
うタイミングを設定することができる。
ＣＲＣＣの誤検出により見逃された誤りデータの数を従
来よりも減少させることができる。特に１回目のパリテ
ィチェックにおける訂正漏れによる誤りデータを軽減す
ることができる。
来よりも減少させることができる。特に１回目のパリテ
ィチェックにおける訂正漏れによる誤りデータを軽減す
ることができる。
第１図は本発明の実施例を示すデータの配列図、第２図
は本発明方法を実施するための回路の実施例を示すブロ
ック図、第３図は第２図のタイミングチャート、第４図
は回路の他の実施例を示すブロック図、第５図は本発明
を適用し得るデータフォーマットを示す図、第６図はＰ
系列とＱ系列を示す図である。 なお図面に用いた符号において、 ３・・−・−・−−−−一・−−−−一−メモリ７・・
−−−−一一一・−・−・・−スイッチ８・−一−−−
−−〜−・−・−Ｐ訂正回路９−−−−−−−−−−−
−−−−−−−− Ｑ訂正回路１０−・−・−・・・−
・・Ｐパリティチェック１１−−−−−−−−−−−−
−−− Ｑパリティチェックである。
は本発明方法を実施するための回路の実施例を示すブロ
ック図、第３図は第２図のタイミングチャート、第４図
は回路の他の実施例を示すブロック図、第５図は本発明
を適用し得るデータフォーマットを示す図、第６図はＰ
系列とＱ系列を示す図である。 なお図面に用いた符号において、 ３・・−・−・−−−−一・−−−−一−メモリ７・・
−−−−一一一・−・−・・−スイッチ８・−一−−−
−−〜−・−・−Ｐ訂正回路９−−−−−−−−−−−
−−−−−−−− Ｑ訂正回路１０−・−・−・・・−
・・Ｐパリティチェック１１−−−−−−−−−−−−
−−− Ｑパリティチェックである。
Claims (1)
- 入力データに対してパリティチェックを行った後に誤り
訂正処理を行い、この誤り訂正処理の途中において少な
くとも１回のパリティチェックを行うことを特徴とする
データの誤り訂正方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260666A JPS62120670A (ja) | 1985-11-20 | 1985-11-20 | デ−タの誤り訂正方法 |
| US06/921,529 US4748628A (en) | 1985-11-20 | 1986-10-22 | Method and apparatus for correcting errors in digital audio signals |
| KR1019860008881A KR950008488B1 (ko) | 1985-11-20 | 1986-10-23 | 데이터의 에러정정장치 |
| CA000521213A CA1269170A (en) | 1985-11-20 | 1986-10-23 | Method and apparatus for correcting errors in digital audio signals |
| AU64822/86A AU600686B2 (en) | 1985-11-20 | 1986-11-03 | Method and apparatus for correcting errors in digital audio signals |
| CN86107889A CN1015135B (zh) | 1985-11-20 | 1986-11-20 | 用于校正数字音频信号中错误的方法和设备 |
| DE8686116099T DE3685405D1 (de) | 1985-11-20 | 1986-11-20 | Verfahren und anordnung zur fehlerkorrektur digitaler audiosignale. |
| AT86116099T ATE76531T1 (de) | 1985-11-20 | 1986-11-20 | Verfahren und anordnung zur fehlerkorrektur digitaler audiosignale. |
| EP86116099A EP0223255B1 (en) | 1985-11-20 | 1986-11-20 | Method and apparatus for correcting errors in digital audio signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260666A JPS62120670A (ja) | 1985-11-20 | 1985-11-20 | デ−タの誤り訂正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62120670A true JPS62120670A (ja) | 1987-06-01 |
Family
ID=17351078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60260666A Pending JPS62120670A (ja) | 1985-11-20 | 1985-11-20 | デ−タの誤り訂正方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4748628A (ja) |
| EP (1) | EP0223255B1 (ja) |
| JP (1) | JPS62120670A (ja) |
| KR (1) | KR950008488B1 (ja) |
| CN (1) | CN1015135B (ja) |
| AT (1) | ATE76531T1 (ja) |
| AU (1) | AU600686B2 (ja) |
| CA (1) | CA1269170A (ja) |
| DE (1) | DE3685405D1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6390075A (ja) * | 1986-10-02 | 1988-04-20 | Victor Co Of Japan Ltd | デイジタル信号復調装置 |
| US4807287A (en) * | 1987-04-06 | 1989-02-21 | Light Signatures, Inc. | Document authentication method |
| US4849976A (en) * | 1987-08-03 | 1989-07-18 | Scs Telecom, Inc. | PASM and TASM forward error correction and detection code method and apparatus |
| US4847842A (en) * | 1987-11-19 | 1989-07-11 | Scs Telecom, Inc. | SM codec method and apparatus |
| JP2881773B2 (ja) * | 1988-07-30 | 1999-04-12 | ソニー株式会社 | 誤り訂正装置 |
| US4916701A (en) * | 1988-09-21 | 1990-04-10 | International Business Machines Corporation | Method and system for correcting long bursts of consecutive errors |
| JP3153995B2 (ja) * | 1989-07-29 | 2001-04-09 | ソニー株式会社 | 復号装置 |
| DE4202140A1 (de) * | 1992-01-27 | 1993-07-29 | Thomson Brandt Gmbh | Verfahren zur uebertragung digitaler audio-signale |
| US5642437A (en) * | 1992-02-22 | 1997-06-24 | Texas Instruments Incorporated | System decoder circuit with temporary bit storage and method of operation |
| EP0571096B1 (en) * | 1992-05-18 | 1999-06-23 | Canon Kabushiki Kaisha | Data processing apparatus |
| US5357527A (en) * | 1992-12-31 | 1994-10-18 | Trimble Navigation Limited | Validation of RAM-resident software programs |
| US5729556A (en) * | 1993-02-22 | 1998-03-17 | Texas Instruments | System decoder circuit with temporary bit storage and method of operation |
| KR950009386B1 (ko) * | 1993-04-21 | 1995-08-21 | 삼성전자주식회사 | 어드레스 생성회로 |
| JPH07121863A (ja) * | 1993-10-20 | 1995-05-12 | Sony Corp | 磁気ディスク |
| US5774188A (en) * | 1995-06-21 | 1998-06-30 | Sony Corporation | Black and white video signal detector for detecting the absence of a burst signal from a video signal |
| US5926063A (en) * | 1997-05-08 | 1999-07-20 | Sony Corporation | Method of and apparatus for selectively engaging an internal trap filter and implementing an external trap filter through a single pin |
| TW468158B (en) * | 2000-06-16 | 2001-12-11 | Ali Corp | Disc decoding method and system |
| US20020199153A1 (en) * | 2001-06-22 | 2002-12-26 | Fall Thomas G. | Sampling method for use with bursty communication channels |
| EP1293978A1 (en) * | 2001-09-10 | 2003-03-19 | STMicroelectronics S.r.l. | Coding/decoding process and device, for instance for disk drives |
| CA2555757C (en) * | 2004-03-03 | 2015-01-20 | Aware, Inc. | Impulse noise management |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758210A (en) * | 1980-09-26 | 1982-04-07 | Hitachi Ltd | Error correction range controlling circuit |
| US4397022A (en) * | 1981-01-30 | 1983-08-02 | Weng Ming I | Weighted erasure codec for the (24, 12) extended Golay code |
| US4450562A (en) * | 1982-03-26 | 1984-05-22 | Rca Corporation | Two level parity error correction system |
| CA1196106A (en) * | 1982-04-28 | 1985-10-29 | Tsuneo Furuya | Method and apparatus for error correction |
| JPS58198935A (ja) * | 1982-05-15 | 1983-11-19 | Sony Corp | デ−タ伝送方法 |
| JPS5961332A (ja) * | 1982-09-30 | 1984-04-07 | Nec Corp | 誤り訂正回路 |
| JPS601673A (ja) * | 1983-06-17 | 1985-01-07 | Sony Corp | 誤り検出方法 |
| GB2143659B (en) * | 1983-07-19 | 1986-11-05 | Sony Corp | Methods of and apparatus for correcting errors in binary data |
| JPS6052965A (ja) * | 1983-09-02 | 1985-03-26 | Matsushita Electric Ind Co Ltd | 誤り訂正方法 |
| JPH0812612B2 (ja) * | 1983-10-31 | 1996-02-07 | 株式会社日立製作所 | 誤り訂正方法及び装置 |
| US4649540A (en) * | 1984-12-26 | 1987-03-10 | Thomson Components-Mostek Corp. | Error-correcting circuit having a reduced syndrome word |
| US4661955A (en) * | 1985-01-18 | 1987-04-28 | Ibm Corporation | Extended error correction for package error correction codes |
| JPH06101207B2 (ja) * | 1985-03-13 | 1994-12-12 | ソニー株式会社 | 誤り検出及び誤り訂正方法 |
| CA1258134A (en) * | 1985-04-13 | 1989-08-01 | Yoichiro Sako | Error correction method |
-
1985
- 1985-11-20 JP JP60260666A patent/JPS62120670A/ja active Pending
-
1986
- 1986-10-22 US US06/921,529 patent/US4748628A/en not_active Expired - Fee Related
- 1986-10-23 CA CA000521213A patent/CA1269170A/en not_active Expired - Lifetime
- 1986-10-23 KR KR1019860008881A patent/KR950008488B1/ko not_active IP Right Cessation
- 1986-11-03 AU AU64822/86A patent/AU600686B2/en not_active Ceased
- 1986-11-20 EP EP86116099A patent/EP0223255B1/en not_active Expired - Lifetime
- 1986-11-20 AT AT86116099T patent/ATE76531T1/de not_active IP Right Cessation
- 1986-11-20 CN CN86107889A patent/CN1015135B/zh not_active Expired
- 1986-11-20 DE DE8686116099T patent/DE3685405D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3685405D1 (de) | 1992-06-25 |
| US4748628A (en) | 1988-05-31 |
| EP0223255A2 (en) | 1987-05-27 |
| AU600686B2 (en) | 1990-08-23 |
| EP0223255A3 (en) | 1988-11-17 |
| ATE76531T1 (de) | 1992-06-15 |
| CN1015135B (zh) | 1991-12-18 |
| CN86107889A (zh) | 1987-05-27 |
| KR870005519A (ko) | 1987-06-09 |
| AU6482286A (en) | 1987-05-28 |
| EP0223255B1 (en) | 1992-05-20 |
| KR950008488B1 (ko) | 1995-07-31 |
| CA1269170A (en) | 1990-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62120670A (ja) | デ−タの誤り訂正方法 | |
| US4403263A (en) | System for processing audio PCM digital signals | |
| US4604657A (en) | Apparatus for processing PCM signal | |
| US4796261A (en) | Error correction apparatus for digital data | |
| AU629522B2 (en) | Circuit for detecting a synchronizing signal | |
| JPH0320832B2 (ja) | ||
| EP0048150B1 (en) | A pcm signal processor | |
| JPH0634313B2 (ja) | エラ−訂正方法 | |
| JP2574740B2 (ja) | Ｐｃｍ信号再生装置 | |
| JPS6117060B2 (ja) | ||
| JPS6052964A (ja) | 誤り訂正方法 | |
| JPS62120672A (ja) | デ−タの誤り訂正方法 | |
| JPS62120671A (ja) | デ−タの誤り訂正方法 | |
| JP3210002B2 (ja) | 誤り訂正装置 | |
| JPS5990440A (ja) | デ−タ伝送装置 | |
| JPH043525A (ja) | 符号誤り訂正装置 | |
| JP2557638B2 (ja) | Ｐｃｍ音声再生装置 | |
| JP3255183B2 (ja) | 誤り訂正装置及び誤り訂正方法 | |
| JPS60209976A (ja) | 符号誤り訂正装置 | |
| JPS6040569A (ja) | Ｐｃｍ信号の再生装置 | |
| JPS6182379A (ja) | 磁気記録再生装置におけるエラ−検出訂正方式 | |
| JPS59221812A (ja) | 符号処理回路 | |
| JPH03209669A (ja) | 再生音声データ処理回路 | |
| JPS63122067A (ja) | アドレス再生装置 | |
| JPS63313362A (ja) | ディジタル信号処理装置 |