JPS63313362A - ディジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下、本発明を次の順序で説明する。

Ａ、産業上の利用分野 Ｂ０発明の概要 Ｃ６従来の技術 り１発明が解決しようとする問題点 Ｅ８問題点を解決するための手段 Ｆ１作用 Ｇ、実施例 Ｇ−１，ディジタル信号記録再生システム（第２図） Ｇ−λ　信号フォーマット （第３図〜第８図） Ｇ−３，エンコーダ（第１図） Ｇ−４，デコーダ　（第９図〜第１０図）Ｇ−５，ダビ
ング時（第１１図） Ｂ１発明の効果 Ａ、産業上の利用分野 本発明は、例えばコンパクトディスクの原盤作成時に用
いられるディジタル信号処理装置に関する。

Ｂ１発明の概要 本発明は、例えばコンパクトディスクの原盤作成時に用
いられるディジタル信号処理装置において、記録時のデ
ータのインターリーブ長を複数種類選択的に切換えるよ
うにしたことにより、誤り訂正能力および記録時の同時
モニターの際の入出力端子におけるデータの時間差に関
するオーディオ用と非オーディオ用の両者の要求を同時
に満たすことができるようにしたものである。

Ｃ０従来の技術 現在普及しつつあるコンパクトディスク（ＣＤ）の原盤
作成時におけるカッティングは、通常、ディジタル儒号
処理装Ｍ（いわゆるＰＣＭプロセッサ）とＶＴＲ（ビデ
オテープレコーダ）とから成るディジタル信号記録再生
システムから再生されたディジタルデータを光学カッテ
ィング装置に供給することにより行われる。上記ディジ
タル信号記録再生システムにおいて、記録時には、入力
データは誤り検出・訂正符号が付加され、インターリー
ブされた後、擬似ビデオ信号の形態とされて磁気テープ
上に記録される。また、再生時には、上記磁気テープよ
り再生された擬似ビデオ信号からデータが抽出され、こ
のデータに対してデ・インターリーブや誤り訂正・補正
等の処理が施された後、出力データとして出力されるよ
うになっている。このようなディジクル信号記録再生シ
ステムに関しては、例えば特開昭５８−４８２７９〜４
８２８１号公報等に記載されているような装置が［され
ている、また、信号フォーマットおよび再生データのデ
コード方法については、例えば特開昭５４−７５２０４
号公報あるいは特開昭５５−３２８７号公報等に記載さ
れているようなものが知られている。更に、誤りの検出
については、例えば特開昭６１−７１４７８号公報、特
開昭６１−２７６１７５号公報あるいは特開昭６１−８
０６７１号公報等に記載されているような方法が提案さ
れている。

Ｄ９発明が解決しようとする問題点 ところで、上述のようなディジタル信号記録再生システ
ムにおいては、コンパクトディスクに記録するデータす
なわち取扱うデータがオーディオ用の音声データの場合
と、非オーディオ用例えばいわゆるＣＤ−ＲＯＭ用のコ
ンピュータ等のデータの場合とでは要求される性姥が異
なる。すなわち、オーディオ用としては、誤り訂正不能
の場合の補正（平均埴補間や前値ホールド等）が有効で
あることから、はどほどの誤り訂正能力および強力な補
正能力が要求される。また、記録時の同時モニターを考
慮し、入出力端子におけるデータの時間差は少ない方が
良い、一方、非オーディオ用としては、誤り訂正不能の
場合の補正は無意味であることから、強力な誤り訂正能
力が要求される。

また、入出力端子におけるデータの時間差は多少有って
も良い。

これら両者の要求を同時に清たすことは困難であり、そ
れぞれ別々のシステムを構成しなければならないという
問題点があった。

そこで、本発明はこのような従来の問題点に鑑みて提案
されたものであり、オーディオ用と非オーディオ用の両
者の要求を１台で同時に満たすことができるようなディ
ジタル信号処理装置を提供することを目的とする。

Ｅ６問題点を解決するための手段 本発明に係るディジタル信号処理装置は、前述した問題
点を解決するために、ディジタルデータを記録・再生す
るためのディジタル信号処理装置において、ディジタル
データを誤り訂正符号化すると共にインターリーブして
記録し、再生されたデータをデ・インターリーブすると
共に誤り訂正後月して元のデータを出力し、記録時の上
記インターリーブのインターリーブ長を複数種類選択的
に切換えるようにしたことを特徴としている。

Ｆ０作用 本発明によれば、記録時のデータのインターリーブ長を
複数種類選択的に切換えることにより、オーディオ用と
非オーディオ用の両者の要求が同時に満たされる。

Ｇ、実施例 以下、本発明の一実施例について図面を参照しながら詳
細に説明する。

Ｇ−１，ディジタル信号記録再生システムまず、ディジ
タル信ぢ記録再生システムの全体構成について第２図を
参照しながら説明する。このシステムは、ディジタル信
号処理装置ｌＯとＶＴＲ２０とから構成されており、デ
ィジタルデータおよびタイムコード（例えばＳＭＰＴＥ
タイムコードあるいはＥＢＵタイムコード）の記録・再
生を行うものである。上記ディジタルデータおよびタイ
ムコードの記録はフレーム単位で行われる。

上記ディジタル信号処理装置ｌＯは、第１および第２の
入力端子１１．１２と、エンコーダ１３と、デコーダ１
４と、第１および第２の出力端子１５゜１６とを有して
成っている。また、上記ＶＴＲ２０は、例えば５２５／
３ＯＮＴＳＣテレビジ四ン方式に対応するものであり、
ビデオ信号入力端子２１、ビデオ信号出力端子２２．タ
イムコード入力端子２３．およびタイムコード出力端子
２４を有している。

入力端子１１に供給されたディジタルデータＤ１は、エ
ンコーダ１３にて誤り訂正符号化されると共にインター
リーブされ、複数ワード（本実施例においては、後述す
るように、５８８０ワード（ｌフレーム））ごとにブロ
ック化され、伝送信号となる擬似ビデオ信号■７゜が形
成される。この−擬似ビデオ信号■、。は出力端子１５
から出力され、ＶＴＲ２０のビデオ信号入力端子２１に
供給され、図示しない磁気テープ上にビデオ信号として
記録される。

上記ＶＴＲ２０により再生された擬似ビデオ信号ＶＰＩ
はビデオ信号出力端子２２から出力され、入力端子１２
に供給される。この擬似ビデオ信号Ｖ□はデコーダ１４
に供給され、データ部分が取出された後、該データがデ
・インターリーブされると共に誤り訂正復号等の処理が
行われ、出力端子１６より復元されたディジタルデータ
Ｄ、が出力されるようになっている。

ここで、記録時の上記インターリーブのインターリーブ
長は複数種類（本実施例においては、２種類）選択的に
切換えられるようになっている。

また、エンコーダ１３およびデコーダ１４におけるデー
タの遅延量は、入力端子１１に供給されるディジタルデ
ータＤ、と出力端子１５から出力される擬似ビデオ信号
■、。に含まれる同一ワードの遅延ｌと、入力端子１２
に供給される擬似ビデオ信号Ｖ□と出力端子１６から出
力されるディジタルデータＤ０に含まれる同一ワードの
遅延量との和が記録時（エンコード時）の上記ブロック
化のブロック長（ｌフレーム）の整数倍となるように設
定されている。これらのインターリーブ長の切換えおよ
びデータの遅延量の設定については、後に詳述する。

また、端子３１に供給されるタイムコードＴＣＩはその
ままＶＴＲ２０のタイムコード入力端子２３に供給され
、図示しない磁気テープ上に記録される。上記ＶＴＲ２
０により再生されたタイムコードＴ、。はタイムコード
出力端子２４から出力され、これが端子３２から出力さ
れるようになっている。

なお、第２図においては図示を省略しているが、ディジ
タル信号処理袋［１０内には、ダビング時にタイムコー
ドを所定フレーム遅延させるための遅延回路が設けられ
ている。これについては、後に第１１図を参照しながら
詳述する。

Ｃ−２，信号フォーマット 次に、信号フォーマットについて説明する。サンプリン
グ周波数は、４４．１　ｋＨｚと４４．０５６ｋ１１２
の２種類に対応しており、これによって擬似ビデオ信号
の水平同期周波数および垂直同期周波数と、データの転
送レートが異ならされている。すなわち、サンプリング
周波数が４４．１　ｋＨｚの場合には、水平同期周波数
１５．７５ｋＨｚ　、垂直同期周波数６０Ｈｚ、転送レ
ート３．５８３１　Ｍｂｉｔ／ｓｅｅとなっており、ま
た、４４．０５６ｋＨｚの場合には、水平同期周波数１
５．７３４ｋＨｚ、垂直同期周波数５９、９４　ｆｉｚ
、転送レー）　３．５７９５　Ｍｂｉｔ／ｓｅｅとなっ
ている。

１データブロツクは、第３図（Ａ）あるいは第３図（Ｂ
）に示すように、１２ワードから成っている０図中、Ｒ
は右チャンネルのサンプルワードであり、Ｌは左チャン
ネルのサンプルワードである。また、Ｐは誤り訂正のた
めのパリティチェックワードであり、ＣはＣＲＣＣによ
る誤り検出ワードである。また、添字はワード番号を示
しており、ｎ−０，１，２，・・・である、各ワードは
それぞれ１６ビツトから成っている。第３図（Ａ）に示
す奇数ブロックにおいて、パリティチェックワードＰ。

はサンプルワードＲ１ｔＬｊｍより生成される。また、
パリティチェックワードＰｈｎ＊１はサンプルワ−ド ックワードＰ軸．オはサンプルワードＲ　ｉｌｌｓ！＋
　　Ｌ４１１、２よりそれぞれ生成される．更に、第１
行の誤り検出ワードＣ。はサンプルワードＲ。、Ｌ，、
や、。

Ｒｈｈ＊ｚより生成される．また、第２行の誤り検出ワ
ードＣ。、８はパリティチェックワードＰ．．，　　Ｐ
４ａ＋Ｉ＋　　Ｐｈｍ＊ｍより、第３行の誤り検出ワー
ドＣ。

、１はサンプルワードＬ。、Ｒい．、、しい、２よりそ
れぞれ生成される。

第３図（Ｂ）に示す偶数ブロックにおいても、同様にし
て、パリティチェックワードＰ．，．．，　　Ｐい＋４
＋　　Ｐ　４ｍ＋８の生成および誤り検出ワードＣ　＆
＋＋＊１。

Ｃい＋Ｓ＋　Ｃ　４ｍ＋４の生成が行われる。

ここで、本実施例におけるディジタル信号処理装置は、
インターリーブブロックの長さすなわちインターリーブ
長の異なる２種類のフォーマントを有しており、選択的
に切換えられるようになっている．２種類のうち従来よ
り使用されているフォーマット（以下、従来フォーマッ
トという．）は、インターリーブ長が３５Ｈ（Ｈは水平
期間）であり、新しく提案されたフォーマット（以下、
新フォーマットという．）は、インターリーブ長が１フ
レーム（４９０Ｈ）となっている。

すなわち、従来フォーマットの場合、１インターリーブ
ブロツクは、第４図（Ａ）に示すように、上述した奇数
ブロックと偶数ブロックを交互に配置した３５のデータ
ブロックから成っている。インターリーブは、第４図（
Ｂ）に示すように、第１ブロツクから第３５ブロツクま
で、まず、第１行のワードが順次配列され、次に、第２
行のワードが、そして、最後に第３行のワードがそれぞ
れ順次配列されることにより行われる．インターリーブ
された各ワードはＩＨに対して１２ワードとして擬似ビ
デオ信号が形成される。よって、１インタ一リーブブロ
ツク全体（１２Ｘ３５−４２０ワード）は、３５）１に
対応することになる。

また、新フォーマットの場合、ｌインターリーブブロッ
クは、第５図（Ａ）に示すよに、４９０のデータブロッ
クからなっており、インターリーブは、第５図（Ｂ）に
示すように、第１ブロツクから第４９０ブロツクまでの
各ワードが従来フォーマットの場合と同様に、順次配列
されることにより行われる．１インタ一リーブブロツク
全体（１２Ｘ４９０−５８８０ワード）は、擬似ビデオ
信号の１フレーム（４９０Ｈ）に対応することになる．
上述した新フォーマットは、インターリーブブロックが
１フレームと長いことから、バーストエラーに対する訂
正能力は非常に高くなっている．例えば、２／３フイー
ルド（約１６３１１）程度データが欠落しても訂正可能
である。

また、従来フォーマットでは、インターリーブ長が３５
Ｈと短いことから、記録時の同時モニターの際の入出力
端子におけるデータの時間差は少ないが、新フォーマッ
トでは多少長くなっている。

従って、例えば、従来フォーマットをオーディオ用の音
声データの記録・再生に用い、新フォーマットを非オー
ディオ用のコンピュータ等のデータの記録・再生に用い
ることにより、オーディオ用と非オーディオ用の両者の
要求を同時に満たすことがきる。

なお、デ・インターリーブはインターリーブと逆の処理
により行われる。

擬似ビデオ信号のＩＨ期間を第６図に示す．この第６図
における数値はビット長を表わしており、ＩＨ期間は６
　３．　４　９　２μｓｅｃ　　（サンプリング周波数
４　４．　１　ｋＨｚの場合）となっている。また、サ
ンプリング周波数が４４．０５６ｋＨｚの場合には、ｌ
Ｈ期間は６３．５５６μＳｅｃとなる。各データはＮＲ
Ｚ変調が施されており、４０″は黒レベルに対応してお
り、“１″は白レベルに対応している。

ＩＨｊＩＩＩ間における１２ワードのデータのうち初め
の８ワード（１２８ビツト）と残りの４ワード（６４ビ
ツト）の間には、１ビツトのコントロールビットが挿入
されている。

上記擬似ビデオ信号の各フィールド（奇数フィールドお
よび偶数フィールド）は、第７図（Ａ）および（Ｂ）に
示すように、それぞれ垂直同期信ぢに先行する等化パル
ス部分から始まっている。

また、データエリアは、奇数フィールドにおいては、第
７図（Ａ）に示すように、１７７番目水平ラインから始
まり、偶数フィールドにおいては、第７図（Ｂ）に示す
ように、１７．５番目の水平ラインから始まっている。

また、上記データエリアは、各フィールドにおいて、そ
れぞれ２４５Ｈの期間を占めている。すなわち、上記デ
ータエリアは、１フレームのうち４９０’Ｈの期間を占
めることになる。

ところで、ｌ　Ｈ中に１ビツトずつ存在する上記コント
ロールビットは、第８図に示すように、３５Ｈすなわち
す、〜ｂ３４の３５ビツトを１ブロツクとするものであ
り、最初のす、〜ｂ、の４ビツトに対して次のような割
合でかなされている。

ｂ、・・・エンファシス ＯＮ：データ″０” ＯＦＦ：データ″ｌ” ｂｌ・・・サンプリング周波数 ４４．１ｋＨｚ：データ″０″ ４４．０５６ｋＨｚ　　：データ″ｌ”ｂよ・・・フォ
ーマット 新フォーマット：データ″０” 従来フォーマット：データ”１” ｂ、・・・オーディオ／非オーディオ 非オーディオ：データ“０′ オーディオ：データ″１″ なお、残りのす、〜ｂｓａの３１ビツトに対しては割合
てはなされておらず、すべて“１″とされる。

Ｇ−３，エンコーダ 次に、上記エンコーダ１３の具体的なブロック回路構成
の一例について第１図を参照しながら説明する。一対の
入力端子４１．４２には、左チャンネルのディジタルデ
ータ（サンプルワード）ＤＩと右チャンネルのディジタ
ルデータ（サンプルワード）Ｄ＋＊がそれぞれ供給され
、これが例えば４インタ一リーブブロツク分の容量を有
するメモリ４３に書込まれる。上記メモリ４３には、書
込みアドレスジェネレータ４４および読出しアドレスジ
ェネレータ４５からの各アドレス情報と、タイミングジ
ェネレータ４６からのタイミング信号とがそれぞれ供給
され、書込み時および読出し時のアドレスの制御とタイ
ミングの制御が行われるようになっている。上記書込み
アドレスジェネレータ４４および読出しアドレスジェネ
レータ４５は、端子４７より供給されるフォーマット切
換信号Ｆ、＠によって、出力するアドレス情報の切換え
制御がなされる。なお、上記書込みアドレスジェネレー
タ４４および読出しアドレスジェネレータ４５にも、タ
イミングジェネレータ４６からタイミング信号がそれぞ
れ供給されている。

そして、上記メモリ４３からデータが順次読出され誤り
訂正符号化されると共に、インターリーブが行われる。

すなわち、第４図あるいは第５図に示した例においては
、第１行については、まず、サンプルワードＲ０が続出
され、これがＭＰＸ（マルチプレクサ）４８によって選
択される０次に、サンプルワードＬ１が読出され、これ
が上記ＭＰＸ４Ｂによって選択される０次に、サンプル
ワードＲ，が続出され、これが上記ＭＰＸ４８によって
選択される。これら３つのサンプルワードＲ，，Ｌ、、
Ｒ，はＣＲＣＣジェネレータ４９に順次供給され、誤り
検出ワードＣ０が生成され、これが上記ＭＰＸ４８によ
って次のタイミングで選択される。第１行についての処
理は上述のような動作がくり返し行われることにより完
了する。

第２行については、まず、サンプルワードＲ０およびサ
ンプルワードＬ、が同時に読出され、これらがパリティ
ジェネレータ５０に供給され、パリティチェックワード
Ｐ０が生成される。そして、このパリティチェックワー
ドＰゆが上記ＭＰＸ４８によって選択される０次に、サ
ンプルワードＬ１　＋　’Ｒ１が同時に読出され、同様
にしてパリティチェックワードＰ１が生成され、上記Ｍ
ＰＸ４８によって選択される０次に、サンプルワードＲ
２、Ｌｌが同時に読出され、同様にしてパリティチェッ
クワードＰ、が生成され、上記ＭＰＸ４　Ｂによって選
択される。これらの３つのパリティチェックワードＰａ
　、Ｐ３．ＰｇはＣＲＣＣジェネレータ４９に順次供給
され、誤り検出ワードＣｔが生成され、これが上記ＭＰ
Ｘ４８によって次のタイミングで選択される。第２行に
ついての処理は、上述のような動作がくり返し行われる
ことにより完了する。

第３行についての処理は、第１行の場合と同様であり、
説明を省略する。なお、上記ＭＰＸ４８には、上記タイ
ミングジェネレータ４６よりタイミング信号が供給され
ている。

上記ＭＰＸ４Ｂからの出力は、コントロールビットジェ
ネレータ５１から供給されるコントロールビットを挿入
するためのコントロールビット挿入回路５２を介して擬
似ビデオ信号形成回路５３に供給され、擬似ビデオ信号
■、。とじて出力端子５４から出力されるようになって
いる。上記コントロールビットジェネレータ５１．コン
トロールと７１・挿入回路５２．および擬似ビデオ信号
形成回路５３には、上記タイミングジェネレータ４６よ
りタイミング信号がそれぞれ供給されている。

また、上記コントロールビットジェネレータ５１は、端
子５７より供給される上記フォーマット切換信号１”ｓ
ｗによって、出力するコントロールビットの切換え制御
がなされる。

このような構成を有するエンコーダ１３においては、上
記フォーマット切換信号Ｆ’ｓｗによって書込みアドレ
スジェネレータ４４．読出しアドレスジェネレータ４５
．およびコントロールビットジェネレータ５１の各動作
が切換え制御されるようになっており、インターリーブ
長の異なる２種類のフォーマット（従来フォーマットお
よび新フォーマット）に対する対応が図られている。

Ｇ−４，デコーダ 次に、上記デコーダ１４の具体的なブロック回路構成の
一例について第９図を参照しながら説明する。入力端子
６１にはＶＴＲ２０より再生された擬似ビデオ信号ＶＰ
Ｉが供給され、これがデータセパレータ６２およびシン
クセパレータ６３にそれぞれ供給される。上記データセ
パレータ６２では、供給された擬似ビデオ信号Ｖ□から
データ部分（コントロールビットを含む）の抽出が行わ
れ、ＣＲＣＣチェッカー６４およびコントロールビット
抽出回路６５にそれぞれ供給される。また、上記シンク
セパレータ６３では、供給された擬似ビデオ信号ｖｒ＋
から同期信号部分の抽出が行われ、これがタイミングジ
ェネレータ６６に供給される。

上記データセパレータ６２．ＣＲＣＣチェッカー６４、
およびコントロールビット抽出回路６５には、上記タイ
ミングジェネレータ６６からタイミング信号がそれぞれ
供給され、各動作タイミングの制御が行われるようにな
っている。

上記ｃｒｔｃｃチェッカー６４は４ワ一ド単位で誤り検
出を行うものであり、１単位につき３ワードのデータと
それに対する誤り検出フラグとが例えばｌインターリー
ブブロック分の容量を有するメモリ６７に順次書込まれ
る。第４図あるいは第５図に示した例においては、まず
、３つのサンプルワードＲｅ　、Ｌ３．Ｒｚ　と、それ
に対する誤り検出フラグＦｃｏとが書込まれる０次に、
３つのサンプルワードＬｓ　、Ｒ４，Ｌｓと、それに対
する誤り検出フラグＦＣ２とが書込まれる。このように
して、メモリ６７に１＠次書込みがなされる。

上記コントロールビット抽出回路６５ではデータ間に挿
入されたコントロールビットが抽出され、切遺制御ｎ回
路６８に供給される。この切換制御回路６８からはフォ
ーマットに応じた切換制御信号が出力され、書込みアド
レスジェネレータ６９゜読出しアドレスジェネレータ７
０および後述する遅延回路７７．７９にそれぞれ供給さ
れる。上記書込みアドレスジェネレータ６９および読出
しアドレスジェネレータ７０は、上記切換制御信号によ
って、出力するアドレス情報の切換え制御がなされる。

これによって、インターリーブ長の異なる２種類のフォ
ーマットに対する対応が図られている。上記メモリ６７
には、上記書込みアドレスジェネレータ６９および読出
しアドレスジェネレータ７０からの各アドレス情報と、
上記タイミングジェネレータ６６からのタイミング信号
とがそれぞれ供給され、書込み時および読出し時のアド
レスの制御およびタイミングの制御が行われるようにな
っている。なお、上記書込みアドレスジェネレータ６９
および読出しアドレスジェネレータ７０にも、タイミン
グジェネレータ６６からタイミング信号がそれぞれ供給
されている。

そして、上記メモリ６７からデータが順次読出されデ・
インターリーブが行われると共に、誤り訂正復号が行わ
れる。すなわち、第４図あるいは第５図に示した例にお
いては、まず、第１ブロツクの１列目のサンプルワード
Ｌ＠、Ｒ＠と、パリティチェックワードＰ０と、これら
に対する３ピント分の誤り検出フラグＦ、とが同時に読
出される。訂正回路７１ではサンプルワードＬ０とパリ
ティチェックワードＰ０から訂正値Ｒｅ’　が生成され
、訂正回路７２ではサンプルワードＲ，とパリティチェ
ックワードＰ、から訂正値Ｌｏ’　が生成される。また
、パリティチェッカー７３ではサンプルワードＬ、、Ｒ
，とパリティチェックワードＰ、からシンドロームの演
耳が行われる。ＭＰＸ７４には、上記３ビット分の誤り
検出フラグＦ、と、上記パリティチェッカー７３からの
出力と、上記タイミングジェネレータ６６からのタイミ
ング信ぢとが供給されており、これらに基づいて切換え
動作が行われる。すなわち、誤りが発生していない場合
には、メモリ６７からのサンプルワードＬ、、Ｒ，がＭ
ＰＸ７４によってそれぞれ選択され、また、誤りが発生
した場合には、訂正回路７２からの訂正値Ｌ０°　ある
いは訂正回路７１からの訂正値Ｒｅ’　がＭＰＸ７４に
よって選択される。以下、同様にして第１ブロツクの第
２列目のデータ、第３列目のデータ、第２ブロツクの第
１列目のデータ、・・・という順序に従って処理が行わ
れる。

上記ＭＰＸ７４からの左チャンネルの出力および右チャ
ンネルの出力は、補間回路７５．７６にそれぞれ供給さ
れる。この補間回路７５．７６は、データに誤りが発生
し訂正不能の場合に平均値補間あるいは前値ホールドを
行うものである。ここで、インターリーブ長が１フレー
ムの新フォーマットの場合には、バーストエラーに対す
る訂正能力が高いことから、上記補間回路７５．７６が
動作するのは、インターリーブ長が３５Ｈの従来フォー
マットの使用時かはとんであると考えられる。

上記補間回路７５からの出力は遅延回路７７を介して出
力端子７８より左チャンネルのディジタルデータＤ。Ｌ
として出力され、また、上記補間回路７６からの出力は
遅延回路７９を介して出力端子８０より右チャンネルの
ディジタルデータＤｏｎとして出力される。上記遅延回
路７７．７９は、上記切換制御ｎ回路６８からの切換制
御信号によって遅延量が制御されるようになっている。

ここで、上記遅延回路７７．７９の遅延量の設定につい
て、インターリーブ長が１フレーム（４９０Ｈ）の新フ
ォーマットの場合を例として説明する。第２図において
、記録時には、端子３１にはタイムコードＴＣＩが供給
され、入力端子１１にはディジタルデータＤ＋が供給さ
れるが、これらのタイムコードＴＣＩとディジタルデー
タＤ１のタイミングは例えば第１０図（Ａ）に示すよう
な関係となっている。すなわち、ｌフレームを単位とす
るタイムコードＴＣＩのｎフレームの先頭にディジタル
データＤ、のにワード目が存在しており、ｎ＋１フレー
ムの先頭にはに＋１４７０ワード目が存在している。以
降のフレームについても、各フレームの先頭にはその前
のフレームの先頭に位置するワードに１４７０を加算し
たワードが存在することになる。なお、ここでは片チャ
ンネルのデータのみについて注目しており、ＩＨにつき
３ワードとしている（ｌフレーム１Ｘ４９０−１４７０
ワード）、また、パリティチェックヮードおよび誤り検
出ワードが含まれないことは勿論である。

次に、第２図において、端子３２から出力されるタイム
コードＴＣ０と出力端子１６から出力されるディジタル
データＤ０のタイミングは、第１０図（１３）に示すよ
うに、上述した記録時と比べ３フレームのずれを生じて
いる。すなわち、例えば、ディジタルデータＤ、のにワ
ード目はタイムコードＴｃ０のｎ＋３フレームの先頭に
きており、また、ｋ＋１４７０ワード目はｎ＋４フレー
ムの先頭にきている。このディジタルデータＤ、のにワ
ードおよびに＋１４”７０ワードは、勿論上述した記録
時における入力のディジタルデータＤ、のにワードおよ
びに＋１４７０ワードと同一のワードである。上記遅延
回路７７あるいは遅延回路７９がなければデータの遅延
量は例えば２フレ一ム＋５ワード程度となるが、上記遅
延回路７７あるいは遅延回路７９によって上記エンコー
ダ１３およびデコーダ１４におけるデータの遅延量をち
ょうど３フレーム（４４１０ワード）としている、これ
によって、再生されたタイムコードＴ、。のフレームの
値から３を引けば、記録時にどのようなタイミングで記
録されたデータかを容易に判定することができ、編集等
の際に、システムのコントロールが非常に容易である０
例えば、ｌフレームのみを書き直すような場合にも、デ
ータの入力タイミングの設定が簡単である。

Ｇ−５，ダビング時 また、ディジタル信号処理袋ＷｌＯ内には、第１１図に
示すように、ダビング時にタイムコードを遅延させるた
めの遅延回路１７が設けられている。上記遅延回路１７
の遅延量は、タイムコードに対するデータの遅延量（上
述の例においては、３フレーム）に等しく設定されてお
り、再生側のＶＴＲ９０のビデオ信号出力端子９１にお
ける擬似ビデオ信号とタイムコード出力端子９２におけ
るタイムコードとのタイミング関係と、記録側のＶＴＲ
１００のビデオ信号入力端子１０１における擬似ビデオ
信号とタイムコード入力端子１０２におけるタイムコー
ドとのタイミング関係とを等しく保つことができるよう
になっている。

なお、インターリーブ長が３５Ｈの従来フォーマットの
場合には、上記エンコーダ１３およびデコーダ１４にお
けるデータの遅延量力乏ちょうど１フレームとなるよう
に、上記遅延回路７７および遅延回路７９の遅延量が制
御される。この場合、上記遅延回路１７の遅延量は、１
フレームに設定されることは勿論である。

Ｈ０発明の効果 上述した実施例の説明から明らかなように、本発明に係
るディジタル信号処理装置によれば、記録時のデータの
インターリーブ長を複数種類選択的に切換えるようにし
たことにより、誤り訂正能力および記録時の同時モニタ
ーの際の入出力端子におけるデータの時間差に関するオ
ーディオ用と非オーディオ用の両者の要求を同時に満た
すことができる。また、別々のシステムを構成する場合
と比べ、ハード量をずっと少なくすることができ

【図面の簡単な説明】

第１図〜第１１図は本発明の一実施例を説明するための
図であり、第１図はエンコーダの具体的なブロック回路
構成の一例を示すブロック図、第２図はディジタル信号
記録再生システムを示すブロック図、第３図はデータブ
ロックの構成を示す図、第４図は従来フォーマットを示
す図、第５図は新フォーマットを示す図、第６図は擬似
ビデオ信号のＩＨ期間を示す波形図、第７図は上記擬似
ビデオ信号の各フィールドを示す波形図、第８図はコン
トロールビットの１ブロツクを示す図、第９図はデコー
ダの具体的なブロック回路構成の一例を示すブロック図
、第１０図はタイムコードとディジタルデータのタイミ
ングを示すタイムチャート、第１１図はダビング時の動
作を説明するためのブロック図である。 １０・・・ディジタル信号処理装置 １３・・・エンコーダ １４・・・デコーダ

Claims (1)

1. 【特許請求の範囲】 ディジタルデータを記録・再生するためのディジタル信
   号処理装置において、 ディジタルデータを誤り訂正符号化すると共にインター
   リーブして記録し、 再生されたデータをデ・インターリーブすると共に誤り
   訂正復号して元のデータを出力し、記録時の上記インタ
   ーリーブのインターリーブ長を複数種類選択的に切換え
   るようにしたことを特徴とするディジタル信号処理装置
   。