KR860000164B1 - Pcm 신호처리장치 - Google Patents

Abstract

내용 없음.

Description

PCM 신호처리장치

제1도는 본 발명에 직접 사용되는 PCM신호 처리장치의 블럭선도.

제2도는 제1도에 도시된 장치에서 사용될 수 있는 통상적인 타임 인터리브(time-inertleave)인코드의 블럭선도.

제3도는 제1도의 장치와 사용될 수 있는 통상적인 디-인터리브(de-interlveae)디코더의 블럭선도.

제4a도 내지 제4c도는 타임 인터리브 인코드의 작동을 이해하는 데에 유용한 타이밍선도.

제5a도 내지 제5e도는 타임 디-인터리브 디코드의 작동을 이해하는 데에 유용한 타이밍선도.

제6도는 본 발명의 한 실시예의 부분 논리 다이어그램.

제7a도 내지 제7d도는 제6도에 도시된 장치의 소자들에 의하여 생성되는 여러가지 신호들의 파형도.

제8a도 내지 제8e도는 제6도에 도시된 장치의 한 작동 모드를 이해하는데 유용한 타이밍선도.

제9도는 본 발명에 사용될 수 있는 또 다른 인코드의 블럭선도.

제10도는 본 발명에 사용할 수 있는 또다른 타임 디-인터리브 디코더의 블럭선도.

제11a도 내지 제11b도는 제9도에 도시된 인코더의 작동을 이해하는데 유용한 도면.

제12a도 내지 제12f도는 제10도에서 도시된 인코드의 작동을 설명하는 데에 사용되는 타이밍선도.

제13a도 내지 제13c도는 제10도에서 도시된 실시예의 또다른 작동을 설명하는 데에 사용되는 타이밍선도.

본 발명은 PCM신호 처리 장치에서에러 방지하기 위한 장치에 관한 것이며 특히 두 개의 다른 데이타원들중의 하나로부터 타임 인터리브된(time-interleaved)에러 교정 코드로 PCM신호를 수신하는 PCM신호처리장치에 사용하기에 특히 적합한 장치에 관한 것이다.

최근에 디지탈 기술은 오디오 신호의 전송 및 기록용으로 사용되어져 왔다. 예를들자면 높은 기록밀도를 갖는 회전헤드형 비데오 테이프 레코더(vTR)는 오디오 정보를 나타내는 펄스 부호변조(PCM)신호를 기록하도록 사용될 수 있다. 그러나 PCM인코더 신호가 기록되고 연속적으로 재생될 때에 잡음, 간섭 신호 드롭아우트등이 존재하여 재생된 PCM신호를 파괴할 가능성이 있다. 데이타의 이러한 손실은 재생된 신호에 있어서 심각한 에러를 나타내므로 만족스러운 오디오 재생을 방해한다.

신호손실의 상기 문제점을 최소화하기 위해 기록 또는 전송에 앞서서 PCM신호를 인코드할 때 교정코드가 사용되어져 왔다. 상기 에러 교정코드를 사용함으로 수신 또는 재생되는 에러성 PCM신호는 교정되거나 보상되어져서 오디오재생에 있어서의 상술된 간섭을 피할 수 있다.

이러한 PCM신호용의 양호한 에러교정코드의 한예는 본 발명의 양수인에게 양도되었으며 1979년 10월 19일자로 출원되어 계류중인 미합중국 특허원 제86,677호 및 1980년 10월 9일자로 출원되어 계류중인 미합중국 특허원 제195625호에 기술되어 있는 소위 말하는 타임-인터리브된 코드이다. 통상 타임-인터리브된 에러교정 코드에 있어서, PCM신호의 복수채널이 형성되며, 각 채널은 시퀀스 또는 시리즈로되는 연속 PC

M워드로 구성되어진다. 상기 복수 채널은 스테레오 신호같은 입력 아날로그 오디오 신호를 디지탈화하기 위해 사용되는 아날로그/디지탈 변환기로부터 추출될 수 있다. 데이타 블럭은 각 채널내의 한 워드로 형성되어지며, 상기워드는 통상 병렬 워드 형태로서 나타난다. 이러한 병렬형 원드는 패리티 원드와 같은 하나 또는 그 이상의 에러 교정 워드를 추출하기 위해 사용되어진다. 그 후, 에러 교정 워드(워드들)와 같은 데이타 블럭내의 각 PCM워드는 제각기 다른 시간 지연에 의하여 지연되어서 PCM 및 에러 교정워드를 효과적으로 타임 인터리브시킨다. 병렬워드 형태로 나타나는 상기 타임-인터리브된 워드는 에러 검출워드를 발생하도록 CRC(Cyclic Redundary Check)발생기와 같은 오차 에러 검출 워드 발생기에 동시에 제공된다. 이러한 에러 검출워드는 타임-인터리브된 전송블럭을 형성하도록 타임-인터리브된 PCM 및 에러 교정 워드와 합성된다. 그후 타임-인터리브된 전송블럭은 기록될 수 있으며 전송될 수 있고 또는 다르게 사용될 수 도 있다.

타임 인터리브된 전송 블럭이 재생되거나 수신되어지는 경우에, 에러 검출 워드를 갖는 다수의 인터리브된 워드는 에러가 이러한 특정 전송 블럭내에 존재하는가를 경정하도록 검사되어진다. CRC코드와 같은 에러 검출 코드는 이러한 에러 검출 특성을 제공하는 것으로 널리 알려져 있다. 만약 에러가 이러한 전송블럭내에서 검출되어졌다면 모든 인터리브된 PCM 및 에러 교정 워드는 각각의 워드가 실제적으로 에러를 가지거나 또는 정확하나에 관계없이 에러가 있는 것으로 인정된다. 따라서, 타임 인터리브되어 에러성으로 인정된 PCM 및 에러 교정워드는 원래의 데이타 블럭을 재구성하도록 타임 디인터리브(time de-interieaved)된다. 만약 상기 디인처리브된 PCM 워드에 에러가 존재하는 것으로 판별되고, 동일블럭내에 포함된 다른 워드에는 에러가 없다고 가정하면, 패리티 디코딩과 같은 종래의 에러 교정 기술에 의하여 상기 워드는 교정되어질 수 있다. 만약 재생된 디인터리브된 블럭이 두 에러 교정 워드를 포함하면 상기 디인터리브된 블럭내에 포함되어 있는 두 에러성 PCM 워드는 교정될 수 있다. 상기 기술은 상술된 특허원에 특히 상세하게 나타나 있다.

상술된 타임 이터리브된 인코딩 기술을 사용함으로 소위 말하는 버스트 에러에 기인한 효과는 극소화된다. 일반적으로 “버스트 에러”는 통상 에러 간격에 관련되며 이 간격내에서는 기록되거나 전송된 데이타가 드롭아우트되며, 다수의 타임 인터리브된 전송블럭을 충분히 점유하는 시간주기를 넘는다. 그러나 다수의 타임 인터리브된 전송블럭내에 포함된 모든 PCM 및 에러 교정워드가 의곡되어졌다. 할지라도 원래의 디인터리브된 전송 블럭을 재구성 할때는 일반적으로 재생된 블럭내에서 단지 하나의 워드만이 외곡된다. 이것은 즉, 타임 인터리브된 인코딩 기술이 다수의 재생 블럭에 대한 버스트 에러를 분산시키도록 사용되는 것이다. 따라서, 재생된 디인터리브 블럭내에 단지 한 단일 워드가 에러를 가짐으로 상기 에러는 종래의 에러 교정 또는 또상 기술에 의해 교정될 수 있다.

상술한 타임 인터리브된 인코디/디코더를 포함하는 PCM 신호처리장치를 사용할때 상기 인코더/디코더를 어뎁터로 사용하여 신속하고 간단하게 VTR에 접속시키며 상기 VTR은 PCM-인코드된 오디오 신호를 기록하기 위해 사용되는 종래의 VTR을 사용할 수 있는 장점을 가진다. 또한 다수의 공급원들로부터 PCM 신호를 수신할 수 있는 상기 타임의 인코드 디코드를 사용할 수 있는 정점을 가진다. 예를들어 PCM 디코드는 스위칭 장치를 통하여 VTR의 재생부 또는 PCM인코드의 출력단에 접속될 수 있다. 스위치의 상태에 따라서 타임 인터리브된 전송블럭은 하나(VTR) 또는 다른 (PCM 인코디)가 데이타 공급원으로부터 디코더에 공급되어진다. 물론 두 개의 공급원들에 의하여 공급된 타임 인터리브된 전송블럭은 동일 포맷으로 나타나므로 디코더는 수신된 전송블럭을 디코드하며 전송블럭을 전송시키는 특정 공급원과는 관계없이 원래의 오디오 신호를 재생하도록 하는 기능을 갖는다. 여러가지 실시예에 있어서 장치의 사용자가 하나의 공급원(즉 VTR)에서 다른 것으로 변환시킬 수 있는 것이 요구된다. 한정된 시간동안 존재하는 전이 간격동안 디코더에는 에러성 전송블럭이 효과적으로 공급된다. 상기 에러성 전송블럭이 통상의 정차에 부합되어 타임 디인터리브될때, 전이 간격 초기에서 제1디인터리브 블럭으로 개시되는 다수의 디인터리브 블럭은 한 공급원으로부터 추출되는 약간의 PCM 및 교정 워드와 다른 공급원으로부터 추출되는 다른 PCM 및 에러 교정워드를 포함한다. 또한 상기 디인터리브된 블럭내에 포함된 하나 또는 그 이상의 워드는 에러를 가진다. 왜냐하면 상기 워드는 전이 간격동안 공급되었던 상기 전송 블럭들로부터 디인터리브 되었기 때문이다. 그럼에도 불구하고 디인터리브된 블럭내의 상기 PCM 워드중의 하나가 에러를 가지면, 디코더의 에러 교정기는 이러한 에러성 PCM워드를 교정하도록 에러성 PCM워드가 하나의 공급원으로부터 추출될 수 있으며, 반면에 상기 디인터리브 블럭내에 포함된 다른 워드는 다른 공급원으로부터 추출될 수 있는 가능성이 있다. 통상적으로 에러교정 PCM작동은 잔유 되어 있는 비에러성 PCM워드와 함께 에러 교정 워드를 사용함으로 에러성 PCM 워드를 재구성하도록 한다. 만약 모든 워드가 동일한 데이타원으로부터 추출되어졌다면 정확한 PCM 워드를 재구성하는 데에는 별어려움이없다. 그러나 약간의 워드가 하나의 공급원으로부터 추출되고 다른 것들은 다른 공급원으로부터 추출될때는 이들 사이에는 신호 연관이 없으므로 에러성 워드는 재구성되어질 수 없다.

상술된 타입의 타임 인터리브된 인코더/디코더가 단지 설명하기 위한 예로서 사용되어진 경우, 여기에서의 에러 교정기는 비록 이러한 교정이 수행될 수 없다 할지라도 에러성 PCM 워드를 교정하도록 시도한다. 이러한 결과로서, 교정된 워드가 에러를 가지며 예를들어 아날로그 형태로 재변환되어서 스커와 같은 장치로써 재생된경우에는 바람직스럽지 않은 음이 나타나게 된다. 상기 음은 교란되며 그리고 바람직스럽게는 제거되어져야만 한다.

상술된 바람직하지 않은 잡음은 변환작동이 한 데이타 공급원에서 다른 데이타 공급원으로 이행될 때마다 종래의 뮤팅작동을 수행하므로써 간단히 제거되어지나 이것은 변환작동을 감지하는 것을 필요로 한다. 또한 특별한 접속이 뮤팅작동을 제어하도록 사용되어지는 제어신호를 추출하기 위하여 예를들어 VTR과 같은 곳에 만들어져야 한다. 통상적으로 이러한 제어신호는 제공되지 않으므로 바람직스럽지 않지만 VTR의 특별한 재구성을 필요로 한다. 더우기 뮤팅제어신호의 제공은 어떠한 특정 접속이 없이 단순히 어뎁터로써 PCM 인코더/디코더를 제공하려는 시도를 무산시켜 버린다.

따라서, 본 발명의 목적은 PCM 신호를 처리하기 위한 개량된 장치를 제공하므로써 장치에 한 데이타 공급원으로부터 다른 데이타원으로 변환되는 데이타가 공급될때에 바람직하지 않은 음이 발생되는 것을 피하는 것에 있다.

본 발명의 또다른 목적은 특별한 접속이없고 특정한 제어신호를 필요로하지 않으며 단순히 어뎁터로 VTR에 접속될 수 있는 개량된 PCM 신호처리 장치를 제공하여, VTR이 PCM기록계로 사용할 수 있게 하는 것이다.

본 발명의 또다른 목적은 PCM 신호 처리장치에 한 공급원으로부터 다른 공급원으로 변환되는 PCM 데이타가 공급될때에 에러 교정기의 에러성작동을 피하도록 PCM 신호 처리 장치내의 에러교정기를 제어하기 위한 개량된 장치를 제공하는데 있다.

본 발명의 또 다른 목적은 타임 인터리브된 에러 교정 포맷으로 인코드된 PCM 데이타가 사용되는 개량된 PCM 신호 처리 장치를 제공하는데 있다.

본 발명의 다른 목적 장점 및 특징은 후술하는 명세서에 나타나 있으며, 특징은 특히 첨부된 청구범위에 기술되어 있다.

본 발명에 부합되어 연속 전송 블럭이 공급되는 형태의 PCM 에러 교정 디코드내의 에러를 방지하기 위한 기술이 제공되며 각 블럭은 타임 인터리브된 PCM 에러 교정 및 에러 검출워드로서 구성되며, 여기서 전송 블럭들은 제1데이타 공급원으로부터 공급되어지고 그후에 제1공급원으로부터 제2공급원으로의 전이 주기에 의하여 결정된 에러 간격을 제공하도록 제2데이타 공급원으로부터 공급되어진다.

본 발명의 기술에 부합되어 공급된 전송블럭내의 에러 존재가 검출되어지며, 상기 전송블럭내에 포함된 타임 인터리브된 워드 각각은 에러가 있는 것으로 판별되어진다. 전송 블럭은 디인터리브된 PCM 및 에러 교정워드를 구비하는 디인터리브 블럭을 재생하도록 타임 디인터리브된다. 디인터리브된 블럭내의 에러성 PCM 워드는 상기 블럭내의 잔유비 오차성 PCM 및 에러 교정워드의 작용으로 고정되어진다. 디인터리브된 블럭내의 PCM 워드의 교정을 만약 블럭이 제1데이타 공급원으로부터 추출된 적어도 하나의 단어와 제2데이타 공급원으로부터 추출된 또다른 단어를 포함하는 경우 중지된다. 그러므로, 만약 PCM 워드가 오디오 정보를 나타내면, 상술된 PCM 워드의 에러성 “교정”에 기인한 바람직하지 않은 음이 형성되는 것을 방지한다.

이하 첨부된 도면을 참조하면서 본 발명을 더욱 상세히 설명하겠다.

제1도에는 재생된 PCM 인코드 신호를 기록하며 수신하며 VTR에 PCM 인코더 오디오 음을 공급하여 오디오 음을 발생하도록 예를들어 비데오 테이프 레코더 (VTR, 1)에 함께 사용될 수 있는 PCM 신호 처리장치(2)의 실시예가 도시되어 있다.

VTR (1)은 종래의 자기 테이프를 따라 평행하게 경사진 트랙들내에 신호의 기록하며 두개의 회전 헤드를(도시되지 않음) 갖는 나선 주사형이다. 이러한 VTR은 상술된 트랙내에 신호의 기록을 제어하기 위하여 적절한 기록 전자 회로인 서보제어 시스템을 갖는 기록부(4)를 포함한다. 또한 VTR (1)은 전술된 트랙내에 기록된 신호를 재생하도록 작동하는 재생 전자 회로와 서보 제어시스템을 포함하는 재생부(5)를 포함한다. 기록부(4)는 기록 입력단(3)에 접속되며, 단자(3)에는 주기적 수평동기신호, 수직동기신호 및 비데오 정보신호를 포함하는 형태인 전형적인 비데오 신호가 공급된다. 인지된 바와같이, 상기 합성 텔레비젼 신호는 고주파 성분을 포함한다.

재생부(5)는 재생 출력단(8)에 접속되며 VTR (1)이 비데오 신호 재생 모드로 사용될때, 합성텔레비젼 신호는 자기 테이프로부터 재생되어지며 출력단(8)에 공급된다. 일반적으로 출력단(8)은 재생된 비데오 신호에 대응하는 비데오 영상을 상영하도록 텔레비젼 수상기나 또는 모니터에 접속된다.

또한 VTR (1)에는 고정접점(7a) 및 (7b)와 가동접점(7c)을 갖는 절환스위치(6)가 제공되어진다. 가동접점(7c)은 출력단(8)에 접속되어 고정접점(7a) 또는 (7b)에 인가되는 신호를 상기 출력단에 공급하도록 한다. 상술된 바와같이, 고정접점(7a)은 재생부(5)의 출력단에 접속되며 고정접점(7)은 입력단(3)에 접속된다. 절환스위치(6)가 제1도에 도시된 상태로 된다면, 재생부(5)에 의해 재생된 신호는 접점(7a)으로부터 가동접점(7c)을 통하여 출력단(8)에 공급된다. 접점(7c)이 고정접점(67b)가 맛물리도록 스위치(6)가 절환된 경우 기록부(4)에 공급되던 신호도 출력단(8)에 공급된다. 비록 여기에서는 전자기계적 스위치로 설명되어졌지만, 절환스위치(6)는, 가동접점(7c)이 고정접점(7a) 및 (7b)사이에서 절환하는 동안의 간격, 즉, 전이간격이 되는 전자스위치로 바꾸어질 수도 있다.

PCM 신호 처리장치(2)는 VTR (1)의 단자(3) 및 (8)에 접속되며 어뎁터로서의 기능을 갖는다. 이러한 PCM 신호 처리장치는 인코드화된 PCM 신호를 제공하는 인코딩부를 포함하며, 상기 인코딩부의 출력단은 PCM 출력단(9)를 통하여 입력단(3)에 접속된다. 또한 PCM 신호 처리장치(2)는 디코더부를 포함하며, 상기 디코더부는 VTR 출력단(8)에 접속된 PCM 입력단(10)을 갖는다. PCM 신호 처리장치의 목적은 오디오 신호와 같은 입력 아날로그 신호를 PCM 에러 교정 포맷으로 인코드하도록 하는 것이며, 그리고 기록하기 위하여 VTR (1)에 상기 PCM 인코드화된 신호를 공급하는 것이다.

상술한 바와같이 VTR은 비교적 높은 주파수를 갖는 비데오 신호를 기록하는데 적당하다. 또 공지된 바와 같이, VTR은 높은 기록밀도를 보통 갖는다. 그리고 VTR은 PCM인코드 오디오정보를 기록하기에 특히 적당하다.

VTR (1)의재생부(5)가 PCM 인코드된 오디오 정보를 재생하는 경우, PCM 인코드 신호는 VTR 출력단(8)을 통하여 PCM 입력단(10)에 공급되므로써 PCM 신호처리장치(2)의 디코딩부가 재생된 PCM 신호를 디코드하며 상기 디코드화된 신호를 오디오 아날로그 형태로 다시 재변환시킨다.

PCM 신호 처리장치(2)의 인코딩부는 오디오 신호와 같은 입력 아날로그 신호를 수신하기에 적합한 아날로그 입력단(11)를 포함하며, 상기 입력단(11)는 상술한 바와같이 모두 아날로그/디지탈(A/D) 변환기(13), 인코더(14) 및 증폭기(15)에 직렬접속된다. 증폭기(15)의 출력단은 PCM 출력단(9)에 접속된다. A/D 변환기(13)는 오디오 입력단(11)에 공급된 아날로그 오디오 신호를 샘플하기에 적절하여 여기에 대응하는 다중비트 디지탈 워드를 제공한다. 통상적으로 이러한 다중 비트디지탈 워드는 펄스 코드 변조(PCM) 워드이다. 한 예를들자면 A/D변환기(13)에 의하여 제공된 각 PCM워드는 14데이타 비트를 가진다.

오디오 입력단(11)에 공급된 입력 오디오신호가 좌채널 및 우채널 신호를 구비하는 스테레오 신호라면 A/D변환기(13)는 좌채널 및 우재널신호의 각 샘플을 나타내는 PCM워드를 발생한다. 비록 A/D변환기(13)를 개략도로 나타내었지만 상술한 계류중인 미합중국 특허원 제 86.677호에서 기술된 바와같이 변환기(13)는 분리된 좌채널 및 우채널 필터와 샘플 및 홀더회로와 아날로그/디지탈 변환기로 구성되어진다. A/D변환기(13)의 출력은 인코더(14)에 공급되며 상기 인코더(14)는 공급된 PCM데이타를 에러 교정형태로 변환시키며 특히 주기적으로 수평 및 수직 동기 신호와 같은 여러가지 비데오 동기신호가 삽입되는 데이타 스트림내에 “결여”또는 브랭킹 주기를 형성하기 위한 시간축 압축작용을 이행한다. 그러므로 인코더(14)는 PCM데이타를 예를들어 타임 인터리브 에러 교정 형태를 인코드하며 상기 비데오 동기신호를 삽입함으로 의사 비데오 신호를 발생하도록 한다. 이러한 의사 비데오 신호는 증폭기(15)에 의하여 진폭되며 PCM출력단(9)및 VTR 입력단(3)을 통하여 VTR(1)의 기록부(4)에 공급된다.

VTR(1)은 에러 교정 포맷으로 인코드되고 그리고 여러가지 비데오 동기신호를 포함하는 PCM신호를 기록하기 위해 사용된다. VTR전자회로는 의사 비데오 신호로서 이들 인코드된 PCM신호를 해석한다. 재생시 이들 의사 비데오 신호는 VTR출력단(8)과 PCM입력단(10)을 통하여 재생부(5)로부터 PCM신호처리장치(2)의 디코드부에 공급된다. 이러한 디코딩부는 모두 직렬로 연결된 동기신호분리회로(16), 디코더(17)D/A변환기(18)로 구성되어 있다. 동기신호 분리회로(16)는 기록하기 위하여 인코드된 PCM신호내로 삽입되어진 비데오 동기신호, 즉 수평 및 수직 동기신호를 분리하도록 사용된다. 그러므로 디코더(17)에는 “결여”또는 브랭킹 데이타 주기를 갖는 인코드된 PCM신호가 제공되며, 여기서 상기 브랭킹주기는 분리된 동기신호에 대응한다.

디코더(17)는 인코더(14)와 양립할 수 있으며 인코드된 PCM신호를 원래의 시간축으로 시간축 신장되도록 작동하며 더우기 디코더(17)는 에러 교정 코드로부터 본래의 PCM신호를 재생하도록 작동한다. 이하 설명되는 바와같이 인코더(14)는 소위 타임 인터리브 포맷으로 PCM신호를 인코드하도록 작동한다. 그러므로 디코더(17)는 상기 PCM신호를 타임디인터리브 되도록 작동한다. 또한 디코더(17)는 잡음, 드롭아우트, 간섭등에 기인한 에러와 같은 재생된 PCM신호내에 존재할 수 있는 에러를 교정하도록 에러교정 및 에러보상회로를 포함한다. 만약 이러한 에러가 교정되지 않는다면 에러성 PCM신호의 근사치가 에러 보상회로에 의하여 제공되며 그리고 이러한 근사치는 에러성 PCM신호를 대체하기위해 사용된다. 그러므로 디코더(17)는 A/D변환기(13)에 의하여 인코더(14)에 공급되었던 원래의 PCM신호를 재생하도록 사용된다.

재생된 PCM신호는 D/A변환기(18)에 공급되며, 여기에서 본래의 아날로그 오디오 신호준위로 재생되어진다. 예를들자면 D/A변환기(18)는 고정 보상된 PCM신호를 원래의 스테레오 좌채널 및 우채널 오디오 신호로 재변환시킬 수 있다. 상기 오디오 신호는 오디오 출력단(12)에 공급되며 상기 단자로부터의 상기 오디오음은 오디오증폭기(19)에서 증폭되어 오디오음을 재생하도록 스피커(20)를 구동시킨다.

원래의 오디오 신호를 디지탈 신호로 기록함으로 원래 신호의 높은 충실도와 정확한 재생이 스피커(20)로 부터 얻을 수 있다. 또한 PCM신호처리장치(2)는 통상적인 VTR입력 및 출력단(3) 및 (8)에 단순히 접속되므로 장치(2)는 VTR용의 단순한 어뎁터로 단순히 제공된다. 특정접속이 VTR에 제공될 필요가 없으며 또한 VTR 및 PCM신호처리 장치의 작동을 제어 또는 동기화하기 위해 VTR로부터 얻어지는 특정 제어신호도 필요없다.

VTR (1)이 인코드된 PCM데이타를 기록하기 위해 사용된 경우에 재생된 PCM신호는 절환 스위치(6)가 제1도에 도시된 상태가 될 때 재생부(5)로 부터 PCM입력단(8)에 공급된다. 이러한 절환스위치가 고정접점(7b)과 가동접점(7C)이 맞물리도록 작동될 경우에 PCM출력단(9)에서 발생되는 인코드된 PCM신호는PCM입력단(10)에 공급된다. 이렇게 하므로서, 스피커(20)는 VTR의 기록부에 의해 기록된 PCM인코드 오디오 정보를 모니터하도록 사용될 수 있다.

본 발명은 PCM신호처리장치(2)의 여러가지 형태에 직관된다. 비록 상기 장치가 VTR (1)에 접속되어 사용되는 것으로 설명되었지만 필요하다면 PCM신호처리 장치는 데이타 송신기 데이타수신기 등과 같은 다른 장치도 같이 사용될 수 있음을 주지해야만 한다. 또한 이하 상세한 설명으로 알 수 있는 바와같이 절환스위치(6)는 제1 또는 제2데이타 공급원중의 하나로부터 PCM신호처리장치(2)의 디코딩부에 인코드된 PCM신호를 공급하도록 사용된다. 제1도에 도시된 장치에 있어서, 제1 데이타공급원은 VTR재생부(5)를 구비하며, 그리고 제2데이타 공급원은 PCM신호처리 장치내에 포함된 인코더부를 구비한다. 그러나 도시된 바와같이 다른 데이타 공급원은 인코드된 PCM데이타를 PCM신호처리장치(2)의 디코더부에 공급하도록 사용될 수 있다.

인코더(14)부분의 한 실시예가 제2도에 도시되어 있다. 도시된 실시예는 A/D변환기(13)로 부터 공급된 PCM신호를 타임 인터리브된 에러교정 포맷으로 인코드하기에 적절한 형태이다. 인코드된 PCM신호를 시간압축하며 그리고, 비데오 동기신호를 브랭크 주기내에 삽입하도록 인코드(14)의 부분은 도시되지 않았다. 그럼에도 불구하고 제2도에서 도시된 실시예는 여기에서는 단지 인코더에만 관한 것이다.

제2도에서 도시된 인코더는 분배기(22), 에러 교정워드 발생기(23), 시간 지연회로(24a), (24b)합성기(25)및 에러검출 부호발생기(26)로 구성된다. 분배기(22)는 입력단(21)에 접속된며, 그리고 직렬워드 형태로서 A/D변환기(13)에 의하여 공급될 수 있는 연속 PCM워드를 수신하기에 적합하다. 각 워드는 14비트와같은 다수의 직렬 또는 병렬비트로 구성될 수 있다. 분배기(22)는 분배기에 공급되는 연속 PCM워드의 단일신호채널을 좌우채널로서의 분리병렬 채널로 분리하거나 분배하도록 디멀티플랙서로서의 기능을 갖는다. 그러므로 각 채널에는 좌, 우채널 오디오 정보에 연관된 시퀀스 또는 시리즈 PCM워드가 제공된다. 제2도에 있어서, 시퀀스 또는 시리즈의 좌채널 PCM워드는 좌채널 SL로 도시되었으며, 그리고 시퀀스 또는 시리즈의 우채널 PCM워드는 우채널 SR로서 도시되었다. 시퀀스 데이타블럭은 연속 시간 주 기내에서 분배기(22)의 출력단에서 발생되며 상기 주기는 전송 블럭주기와 관련되며 각 주기는 전송블럭으로서 구성된 시간 주기와 동등하다.

제2도에서 도시된 인코더에 대하여, 전송블럭은 좌채널 워드 Li 및 우채널워드 Ri로서 구성되며, 두개의 워드는 분배기의 출력단에서 동시에 제공된다.

좌채널 SL과 우채널 SR은 에러교정 워드발생기(23)에 접속된다. 한가지 예로서 에러 교정 워드발생기는 패리티 워드 발생기이며 모둘로 2가산기 형태로 분배기(22), 출력단에서 데이타 블록에 제공된 좌채널 및 우채널 PCM워드 Li 및 Ri를 합산하도록 사용된다. 그러므로, 워드 발생기(23)는 종래의 모둘로 2가산기를 구비할 수 있다. 패리티 발생기(23)의 기능은 시퀀스 또는 시리즈의 패피티 워드 SP를 발생하는 것이며 각 패리티 워드 Pi는 Pi=Li

Ri와 같은 좌우채널 워드이 모둘러 2가산에 응답하여 발생된다. 합성 패리티워드 Pi는 좌우채널 PCM워드 각각의 동일한 숫자인 다수의 비트(즉 14비트)를 갖는 것으로 생각되며 그리고 각 워드 Pi는 추출되는 PCM워드들 Li 및 Ri에 특히 연관된다. 본 기술에 숙련된 사람은 패리티워드 및 다른 PCM워드가 정확하다면, 패리티워드 Pi는 에러성 PCM워드를 재생하는데 사용될 수 있는 것을 알수 있을 것이다. 예를들자면 만약 PCM워드 Li 및 Ri 그리고 워드 Pi로서 구성된 데이타 블럭의 전송, 기록, 재생, 수신하는 동안에 에러가 PCM워드 Li내에 존재한다면 그럼에도 불구하고 PCM워드 Li의 교정은 재생된 데이타 블럭내의 비에러성 PCM워드 Ri와 비에러성 워드 Pi의 기능으로서 재생될 수 있다. 이러한 에러 교정기술은 본 분야에서 숙련된 자에게 공지되어 있으므로 설명을 간략하게 하기 위하여 더이상 설명하지 않겠다.

각 데이타 블럭을 구성하는 PCM 및 패리티워드는 시간 지연회로(24a) 및 (24b)에 의하여 선택적으로 시간지연된다. 특히 우채널 시리즈 SR과 패리티 시리즈 SP는 시간 지연회로(24a) 및 (24b)에 제각기 공급된다. 좌채널시리즈 SL은 제2도에 도시된 실시예에서의 지연회로에 공급되지 않는다. 다른 방법으로 이러한 좌채널 시리즈는 0시간 지연에 대응하는 양으로 지연된다. 시간 지연회로(24a)는 선정된 양 D만큼 우채널 시리즈SR을 지연시키며 시간 지연회로(24b)는 보다 큰 량 2D만큼 패리티 시리즈 SP를 지연한다. D는 두개의 전송블럭간격과 같은 시간 주기이고, 여기에서 전송블럭 간격은 전송블럭에 의하여 점유되는 시간간격과 동등하다. 전송블럭을 구성하는 특정워드가 제각기 지연된 PCM 및 패리티 워드로 구성됨을 제외하고는 데이타 블럭과 같다. 즉, 전송블럭은 타임 인터리브된 PCM 및 패리티워드로 구성된다. 시간지연회로(24a) 및 (24b)는 각 워드를 타임 인터리브 시키도록 사용된다. 예를들자면, 만약 14데이타 블럭이 시간지연회로에 공급되면, PCM워드 L₄·R₄및 패리티워드 P₄로 구성되는 14데이타 블럭과 시간지연회로에 의하여 제공된 전송블럭 즉 타임 인터리브된 워드로 구성된 타임 인터리브된 전송 블럭은 PCM워드 L₄·R₂및 패리티 워드 P₀로서 표시될 수 있다.

제2도에 있어서 합성된 타임 인터리브 전송블럭은 시간지연회로(24a)의 출력단에서 발생되며 지연된 우채널시리즈 SR₁₁로 판별되는 지연되지 않은 시퀀스 또는 시리즈의 좌채널 PCM워드 SL각 시간지연회로(24b)의 출력단에서 발생되며 상기 지연된 패리티 우채널 직렬 SR₁₁과 같은 우채널 PCM워드의 지연된 시리즈는 SP₁로 판별되는 지연된 시퀀스 또는 시리즈의 패리티 워드를 구비한다. 물론 어떤 주어진 전송블럭내에 포함된 PCM 및 패리티워드는 Li·Ri-D 및 Ri-2D로 표시된다.

각 전송블럭내에 포함된 인터리브된 PCM 및 패리티워드는 에러 검출 부호 발생기(26)에 공급된다. 이러한 실시예에 있어서 이러한 에러 검출 코드 발생기는 CRC(Cycl

ic Redundancy Code) 발생기이다. 데이타워드 블럭내의 하나 또는 그이상의 에러존재를 검출하기 위한 에러 검출 코드, 특히 CRC코드의 사용은 공지되어 있다. 예를들자면 전송블럭내에 포함되며 그리고 CRC발생기(26)에 공곱되는 PCM 및 패리티워드는 가로이스 필드(Galos field)상의 다항식으로 표현되며 그리고 상기 다항식은 CRC코드워드로 전송블럭에 가산되는 나머지를 얻도록 생성 다항식으로 나누어진다. 즉, PCM 및 패리티 워드와 함께 CRC코드워드는 타임 인터리브된 전송블럭을 구성한다. 재생하는 동안, 상기 전송블럭이 재생될 때 다항식은 재생된 PCM·CRC워드로서 형성되며 그리고 상기 다항식은 CRC 발생기내에서 사용되었던 동일한 발생 다항식으로 나누어진다. 만약 이러한 나눗셈에서 나머지가 없다면 재생된 전송블럭은 어떠한 에러도 포함하지 않는다는 것으로 판단된다. 그러나, 만약 나머지가 있다면, 전송블럭은 적어도 하나의 에러를 포함한다. 이하 설명되는 바와같이 에러가 재생된 전송블럭내에서 검출된 경우에 각 PCM 및 패리티워드에 연관되 “포인터”또는 에러 플랙이 셋트되므로서 재생된 전송블럭내의 상기 각 워드는 에러가 있는 것으로 판단된다.

CRC발생기(26)는 시퀀스 또는 시리즈의 에러 검출워드를 발생하며, 이러한 에러검출 시리즈는 SC로 판별된다. 에러 검출 시리즈 SP₁내에 포함된 워드와 지연 패리티 워드와 지연우채넘 시리즈 SR₇내에 포함된 PCM워드와 지연우채널 시리즈 SR₁₁내에 포함된 PCM워드와 좌채널 시리즈 SL내에 포함된 PCM워드는 동시에 나타난다. 제2도에서 도시된 바와같이 각각이 타임 인터리브된 관계를 나타내는 상기 워드는 전송블럭을 구성하며 합성기(25)에 공급된다. 상기 합성기는 병렬형태로 공급되는 워드를 직렬화하도록 멀티플랙서의 기능을 갖는다. 합성기(25)의 출력은 직렬형태로 연속 전송블럭들을 공급하도록 출력단(27)에 접속된다. 필요하다면 합성기(25)에 의하여 생성된 직렬화된 타임 인터리브된 전송블럭에 의하여 접유되는 시간은 전송블럭 간격과 동일할 수 있다. 이것은 합성기(25)에 제각기 4워드 전송블럭이 공급되는 주파수의 4배되는 주파수를 가진 독출 클럭신호가 공급되므로 가능해진다.

출력단(27)에 공급된 직렬화된 전송블럭은 전송블럭의 흐름내로 통상적인 비데오 동기신호를 삽입하도록 사용되는 동기 합성회로(도시되지 않음)에 공급될 수도 있다. 합성기(25)는 비데오 동기신호가 삽입되는 블랭크 주기를 제공하도록 공급되는 전송블럭의 시간축을 수행하도록 작동한다. 상기 시간축 압축을 수행하도록 사용될 수 있는 회로는 본 분야에서 숙련된 자들에게 공지된 것이다.

제4a도는 병렬 PCM워드 Li 및 Ri 그리고 패리티 워드 Pi로서 형성된 연속 데이타 블럭을 나타낸다. 예를들어 시간 t₀에서는 [L₀R₀P₀]로 형성된 데이타 블럭이 생성되며, 시간 t₁에서는 데이타 블럭 [L₁R₁P₁]이 생성되며, 그리고 시간 t₂에서는 데이타블럭 [L₂R₂P₂]가 제공되며 이하 계속된다. 시간지연회로(24a) 및(24b), 우채널 PCM워드와 패리티워드에 D와 2D의 선택적인 지연을 제각기 인가한다. 제4b도는 각 워드의 이러한 타임 인터리브에 의하여 형성된 전송블럭을 나타낸다. 또한 제4b도는 각 전송블럭의 PCM및 패리티워드에 응답하여 CRC발생기(26)에 의하여 발생되는 CRC코드워드 Ci를 역시 나타낸다. 그러므로 시간 t₀에서 타임 인터리브된 전송블럭 [L₀R-2P-4C₀]이 제공되며 시간 t₁에서 타임 인터리브된 전송블럭 [L₁R_-1P_-3C₁]이 제공되며, 시간 t₂에서 타임 인터리브된 전송블럭 [L₂R₀,P_-2C₂] 가 제공되며 이하는 같다. 각 전송블럭에서 상기 블럭에 포함된 각 워드는 제각기에 대하여 타임 인터리브된 관계를 나타냄을 알 수 있다. 이러한 타임 인터리브된 전송블럭에서 워드사이에 약간의 상호 연관이 있다 할지라도 무시할 정도다.

제4c도는 직렬화된 연속 타임 인터리브된 전송블럭을 도시한다. 블랭크 주기는 상기 주기내에 삽입될 수 있는 바데오 동기신호를 수용하도록 근접 전송블럭 사이에 형성된다.

다시 제3도에 있어서, 여기에는 제2도에 도시된 인코디에 상응하는 디코더의 한 실시예가 도시되어 있다. 제2도의 인코드는 타임 인터리브된 에러교정 인코드이다. 그러므로 제3도에 도시된 디코더는 제2도 실시예에 특히 상응하는 타임 인터리브된 에러교정 디코더로서 인지될 것이다.

제3도에 도시된 디코더는 분배기(29), 에러 검출기(30), 시간지연회로(31a) 및 (31b), 에러교정회로(32) 보상회로(33) 및 합성기(34)로 구성된다. 분배기(29)는 제4c도에서 도시된 직렬화 블럭을 수신하도록 입력단(28)에 접속되며 여기서 전송블럭은 기록 매체로부터 재생될 수 있으며 또는 또다른 적당한 데이타공급원에 의하여 공급될 수도 있다. 분배기(29)에 공급된 직렬화 전송블럭은 원래의 전송 블럭내에 삽입되는 비데오 동기신호가 거의 없는 것이 바람직스러우며, 이러한 동기신호는 동기신호 분리회로(16, 제1도)에 의하여 제거되는 것이 매우 바람직스럽다. 분배기(29)는 각 PCM 패리티 워드 및 에러교정워드를 분리시키며 병렬채널내로 분배하기에 적절하다. 그러므로 이러한 분배기는 합성기(25)내에 포함되는 멀티플랙서의 작동에 반대되는 방법으로 작동하는 디멀티플랙서를 구비할 수 있다. 그러므로 분배기(29)는 좌채널 시리즈SL,우채널 시리즈 SR₁₁, 패리티 시리즈 SP₁및 에러 검출시리즈 SC로 구성된 연속 타임 인터리브된 전송블럭을 재생하도록 사용된다. 이러한 재생된 전송블럭은 제4b도의 타이밍 다이어그램에 의하여 표시될 수 있다.

에러검출기(30)는 수신된 전송블럭내에 포함된 모든 인터리브된 워드가 공급되는 CRC체크회로를 포함할 수 있다. 이러한 CRC체크회로(30)는 수신된 전송블럭내에 에러의 존재를 검출하는 상기 방법으로 작동한다. 에러가 검출되면 CRC체크회로(30)는 수신된 전송블럭내에 포함된 PCM 및 패리티워드와 연관하여 “포인터”또는 에러플랙을 발생하므로서 이러한 워드가 에러성임을 확인하고 표시한다. 한 실시예에서 CRC체크회로(30)는 어떤 특정워드(또는 워드들)가 에러성인가를 결정하지는 않는다. 타임 인타리브된 에러 교정 목적을 위하여, 에러성 정송 블럭내의 모든 워드가 에러가 있는 것으로 지적하는 것만으로도 충분하다. 또다른 실시예에서는, 즉 1979년 4월 18일자로 출원되어 계류중인 미합중국 특허원 제31,030호에 설명된 기술에는 에러성 특정 워드가 나타나 있다.

시간지연회로(32a)는 좌채널열 SL내에 포함된 좌채널 PCM워드에 2D의 시간지연을 인가하도록 분배기(29)에 접속된다. 제3도에 도시된 파선으로 표시된 바와같이 좌채널 워드와 연관된 “포인트”또는 에러플랙은 지연된다. 시간지연회로(31b)는 우채널 시리즈 SR₁₁내에 포함된 우채널 PCM워드에 시간지연 D를 인가하도록 배치된다. 또한 각 우채널 PCM워드와 연관된 “포인트”또는 에러플랙도 역시 지연된다. 패리티 시리즈 SP₁내에 포함된 패리티 워드는 지연되지 않는다. 시간지연회로 (31a) 및 (31b)는 제2도의 인코드내의 시간지연회로(24a) 및 (24b)에 의하여 인가된 시간 지연에 역으로 관련된 시간지연을 제공한다. 디코드의 상기 시간지연회로는 제각기 수신된 전송 블럭내에포함된 각 워드를 타임 디인터리브되도록 한다. 그러므로 시간지연회로의 출력단에서 제각기의 원래 데이타블럭을 포함한 PCM 및 패리티워드의 원래 타이밍 관계가 기억된다. 타임 디인터리브된 데이타 블럭은 지연된 좌채널 시리즈(L₁₁지연된 우채널 시리즈 SR₁₁및 지연되지 않는 패리티 시리즈 SP₁으로 구성된다. 타임 디인터리브된 워드와 연관된 “포인터”또는 에러 플랙은 역시 상기 시간지연회로의 출력단에서 제공된다.

에러교정회로(32)는 제각기 연속 타임 디인터리브된 전송블럭을 수신하도록 전송된다. 예를들자면 에러교정회로는 공급된 하나의 PCM워드와 연관된 “포인터”또는 에러 플랙이 셋트된 경우에 작동되는 종래의 패리티 디코더일 수 있다. 작동된 경우에, 에러교정회로(32)는 신드롬(Syndrome)을 얻도록 모둘로 2 가산에 의한 바와같이 타임 디인터리브된 데이타 블럭내에 포함된 PCM 및 패리티 워드를 합산한다. 이후에 상기 신드롬은 타임 디인터리브된 데이타 블럭내에 포함된 에러성 PCM워드를 교정하도록 사용된다. 에러성 워드가 교정된 경우에 연관된 포인터 또는 에러플랙은 소거된다. 종래와 같이 공급된 워드중 두 개와 연관된 포인트 또는 에러플랙이 셋트되었다면, 에러교정회로(32)는 작동하지 않는다. 유사하게 공급된 패리티워드가 에러를 가지면 에러교정회로(32)는 작동되지 않는다. 물론, 패리티워드가 에러가 있는 것으로 판정되고 PCM워드가 그렇지 않다면, 상기 PCM워드를 고정할 필요는 없다.

고정된 PCM워드는 연관된 포인트 또는 에러플랙과 함께 에러교정회로(32)로부터 보상회로(33)에 공급된다. 에러성 PCM워드가 교정되었다면 에러플랙은 소거된다. 그러나 만약 에러성 PCM워드가 교정되지 않았다면, 예를들어 에러교정회로(32)에 공급된 두 워드와 연관된 에러플랙이 셋트되어져서 에러교정처리가 불가능하다면 에러플랙은 소거되지 않는다. 보상회로(33)는 공급된 에러성 PCM워드에 대하여 교정값에 접근하도록 하는 기능을 갖는다. 한가지 예로서 보상회로(33)는 에러성 PCM워드를 최종적으로 수신된 적절한 PCM워드로 바꾸도록 하는 최종값 홀드형일 수 있다. 예를들어 PCM워드 L₀가 정확하였고, 다음 PCM워드 L₁는 정확하지 않았었다면, 전치값 L₀는 유지되여 부정확한 값 L₁대신에 사용된다. PCM워드가 오디오 정보를 나타내며, 오디오 정보는 비교적 늦은 비율로 변화하므로 이런 타입의 근사치에 의해 만족한 보상으 이행된다. 다른 실시예에 있어서, 보상회로(33)는 소위 “보강”형으로서 여기서 PCM 워드의 교정값은 상기 교정값을 초과하며 부족되는 교정 PCM워드를 보간 또는 평균에 의해서 접근시킨다. 예를 들어 PCM워드 L₁이 부정확하고 PCM워드 L₀및 L₂가 정확하다면 보간형 보상회로는 PCM워드 L₁의 적당한 값에 접근하도록 PCM워드 L₀및 L₂로부터 평균값을 얻는다.

보상회로(33)의 출력단에 제공된 각 PCM워드는 좌우채널 워드를 단일 출력채널로 합성하는 합성기(34)에 공급된다. 이러한 직렬화 PCM워드는 출력단(35)에 공급되며 스피커 또는 다른 변환기를 구동하도록 사용되며 아날로그형으로 변환될 수도 있다.

작동에 있어서, 제3도에서 도시된 디코더에는 제4c도에 도시된 형태의 직렬화된 타임 인터리브된 전송블럭이 공급된다. 분배기(29)는 제각기의 출력단에서 제4b도에, 도시된 PCM패리티 및 CRC워드를 제공하도록 이들 전송블럭을 재직렬화한다. 만약 수신된 전송블럭내에 포함된 어떤 워드가 에러성이면, CRC체크회로(30)는 블럭내의 각 워드에 연관괸 에러신호를 셋트한다. 각 수신된 전송블럭내에 포함된 타임 인터리브된 PCM 및 패리티워드는 타임 디인터리브 되어서 제4a도에서 도시된 원래의 타이밍 관계를 기억한다. 만약, 이들 디인터리브된 워드의 어떤 것이 에러가 있는 것이라는 것으로 확인되어졌다면 이러한 확인은 계속 유지된다.

이후에 에러교정회로(32)는 타임디니터리브된 데이타 블럭내에 포함된 에러성 PCM워드를 교정하도록 하는 기능을 갖는다. 상술된 바와같이 타임 디인터리브된 데이타 블럭내의 두 워드가 에러성으로서 확인되었다면, 상기 워드는 교정되지 않는다. 차라리 보상회로(33)가 이러한 “비교정성”PCM워드의 정확한 값에 접근하게 한다. 이후에 합성된 교정/보상 좌채널 및 우채널 PCM워드가 합성기(34)에 의하여 단일채널로 혼합되거나 합성되며 그리고 출력단(35)에 공급된다.

제2도 및 제3도에 도시된 인코더 및 디코더에 의하여 이행된 타임 인터리브된 에러교정코드는 버서트에러가 분산되는 장점을 가진다. 즉, PCM데이타의 상당한 부분이 소거될 수도 있는 실제 길이의 에러는 에러 교정 및 보상을 허용하도록 극소화된다. 타임 인터리브된 에러교정 코드는 둘이상의 에러성 PCM워드를 포함하는 디인터리브된 데이터 블럭의 재생가능성을 감소시킨다. 예를들자면 워드 [L₀R_-2R_-4]및 [L_-1R_-1P_-3]를 포함하는 전송블럭이 에러성인 CRC코드워드 C₀및 C₁을 사용하므로서 검출되어졌다고 가정하면 이들 전송블럭내에 포함된 각 워드는 에러가있는 것으로 확인된다. 원래 데이타 블럭을 재생하도록 상기 워드를 디인터리빙할때, 워드 [L_-3R_-3P_-3]를 포함하는 데이타블러거에서는 단지 패리티워드 P_-3만 에러성임을 알수 있다. 타임 디인터리브된 데이타 블럭 [L_-1R_-2P_-2]에서는 단지 PCM워드 R_-2만 에러성이다. 타임디인터리브된 데이타블럭 [L_-1R_-1P_-1]에서는 단지 PCM워드 R_-1만 에러성이다. 데이타블럭 [L₀R₀P₀

]에서는 단지PCM워드 L₀만 에러성이다. 데이타블럭[L₁R₁P₁]에서는 단지 PCM워드 L₁만 에러성이다. 이들 각 다섯개의 타임 디인터리브된 데이타 블럭내에는 상기 블럭내에 포함된 단지 하나의 단어만 에러성이다. 이러한 단일 에러워드는 에러교정회로(32)에서 직접 교정된다. 그러므로, 길이 D의 버스트 에러는 쉽게 교정될 수 있다. 만약 버스트 에러가 이러한 길이를 초과하는 경우에 보상회로(33)는 에러교정회로(23)에 의하여 교정될 수 없는 에러성 PCM워드를 보상하도록 하는 기능을 갖는다.

상술된 바와같이, 제3도에 도시된 디코더에 공급되는 PCM 신호는 예를들어 VTR로부터 재생될 수 있다. 적당한 PCM신호는 어떤 다른 적당한 데이타원에 의하여 디코더에 공급된다. 제1도에서 절환스위치(6)는 VTR (1)의 재생부(5)로부터 또는 PCM신호처리장치의 인코드부로부터 디코더에 PCM신호를 공급하기 위한 하나의 스위칭장치를 나타낸다. 일반적으로 절환스위칭 장치는 공급원 #1로서 참조된 제1 데이타원 또는 공급원 #2로서 참조된 제2 데이타원에서부터 PCM신호의 타임 인터리브된 전송블럭을 공급되도록 사용된다. 제1도에서 재생부(5)는 공급원#1에 대응하고 PCM신호 처리장치(2)의 PCM인코딩부는 공급원#2에 대응한다. 또한 다른 적당한 데이타 공급원도 사용될 수 있다.

절환스위치(6)는 데이타공급원 #1로부터 데이타 공급원 #2로 변환되는 것과같이 PCM디코더에 접속된 특정 데이타 공급원을 절환하도록 작동될 때, 에러 간격이 발생되며, 이러한 에러 간격은 절환스위치의 전이 주기에 의하여 결정된 시간주기를 갖는다. 즉 제5a도에서 도시된 바와같이 절환작동의 시작이 시간 t₀에서 발생된다면, 에러 간격 즉 전이주기는 시간 t₀에서 시간 t₁까지 연장한다. 시간 t₁에서 절환스위치(6)는 공급원#2를 PCM디코더에 완전히 접속시킨다. 제5a도에서 이러한 에러 간격 즉 전이 주기는 빗금친 부분으로 표시되어 있다. 이러한 에러간격의 시작부에서 데이타공급원 #1에서 추출된 전송블럭은 디코더에 공급되며, 그리고 이러한 에러 간격의 종료부에서 데이타 공급원 #2에서 추출된 전송블럭은 디코더에 공급된다. 제1도에 도시된 실시예에 있어서, 디코더(17)에는 에러 간격전에 재생부(5)에서의 전송블럭이 공급되며 그리고 디코더에는 에러 간격을 뒤따르는 PCM신호 처리장치(2)의 인코딩 부분에서의 전송블럭이 공급된다.

에러간격이 하나의 전송블럭 간격보다 작거나 동등하다고 가정해 보자. 제5b도는 분배기(29)의 출력에서 제공된 연속 타임 인터리브된 전송블럭을 나타낸 타이밍 블럭선도이다. 공급원 #1에서 추출된 전송블럭은 괄호없는 것으로 도시되었으며 그리고 공급원 #2에서 추출된 전송블럭은 즉 전이주기의 개시부를 뒤따르며 분배기의 출력에서 재생된 전송블럭은 괄호있는 것으로 도시되었다. 만약 에러간격이 전송블럭 간격과 같거나 또는 작다고 가정한다면 단지 하나의 전송블럭이 에러가 있는 것으로 된다. 즉, 전송블럭은 전이주기의 개시부에 바로 뒤따라서 수신된다. 제5b도는 위에서 쓴 표시 "X"로서 에러성이라고 가정되는 전송블럭내에서의 상기 워드를 표시한다. 특히 CRC체크회로(30)는 워드 L₄·R₂및 P₀에 연관된 에러플랙을 셋트한다. 이러한 데이타 에러 간격동안 신호 드롭아웃트는 이러한 에러플랙의 셋팅을 유발한다.

제5c도는 제5b도에 도시된 전송블럭을 디인터리빙함으로 얻어지는 재생 데이타 블럭을 나타내는 타이밍 다이어그램이다. 도시된 바와같이 인터리브/디인터리브 기술은 각기 인터리브된 전송블럭내에 포함된 에러성 워드를 분산시키도록 사용됨으로 단지 디인터리브된 데이타 블럭내의 여러가지 중에서 한 워드가 에러성으로 표시된다. 그러므로, 디인터리브된 데이타 블럭 [P₀R₀L₀]내에서 단지 패리티워드 P₀만 에러성으로 판단된다. 디인터리브된 데이타블럭 ([₁PR₁L₁]에서 에러성으로 확인되는 워드는 없다. 디인터리브된 데이타블럭 [P₂R₂L₂]에서는 단지 PCM워드 R₂만 에러성으로 확인된다. 디인터리브된 데이타블럭 [P₃R₃L₃]에서는 에러성으로 확인되는 워드는 없다. 마지막으로 디인터리브 데이타블럭 [P₄R₄L₄]에서 단지 PCM워드 L₄만 에러성으로 확인된다. 어떤 디인터리브된 데이타 블럭에서 단지 하나의 워드만 에러성으로 확인되어지므로 에러교정회로(32)는 에러성 PCM워드를 교정하도록 하는 기능을 갖는 것으로 인지된다.

그러나, 주기 2D동안 4개의 디인터리브된 데이타블럭은 공급원 #1 및 공급원 #2에서 추출된 워드가 공급된다는 것이 인지된다. 이러한 디인터리브된 데이타 블럭이 제공되는 동안 블럭간격은 TB₁·TB₂·TB₃및 TB₄로 표시된다. 블럭간격 TB₁및 TB₂를 점유하는 데이타 블럭에서 PCM워드는 공급원 #1에서 추출되나 패리티 워드는 공급원 #2에서 추출된다. 블럭간격 TB₃및 TB₄를 점유하는 데이타 블럭에서는 단지 좌채널 PCM워드가 공급원#1에서 추출된다. 나머지 PCM및 패리티 워드는 공급원 #2에서 추출된다. 그러므로 만약 에러교정회로(32)가 블럭간격 TB₃동안 에러성 우채널 PCM워드 R₂를 고정하도록 작동한다면 적당한 에러교정이 달성될 수 없다. 이것은 PCM워드 R²에 대한 에러교정이 패리티워드 R₂및 PCM워드 L₂에 기저를 두기 때문이다. 그러나 PCM워드 L₂가 추출되는 데이타 공급원과 패리티워드 P₂및 PCM워드 R₂가 추출되는 데이타 공급원이 다르므로 이들 사이의 상관성 결여는 에러성 PCM워드 R₂가 적절하게 고정되는 것을 방해한다. 더우기 에러교정회로(32)에 의하여 수행된 에러교정 작동에 있어서 합성된 교정워드는 왜곡되어 스피커(20)를 구동하는 아날로그신호로 변환된 경우에 날카롭거나 바람직하지 않은 음이 생성된다.

즉 절화스위치(6)의 작동에 의한 에러간격 때문에 에러는 다수의 디인터리브된 데이타 블럭을 통하여 분산될 것이다. 에러교정회로(32)는 보통 작동방법에 의행 각 에러성 워드를 교정하도록 작동될 것이다. 그러나 블럭간격 동안 상기 에러교정회로의 보통 작동은 바람직스럽지 않은 결과를 유발할 것이다. 본 발명의 목적은 어떤 특정접속을 필요로 함이 없이 그리고 절환스위칭 장치 또는 사용된에 의하여 생성될 수 있는 특정제어신호를 필요로 함이 없이 발생되는 상기 결과를 방지하는 것이다. 특히 본 발명은 공급원 #1및 공급원 #2에서 추출된 워드를 포함하는 디인터리브된 데이타 블럭상에 수행되는 부적당한 에러교정작동을 방지한다.

본 발명의 한 실시예는 제6도에 도시되었다. 제3도에서 설명된 소자와 같은 제6도에서의 소자는 동일 표시번호로서 표시되었다. 제6도에서 분배기(29)는 도시되지 않았다. 그럼에도 불구하고 상기 분배기는 타임인터리브된 좌채널 시리즈 SL우채널 시리즈 SR₁₁, 패리티 시리즈 SP₁및 CRC시리즈 SC를 제공하기 위해 사용된다. 상술된 이들 소자에 부가하여 제6도에서는 계수기(37), 검출기(38), 펄스발생기(39), OR게이트(36), NOR게이트(40), 신드롬형성회로(41), AND게이트(42) 및 단안정 멀티바이브레이터(48)를 포함한다. 계수기(37)는 수신된 전송블럭내의 에러, 검출될 때마다 CRC체크회로에 의하여 제공된 각 포인터 또는 에러신호를 계수하도록 CRC체크회로(30)의 출력단에 연결된다. 비록 여기에는 도시되지는 않았지만, 체크회로는 각 전전송블럭 간격을 통하여 종단에서 에러 플랙펄스를 제공한다는 것을 인지해야만 한다. 이러한 펄스는 관련된 전전송블럭 간격을 통하여 나타날 수 있도록 적당한 회로(도시되지 않음)에 의하여 변환된다. 이것은 에러플랙펄스를 가진 적당한 시정수의 단사(one-shot)회로를 트리거링함으로서 얻어지며 특히 완블럭 지연회로를 통하여 각각의 SL₁₁SR₁₁및 SP₁을 공급하므로서 얻어진다. 그러므로 단사회로의 출력은 이들 1블럭지연열 각각의 출력과 일치한다.

계수기(37)의 출력은 검출기(38)에 접속되며, 계수기(37)가 선정된 계수에 도달한 경우, 검출기는 적절하게 검출한다.

하나의 예로서, 계수기(37)의 계수가 2의 계수를 초과한 경우에 검출기(38)는 이러한 상태를 검출하여 펄스발생기(38)를 트리거한다. 펄스발생기(39)는 상술된 단사회로와 유사하며 그리고 트리거된 경우에 유사한 포인트 또는 에러플랙을 발생한다. OR게이트(36)는CRC체크회로(30)에 접속된 하나의 입력과 그리고 CRC체크회로에 의하여 제공된 실제 에러플랙 또는 펄스발생기에 의하여 제공된 실제 에러 플랙 또는 펄스발생기에 의하여 제공된 의사 에러플랙을 공급하도록 펄스 발생기(39)에 접속된 또다른 입력을 갖는다.

게이트(40)는 각각의 디인터리브된 데이타 블럭내에 포함된 각각의 디인터리브된 좌채널 PCM워드와 연관된 포인터 또는 에러플랙을 수신하도록 접속된 하나의 입력과 각각의 디인터리브된 데이타 블럭내에 포함된 각각의 디인터리브된 우채널 PCM워드와 연관된 포인터 또는 에러플랙을 수신하도록 접속된 또다른 입력과 각각의 디인터리브된 데이타 블럭내에 각각의 디인터리브된 패리티워드와 연관된 포인터 또는 에러 플랙을 수신하도록 접속된 또 다른 입력을 갖는다. 상기 입력은 OR게이트(36)의 출력에 접속되는 것으로 보여지므로 CRC체크회로(30)에 의하여 제공된 실제 에러플랙 또는 펄스발생기(39)에 의하여 제공된 의사 에러 플럭을 수신한다. NOR 게이트(40)는 이들 에러플랙 모두가 소거된 경우를 검출하도록 일치회로로서의 기능을 갖는 것이 요구된다. OR게이트는 에러플랙이 검출되지 않는 경우 2진수 "1"이 되며 그리고 하나 또는 그이상의 에러 플랙이 검출된 경우 2진수 "0"이되는 비에러신호 SD를 제공한다. 이러한 비에러신호 SD는 ANC게이트(42)의 한 입력에 공급된다. 이러한 AND게이트의 다른 입력은 신드롬 형성회로(41)의 출력에 공급된다.

신드롬 형성회로에는 워드의 모듈로(Modulo) 2가산에 의하여 신드롬을 제공하도록 각각의 디인터리브된 데이타 블럭내에 포함된 PCM 및 패리티 워드가 공급된다. 특히 신드롬 형성회로(41)는 신드롬 Pi

Ri

Li을 형성한다. 디인터리브된 데이타 블럭내에 어떠한 에러도 없을때, 그리고 만약 그러한 데이타 블럭내에 포함된 모든 워드가 동일한 공급원에서 추출된다면 발생된 신드롬은 선정된 값에 대응한다. 그러나 만약 어떤 인터리브된 워드내에 에러가 있는 경우나 또는 데이타 블럭이 다른 데이타 공급원에서 추출된 워드를 포함한다면 합성신드롬은 이러한 선정된 값에 대응하지 않을 것이다. 발새이된 신드롬은 에러 교정회로(32)에 공급되며 그리고 에러성 PCM워드를 교정하도록 사용된다. 또한 신드롬 형성회로(41)는 발생된 신드롬이선정된 값과 다를때면 언제나 2진수 "1"는 그리고 발생된 신드롬이 선정된 값에 대응할때는 언제나 2진수 "0"이 되는 신드롬 신호 SS를 제공한다. 이러한 신드롬 신호 SS는 신드롬신호 SS와 비에러신호 SD사이의 일치가 검출되는 AND게이트(42)에 공급된다. AND게이트(42)는 디인터리브된 데이타 블럭이 에러를 포함하지 않는 경우에 출력을 제공하나 디인터리브된 데이타 블럭에 대하여 발생된 신드롬은 상술된 선정된 값과 다르다.

단안정 멀티바이브레이트(48)는 AND게이트(42)에 접속되며 그리고 금지신호 Pc를 제고하도록 게이트에서 발생된 출력에 응답하여 트리거된다. 이러한 금지신호는 에러 교정회로(32)에 공급되며 그리고 금지신호 동안에 에러 교정회로의 작동을 방지하는 기능을 갖는다. 단안정 멀티바이브레이터(48)는 금지신호 Pc가 두개의 데이타블럭 간격에 대응하는 기간을 나타내는 일정시간을 나타낸다. 에러교정회로(32)가 비작동된 경우, 에러교정작동은 수행되지 않는다. 따라서 에러교정회로에 공급된 어떤 PCM워드가 에러성으로 확인된 경우에 상기 워드는 교정되지 않는다. 보상회로(33)는 적당한 값으로 에러성 PCM 워드를 교체하도록 상술된 보상 또는 산정작동을 수행한다.

작동에 있어서, 제6도에서 도시된 디코더에 공급되는 타임 인터리브된 전송 블럭은 데이타공급원 #1에서 추출되며 그리고 제5a도에 도시된 뒤따르는 데이타 에러 간격은 데이타 공급원 #2에서 추출된다. 각각의 타임 인터리브된 전송 블럭내에 포함된 각각의 워드는 위의 표시 "X"에 의하여 확인되는 에러성 데이타 워드를 가지며 제5b도내에서 도시된 바와같이 나타난다. 각각의 디인터리브된 데이타 블럭을 구성하는 디인터리브된 워드는 제5c도에서 도시된 바와같이 나타날 것이다. 데이타 공급원 #1에서 추출된 워드는 괄호를 갖지 않는 것으로 표시되며 그리고 데이타 공급원 #2에서 추출된 워드는 괄호로 표시된다. 제5d도는 만약 NOR게이트(40)가 OR게이트에 의하여 대체된 경우 제공되는 신호 SD를 나타내며 그리고 제7a도는 NOR게이트(40)의 출력에서 제공된 비오차 신호 SD를 나타낸다. 제5e도 및 제7b도는 디인터리브된 PCM 및 패리티워드에 응답하여 발생된 신드롬이 선정된 값과 다른 경우마다 신드롬 형성회로(41)에 의하여 제공된 신드롬 신호 SS를 나타낸다. 발생된 신드롬은 디인터리브된 워드가 에러를 포함하는 경우에 그리고 디인터리브된 데이타 블럭이 한 데이타 공급원에서 추출된 워드로 형성되며 다른 워드는 다른 데이타 공급원에서 추출된 다른 워드는 다른 데이아 공급원에서 추출된 다른 워드로 형성될때마다 선정된 값과 다르다는 것을 알 수 있다. 이것은 이러한 조건하에서 디인터리브된 데이타 블럭내의 모든 워드 사이에 상관성이 없기 때문이다.

본 발명이 제거된 경우에 에러 교정회로(32)는 신호 SD 및 SS가 일치될때마다(제5d도 및 제5e도) 작동된다. 이러한 작동은 블럭간격 TB₃동안 PCM워드 R의 부적당한 "교정"에서 유래된다. 이러한 부적당한 교정은 제6도에서 도시된 실시예에 의하여 피할 수 있다. 특히 AND게이트(42)는 제7c도에서 도시된 출력신호를 제공한다. AND게이트(42)에 의하여 제공된 제1펄스의 연단부 또는 부극성 전이는 두개의 데이타블럭간격에 대응하는 간격에 대하여 금지펄스 PC를 제공하도록 단안정 멀티바이브레이터(48)을 트리거하기 위해 구동한다. 제7d도에서 금지신호 Pc는 데이타 블럭간격 TB₃및 TB₄를 통하여 제공된다는 것을 도시한다. 그러므로 에러 교정회로(32)는 이들 데이타 블럭간격동안. 작동이 금지된다. 그러므로 데이타 블럭간격 TB₃동안, PCM워드 P₂가 교정되지 않으며 그리고 특히 다음 연속 데이타 블럭간격 TB₄동안 비록 이러한 데이타 블럭 간격동안 발생된 신드롬이 선정된 값과 다르다 할지라도 교정되지 않는다. 그러므로 데이타 블럭간격 TB₃동안 PCM워드 R₂의 에러성 교정에 의하여 제공되는 필요치 않은 음이 없어진다. 또한 PCM워드 R₂가 에러성으로 확인되며 에러교정회로(32)에 의하여 교저되지 않으므로 보상회로(33)는 이러한 에러성 PCM워드를 이의 대략치로 바꾸도록 한다. 예를들자면 에러로써 확인되는 선행 PCM워드 R₁은 PCM워드 R₂에 대한 대략치로써 다시 사용되어진다.

전술한 예에 있어서 금지신호 PC는 신호 데이타블럭주기 TB₃에만 동등한 기간을 나타낸다는 것을 알 수 있다. 그러나 데이타 에러 간격이 두개의 전송블럭을 점유하는 경우의 PCM워드 R₃의 에러성 교정을 방지하기 위하여 금지신호는 두개의 데이타 블럭간격에 걸쳐서 연장되는 것이 바람직하다. 그러므로 NOR게이트(40), 신드롬 형성회로(41) AND게이트(42) 및 단안정 멀티바이브레이터(48)는 데이타 에러간격이 1/2D 또는 D와 동등할 때마다 에러교정회로(32)를 비작동시키도록 한다.

이제 데이타 에러 간격이 D보다 크다고 가정하자. 즉정예에서는 이러한 데이타 에러간격이 3개의 연속인터리브된 전송 블럭내에 에러를 제공하기에 충분하다고 가정된다.

제8a도는 상술된 데이타 에러간격동안 또는 바로 그전후에 발생되는 디인터리브된 데이타 블럭내에 포함되어 있는 디인터리브된 워드를 도시하는 제5c도와 같다. 상술한 바와 마찬가지로 괄호는 데이타 공급원#2로부터 추출된 워드를 나타내며 위에 표시된 "X"는 에러를 가지는 디인터리브된 워드를 나타낸다. 수신된 전송블럭들 [P₀R₂L₄] [P₁R₃L₅] 및 [P₂R₂L₆]내에포함된 모든 워드는 상기 전송블럭이 데이타 에러간격동안 수신되어지므로 에러가 있는 것으로 확인되어진다.

제8b도는 CRC체크회로(30)에 의하여 발생된 포인터 또는 에러 플랙을 도시한다. 상술된 바와같이 이들 포인터는 에러성으로서 검출되는 각 전송블럭 간격 종단에서 제공된다. 제8c도는 비에러신호 SD의 파형을 도시한다. 데이타 블럭간격 TB₁‥TB₇동안 각 디인터리브된 데이타 블럭내의 적어도 한 워드가 에러성이므로 NOR게이트(40)는 이들 간격동안 2진수 0준위로 유지된다. 왜냐하면 각 간격동안 적어도 한 에러플랙이 NOR게이트에 공급되기 때문이다. 제8d도는 신드롬 형성회로(41)에 의하여 발생된 신드롬 신호 SS를 제공한다. 데이타 블럭간격 TB₁…TB₇동안 신드롬 형성회로에 의하여 발생된 신드롬은 선정된 값과는 다르다. 왜냐하면 각 간격동안 적어도 하나의 디인터리브된 워드가 에러성이거나 또는 이들 간격동안 약간의 디인터리브된 워드가 한 데이타 공급원에서 추출되며 다른 워드는 다른 공급원에서 추출되기 때문이다.

CRC체크회로(30)가 데이타 블럭간격 TB₃의 종단에서 제3에러 플랙을 발생할 때에 계수기(37)의 계수는 선정된 계ㅇ수 2를 초과하도록 증가된다. 검출기(38)는 계수기(37)가 선정된 계수를 초과했는가를 검출하므로써 제8도에서 도시된 의사 에러플랙을 제공하도록 펄스 발생기(39)를 트리거한다. 이러한 의사 에러 플랙은 제3 에러플랙이 발생된 이후에 발생되므로 의사 에러플랙은 데이타 블럭간격 TB₄에 걸쳐서 연장된다. 이러한 의사에 러플랙을 OR게이트(36)를 통하여 공급되어지므로 디인터리브된 데이타 블럭 [R₃P₃L₃]내에 포함된 패리티워드 P³와 연관된다.

제8a도로부터 디인터리브된 데이타블럭 [P₀R₀L₀] 및 [P₁R₁L₁]내에 포함된 패리티워드가 에러성으로 확인되어지므로 에러 교정회로(32)는 상기 블럭내의 PCM워드를 교정하지 않음을 알 수 있다. 더우기 데이타블럭 [P₂R₂L₂]내에서는 두워드가 에러성으로 확인되어지므로 에러 교정회로는 작동하지 않는다. 그러나 데이타블럭 [P₃R₃L₃]에서는 단지 PCM워드 R₃만 오차성으로 확인된다. 그러므로 만약 에러교정회로(32)가 금지되지 않는다면 PCM워드 R를 잘못 교정할 것이다. 이러한 교정작동은 방지되어져야만 한다. 왜냐하면 이러한 디인터리브된 데이타 블럭은 데이타공급원 #1으로부터 추출된 PCM워드 L₃를 포함하며 그리고 데이타 공급원 #2로부터 추출되는 잔여워드를 포함하기 때문이다. 그리고 이들 사이에 어떤 상관성이 없이 때문에 어떠한 에러교정도 에러성이 된다. 그러나 제8e도에서 도시된 바와같이 데이타 블럭간격 TB₄동안 의사 에러플랙을 발생하므로써 의사 에러플랙과 연관된 에러교정회로(32)는 패리티워드 P₃를 에러성으로 해석한다. 그러므로 에러교정회로(32)는 디인터리브된 데이타 블럭 [P₃R₃L₃]을 두개의 에러성 워드를 포함하는 것으로 해석하고 또한 이에 따라서 에러교정회로는 에러교정 작동을 수행하지 않는다.

에러 교정회로(32)에 공급되는 잔유디인터리브된 데이타 블럭은 동일 데이타공급, 원즉 데이타 공급원#2에서 추출되는 워드를 포함한다. 단일 에러성 워드를 포함하는 상기 데이타 블럭에 대해 에러 교정회로(32)는 상기 워드를 교정하도록 통상의 방법으로 작동한다.

에러 교정회로(32)가 작동되지 않을 경우 보상회로(33)는 상술된 방법으로 정확하지 않은 워드를 대략치로 바꾸도록 작동한다.

그러므로 에러 간격이 셋또는 그 이상의 전송블럭을 점유할 때는 점유하지 않을때 작동이 이행되는 에러성 에러교정작동은 이행되지 않는다. 상술된 실시예에 있어서, 펄스 발생기(39)에 의하여 제공된 의사 에러플랙은 디인터리브된 패리티 워드와 연관된다. 비록 이러한 의사 에러플랙이 디인터리브된 PCM워드와 연관되었다 할지라도 이것은 에러 보상작동을 만족시키지 못하므로 적당치 않다.

제9도에서는 타임 인터리브된 인코드의 또다른 실시예가 도시되었다. 이러한 인코드는 좌우채널 PCM워드를 다수의 좌우 채널 시리즈로 분포분포하도록 작동한다. 따라선 인코드는 분리좌우채널 시퀀스 SL 및 SR내로 PCM워드의 단일 채널을 분배하도록 상술된 분배기(22)와 유사한 분배기(22A)를 포함한다. 상기 시퀀스는 시퀀스 SL에 응답하여 좌채널 시리즈 SL₁,SL₂및 SL₃를 제공하며 시퀀스 SR에 응답하여 우채널시리즈 S₁, S₂및 S₃를 제공하는 또다른 분배기(22B)에 공급된다. 예를들자면 만약 좌채널 시퀀스 SL이 좌채널 PCM워드 L_-1, L_-1, L_-0, L₁, L₂, L₃, L₄, L₅및 L₆로 구성되고 그리고 우채널 시리즈는 우채널 PCM워드 R_-2, R_-1, R_-0, R₁, R₂, R₃, R₄, R₅및 R₆로 구성된다면 분배기(22b)는 이러한 연속워드를 다음의 병렬워드 데이타블럭으로 [L_-2R_-2L_-1R_-1L₀R₀] [L₁R₁L₂R₂L₃R₃] 및 [L₄R₄L₅R₅L₆R₆] 분배하도록 작동한다. 이들 데이타 블럭내의 각 워드가 시리즈 SL₁', SR₁', SR₂', SL₂' 및 SR₃중의 각각의 하나에 제공되는 것이 적당하다. 그러므로 각 데이타 블럭은 세개의 좌채널워드와 3개의 우채널 워드로 형성된다.

제9도에서 도시된 인코더는 다수의 입력을 갖는 패리티 워드 발생기(23)를 포함하며 이들 각 입력은 제각기 데이타 블럭내에 포함된 각 워드를 수신하도록 접속된다. 상기 패리티 워드발생기는 예를들어 상술된 패리티 워드 발생기(23)과 유사한 모둘로 2가산기를 포함한다. 또한 다른 에러 고정워드 발생기(44)는 데이타 블럭내에 포함된 각 워드를 수신하도록 접속되어 있다. 에러 교정워드 발생기(44)는 공급되는 PCM워드에 관한 패리티형 워드를 발생하는 ab근접 인코더일 수 있다. 예를들자면 데이타 블럭 [L₁R₁L₂R₂L₃R₃]이 분배기(22)에 의하여 인코더(44)에 공급된다고 가정하자. 이러한 인코더는 다음과 같이 표시되는 패리티워드 Q₁을 발생한다.

Q₁=T⁶L₁

T⁵R₁

TL₂

T²L₃

TR₃여기에 T는 d=3인 d차발생 다항식 G(x)의 매트릭스이다. 만약 d가 3이라면 발생다항식 G(x)는 가로이스 필드 GF (2)상의 감소 다항식이다. 그리고 이러한 감소다항식은 G(x)=1+x+x³이므로 T는 다음과 같이 표현되어진다.

패리티워드 Q₁, T₁T², T³, T⁴및 T⁵을 나타내는 상기 방정식은 모두 제각기 다르다. b근접인코더(44)에 의하여 발생된 Q패리티 워드와 패리티 워드 발생기(23)에 의핸 발생된 P패리티워드 및 각 PCM워드는 모두 시간 지연회로 24a……24g에 공급된다. 상기 시간지연회로는 PCM 및 패리티 워드를 시간 타임 인터리브시키기 위해 공급된 워드에 각 시간 지연을 인가한다. 특히 좌채널 시리즈 SL₁은 OD만큼 지연되며(즉 지연되지 않으며)우채널 시리즈 SR₁은 D만큼 지연되고 좌채널 시리즈 SL₂은 2D만큼 지연되고 우채널 시리즈 SR₂는 3D만큼 지연되며 좌채널 시리즈 SR₂는 4D만큼 지연되고 우채널시리즈 SR₃는 5D만큼 지연되며 P패리티시리즈 5P는 6D만큼 지연되고 Q패피티시리즈 SR는 7D만큼 지연된다. 이러한 시간지연회로에서 지연된 량 D는 두 연속 데이타 블럭에 의하여 점유된 시간과 동등하다. 또한 어떤 두시간 지연 사이의 최소 차이는, 와 동등한 것으로 된다. 지연회로의 출력에서 제공된 타임 인터리브된 PCM및 패리티워드는 합성기(25)에 공급되며 CRC시리즈 SC를 제공하는 상술된 CRC발생기와 동등하다. 상기 시리즈 SC내에 포함된 각 CRC워드는 RCC발생기에 공급된 타임 인터리브된 PCM및 패리티 워드에서 추출된다. 발생된 CRC워드와 이들 타임 인터리브된 PCM 및 패리티워드는 타임 인터리브된 전송 블럭을 구성한다. 설명된 예에 있어서 각각의 상기 타임 인터리브된 전송 블럭이

PCM워드, 두 에러교정(또는 패리티) 워드및 하나의 CRC코드워드로 구성된다. 이러한 특정예에 있어서 n은 6이다. 그러나 n은 다른 적당한 정수가 될 수 있다.

합성기(250는 공급된 제각기의 타임 이터리브된 전송블럭을 직렬화하는 전술된 혼합기와 동일하다. 연속적이고 직렬화된 전송블럭은 출력단에서 제공되어지며 그리고 직렬화된 전송블럭 내의 블랭크주기 형성을 위해 시간축 압축회로에 공급되어지며 상기 블랭크 주기들의 제각기는 삽입되는 비데오동기 신호를 갖는다.

제9도에 도시된 인코드는 상술된 계류중인 미합중국 특허원 제86,677호내에서 설명된 인코드와 유사하다.

필요하다면 에러 교정워드 발생기(44)는 또다른 종래의 발생기일 수도 있으며 근접인코드로만 제한되어질 필요는 없다. 사용되는 에러교정 워드발생기의 특정형태에 관계없이 각 전송 블럭내에 두개의 패리티워드를 제공하므로써 디코드는 각 수신된 데이타 블럭내에 포함되는 두 개의 에러성 PCM워드를 교정하는 능력을 가짐을 인지하여야만 한다. 타임 인터리브된 코드에 기인한 버스트 에러분산에 연관되 상기 능력은 에러교정 형태를 보강시킨다.

제9도에 도시된 실시예에 있어서 합성기(25)는 제11a도에서 검출된 직렬화전송 블럭을 제공한다. 만약 D가 두데이타 블럭간격과 효과적으로 같은 시간 지연이라면 분배기(22b)가 데이타블럭 [L₁R₁L₂R₂L₃R₃]를 제공하는 시점에서 합성기(25)의 출력에서 제공된 타임 인터리브된 전송블럭은 [L₁R_-5L_-14R_-16L_-21R_-27P_-35Q_-41C₁]이다. 이러한 직렬화 전송블럭에 응답하여 제공된 의사비데오 신호는 제11b도에 도시되어 있다. 이것은 각직렬화 전송블럭이 비데오 정보의 "라인간격"에 대응하며 전송블럭 자신은 참조번호(46)로써 표시되며 데이타 동기신호(45)가 선행되며 백색 레벨기준신호(47)가 뒤따르며 그리고 수평동기신호 11B에 의하여 한정된 라인 간격내에 포함되어 있다. 제11도에서 도시된 파형을 갖는 PCM인코드 신호는 종래의 VTR로 용이하게 기록되어진다.

제11a도에서 도시된 각각의 순차적으로 수신된 전송블럭을 디코드하도록 되어있으며 제9도에 도시된 인코드에 대응되는 디코드의 실시예는 제10도에 도시되어 있다. 상기 디코드는 분배기(29) CRC체크회로(30)시간 지연회로(31a)……(31g)에러 보상회로(32) 및 합성기(33) 및 합성기(34)로 구성된다. 분배기(29)는 제10도의 분배기가

병렬 PCM워드 및 두패리티워드 및 한 CRC워드로 각 수신된 타임인터리브된 전송블럭을 디멀티플랙서로 사용되는 것을 제어하고 제3도에 도시된 분배기와 동등하다. 상술된 예에서는 n=6이다. 그러므로 제11a도에 도시된 전송블럭은 분배기(29)의 다중채널 출력단에서 병렬워드 형태로 공급되어지며 이들 출력단은 시리즈 SL₁, SR₁₁, SL₁₂SR₁₂, SR₁₃, SP₁₃, SP₁, SQ₁및 SC에 각각 대응한다.

수신된 전송 블럭내에 포함된 모든 타임인 터리브된 워드는 CRC체크회로(30)에 공급된다. 이러한CRC체크회로는 에러상이 되는 수신된 타임 터인리브된 전송블럭내에 포함된 모든 워드를 지정 또는 확인하는 상술된 방법과 같은 기능을 갖는다. 즉 CRC체크회로는 수신된 전송블럭내의 에러를 검출하며 그리고 에러가 검출된 경우에 수신된 전송블럭내에 포함된 각 워드와 연관된 에러플랙을 세트한다.

시간 지연회로(31a)……(31g)는 시간지연을 수신된 각 전송블럭내에 포함되어 있는 타임 인터리브된 워드에 인가하기에 적합하며 상기 시간지연은 제9도에서 도시된 인코드에 의하여 인가된 시간지연에 역으로 관련된다. 따라성 인코드내에서 어떠한 시간지연이 되지않고 시리즈 SL₁내에 포함된 각각의 좌채널 PCM워드는 시간지연 회로(31A)에 의하여 최대시간 지연 7D가 되도록 한다. D시간 유니트의 인코더 시간지연이 되는 시리즈 SR₁내에 포함된 우채널 PCM워드는 시간지연회로(31b)에 의하여 6D만큼 시간지연이 된다. 동일한 형태로 시리즈 SL₁₂는 시간 지연회로(31b)에 의하여 5D의 시간지연이 되며 시리즈 SR₁₂는 시간과 지연회로(31d)에 의하여 4D의 시간지연이 되고 시리즈 SL₁₃은 시간지연회로(31e)에 의하여 3D의 시간지연이되고 시리즈 SR₁₃은 시간지연회로(31f)에 의하여 2D의 시간지연이 되고 시리즈 SD₁은 시간 지연이 되고 시리즈 SD₁은 시간 지연되지 않는다. 그러므로 타임 인터리브된 PCM 및 패리티워드로써 구성된 원래의 시간 배열데이 타블럭은 시간 지연회로의 출력에서 제공된다. 타임 디인터리브된 블럭은 지연된 시리즈지연된 시리즈 SL₁₁지연된 시리즈 SR₁₁₁, 지연된 시리즈 SL₁₁₂, 지연되 시리즈 SR₁₁₂, 지연된 시리즈 SL₁₁₃지연된 시리즈 SR₁₁₃, 및 비지연 패리티 시리즈 SP₁₁로써 구성되며 이들 시리즈 각각의 타임디인터리브된 워드는 각각의 시간지연회로의 출력에서 제공된 에러플랙으로써 확인되어진다.

에러 교정회로(32)는 이러한 타임 디인터리브워드와 연관된 에러플랙과 함께 각 데이타 블럭내에 포함된 디인터리브된 PCM및 패리티 워드를 수신하도록 접속된다. 이러한 에러 교정회로는 계류중인 미합중국 특허원 제195,625호에 기술된 형태의 것이 될 수 있다. 에러 교정회로에 두개의 패리티 워드 PI 및 QI가 공급되므로써 디인터리브된 데이타 블럭내에 포함된 두 에러성 PCM워드는 교정될 수 있다. 예를들자면 에러교정회로(32)는 디인터리브된 데이타 블럭내에 포함된 R 패리티워드 및 PCM워드로부터 제1신드롬을 형성하며 또한 데이타블럭내에 포함된 PCM워드와 Q패리티 워드로분터 제2신드롬을 형성한다. 이들 신드롬은 즉 4개의 연속전송블럭에 영향을 주는 버스트 에러는 교정될 수 있다.

디인터리브된 데이타 블럭내의 3 또는 그이상의 PCM 워드가 에러성이거나 또는 데이타 블럭내의 패리티워드가 에러성인 경우 에러교정회로(32)는 PCM워드를 교정하지 못한다. 따라서 에러성이며 에러플랙이 세트된 이들 PCM워드는 에러 보상회로(33)에 공급된다. 이러한 에러보상 회로는 정확하지 않은 PCM워드에 대하여 정확한 값에 접근하는 기능이 있는 전술된 에러 보상회로와 유사하다. 이후에 교정/보상된 PCM워드는 보상회로(33)에 의하여 합성기(34)에 공급되며 여기에서 이 신호는 단일 PCM채널내로 멀티플랙서되고 출력단(35)에 공급된다. 이러한 PCM의 단일 채널은 예를들어 스피커(20)를 구동하도록 아날로그 그 형태로 변환되어 사용된다.

제6도에 의 실시예가 기술된 본 발명은 제9도 및 제10도에서 도시된 타임인터리브된 인코더/디코더로 사용되기에 적절하다. 제6도의 실시예에는 두분리 신드롬 형성회로로써 신드롬 형성회로(41)가 구성되어질 수 있도록 변형될 수 있으며 하나는 P패리티 워드에 응답하여 신드롬을 형성하기 위한 것이고 또다른 하나는 Q패리티 워드에 응답하여 신드롬을 형성하기 위한 것이다.

NOR게이트(40)에는 각 PCM 및 패리티 워드에 연관된 에러 플랙이 공급되며 단안정 멀티 바이브 레이터(48)에는 10데이타 블럭 간격의 주기를 갖는 시정수가 제공된다. 또한 펄스발생기(39)는 예를들어 9데이타 블럭간격을 갖는 의사에러 플랙이 제공된다.

본 발명은 제10도에 도시된 디코더 실시예로써 작동이 간략하게 설명된다. 제12a도는 연속 디인터리브된 데이타 블럭을 나타내는 타이밍 다이어그램이다. 디인터리브된 패리티 및 PCM워드이 시리즈는 시리즈 SQ₁, SP₁₁, SR₁₃, SR₁₁₃, SL₁₁₃, SR₁₁₂, SL₁₁₂및 SP₁₁₁로써 도시되어지며 각 시리즈는 연관된 시간지연을 갖는다. 실선은 데이타 공급원 #1에서 추출된 워드를 나타내며 파선은 데이타 공급원로부터 추출된 디인터로브된 워드를 나타낸다. 상술한 바와같이 타임 인터로브된 전송 블럭은 우선 데이타 공급원#2으로부터 디코더에 공급되며 이후에 제12a도에서 빗금친 영역으로 표시된 에러 간격을 나타내는 전이 주기 동안 연속 전송 블럭은 데이타 공급원#2로부터 공급되어진다. 제12a도에서 도시된 예에 있어서, 데이타 에러간격은 단지 단일의 수신된 타임 인터로브된 전송 블럭에 영향을 준다라고 가정된다. 제12a도는 이러한 전이 간격에 기인한 에러가 분산되는 특정 데이타 블럭을 도시한다. 편리하게 패리티 시리즈 SQ₁은 기준으로써 사용되어지는데 왜냐하면 이시리즈는 제10도에 도시된 디코더에 의하여 지연되지 않기 때문이다. #제12b도는 연속 인터디리브된 데이타 블럭에 응답하여 예를들어 NOR게이트(40)에 의하여 제공된 비에러신호 SD를 나타낸다. 제12c도는 디인터리브된 P패리티 시리즈 SP₁₁에 응답하는 신드롬 형성회로에 의해 형성된 신드롬 신호 SS₁을 도시한다. 이러한 신드롬 신호 SS₁는 주기 TD₂의 시초부에서 시작됨을 알 수 있다. 즉 이러한 신드롬 신호는 지연된 P패리티 시리즈에서 에러로서 시작된다. 제12d도는 Q패리티시리즈 SQ₁에 응답하여 신드롬 형성회로에 의하여 형성된 신드롬 신호 SS₂를 도시한다. 이러한 신드롬 신호 SS₂는 주기 TD₁의 시초부에서 시작하여 즉 이러한 신드롬 신호는 디인터리브된 Q패리티시리즈 SQ₁내의 검출된 에러로 시작된다. 두 신호 SS₁및 SS₂는 디인터리브된 데이타 블럭내의 최종 에러가 검출된 경우에 끝이 나며 신드롬 신호는 지연된 시리즈 SL₁₁₁내의 에러가 검출된 후에 종료한다. 디인터리브된 데이타 블럭내에 있는 에러만 빗금으로 표시되어 있다. 제6도에 도시된 실시예가 제10도의 디코드와 함께 사용되어진 경우 AND게이트(42)에는 신드롬 신호 SS₁(제12c도)와 비에러신호 SD(제12a도)가 공급되어짐을 알 수 있다. 그러므로 AND게이트의 합성 출력은 제12e도에서 도시된 바와같이 나타난다. AND게이트(제12a도)의 출력에서 최초 부(극성)전이가 제12f도에서 도시된 금지펄스 PC를 발생하는 단안정 멀티 바이브 레이터(48)을 트리거하도록 사용되어진다. 단안정 멀티 바이브 레이터의 시정수는 다섯 주기 TD와 동등하며 즉 10개의 연속 데이타 블럭에 의한 시간 간격과 동등하다. 그러므로 에러 고정회로(32)는 시리즈 SR₁₁₃내에 수신되어지는 시간으로부터 제1디인터리브된 에러성 PCM워드가 최종 디인터리브된 에러성 PCM워드 시리즈 SL₁₁₁에포함된다)가 수신되는 시간까지 상기 금펄지스 PC에 의하여 비작동된다. 제12a도에서 금지펄스 PC의 기간동안 각 디인터리브된 데이타 블럭이 데이타 공급원 #1로부터 추출된 적어도 한 PCM워드와 데이타 공급원 #2으로부터 추출된 잔유 PCM워드로 구성됨을 알 수 있다. 데이타 블럭이 다른 데이타 공급원으로부터 추출된 PCM워드를 포함하는 경우 모든 PCM워드는 상관성이 없으므로 에러 교정은 적절하게 수행되지 않는다. 에러성 교정을 방지하도록 금지펄스 PC는 에러 교정회로(32)를 상기 합성된 PCM워드가 존재하는 간격 동안에는 작동하지 못하도록 한다.

제12a도 및 제12f도에서 주기 TD₁및 TD₂동안에는 에러 교정이 필요치 않다. 왜냐하면 상기 주기동안 존재하는 에러는 패리티 워드의 에러이기 때문이다. 주기 TD₃내지 TD₇동안 상기 각 주기의 제1반주기 동안 제공되는 디인터리브된 데이타 블럭내에 포함된 한 PCM 워드내에 에러가 존재한다. 보통 작동 동안, 에러 교정회로(32)는 이러한 에러성 PCM워드를 교정하도록 작동한다. 그러나 간격 TD₂내지 TD₇동안 제공되는 각, 디인터리브된 데이타블럭은 공급원 #1에서 추출된 적어도 하나의 워드와 공급원 #2로부터 추출된 잔유 PCM워드를 포함한다. 이러한 데이타 공급원 사이에는 상관성이 없으므로 이러한 대이타 블럭내의 에러성 PCM워드는 교정되지 않는다. 따라서, 상기 PCM워드의 에러성 "교정"을 방지하도록 에러 교정회로(32)는 상기 주기 TD₃내지 TD₇동안 금지 펄스 PC에 의하여 비작동된다. 그럼에도 불구하고 비록 에러성 PCM워드는 에러 교정회로(32)에 의하여 교정되지 않았다 할지라도 교정된 PCM워드의 근사치는 에러 보상회로(33)에 의하여 대치된다.

주기 TD₈동안 시리즈 SL₁₁₁내에 포함된 PCM워드는 에러성이다. 그러나 이러한 PCM워드를 포함하는 디인터리브된 데이타 블럭내의 모든 잔유 PCM 및 패리티 워드는 동일 데이타 공급원에서 추출되어진다. 즉, 이러한 데이타 블럭내에 포함된 모든 워드는 데이타 공급원 2에서 추출된다. 그러므로 시리즈 SL₁₁₁내에 포함된 에러성 PCM워드는 통상적인 패리티 또는 b-근접 에러 교정 작동에 부합되어 에러 교정회로(32)에 의하여 교정될 수 있다.

비록 여기에서 도시되지 않았지만 만약 데이타 에러 간격이 D와 똑같은 길이를 나타낼 경우, 예를들어 비에러 신호 SD는 신드롬 신호 SS₂에 의하여 한정된 간격을 통하여 2진수 0레벨에서 유지된다. 그러므로 제12e도에서 도시된 바와같이 AND게이트(42)의 출력은 0레벨에서 유지된다. 또한 단안정 멀티 바이브 레이터(48)는 트리거되지 않고 금지펄스 PC는 발생되지 않는다.

그럼에도 불구하고 D 또는 그 이상의 데이타 에러 간격의 발생은 상술된 바와같이 계수기(37) 및 검출기 (38)의 조합에 의하여 검출되어진다. 예를 들자면 데이타 에러 간격은 제13a도에서 도시된 바와 같이 2.5D로 가정된다. 따라서 CRC 체크회로(30)는 제각기 5개의 연속 수신 전송 블럭내의 에러를 검출한다.

만약 에러 교정회로(32)가 작동되지 않는다면 주기 TD₃의 후반 절반동안 제공되는 디인터리브된 데이타 블럭내에서, 시리즈 SR₁₁₃내에 포함되는 PCM워드는 에러를 가지며 데이타 공급원로 #2부터 추출되나, 잔여 PCM워드는 교정되고 데이타 공급원로 #1부터 추출된다. 에러 교저회로는 주기 TD₃의 후반 절반동안 시리즈 SR₁₁₃내의 에러성 PCM워드를 고정하도록 작동할 것이다. 그러나 이러한 오차 교정 작동은 적당치 않다. 왜냐하면 디인터리브된 데이타 블럭내에 포함된 워드가 추출되는 데이타 공급원이 합성되어 있기 때문이다. 마찬가지로 주기 TD₄의 후반 절반동안 수신되는 디인터리브된 데이타 블럭에 있어서, 시리즈 SR₁₁₃및 SL₁₁₃내에 포함되어 있는 PCM워드는 에러성이나, 상기 디인터리브된 데이타 블럭내의 잔유워드는 에러성이나, 상기 디인터리브된 데이타 블럭내의 잔유워드는 에러성이 아니다. 상기 데이타 블럭내에 포함되어 있는 잔유 비에러성 PCM워드와 마찬가지로 에러 교정회로(32)는 통상적으로 이러한 데이타 블럭내에 포함된 잔유 비에러성 PCM워드 및 P패리티 및 Q패리티 워드에 응답하여 두 에러성 PCM워드를 교정하도록 작동한다. 그러나 이러한 작동은 PCM워드의 에러성 교정을 제공할 것이다. 왜냐하면 이들 에러성 워드는 데이타 공급원 2에서 추출되었으나 상기 데이타 블럭내에 포함된 잔유 PCM워드는 데이타 공급원로 #1부터 추출되었기 때문이다. 데이타 공급원들 사이의 상관관계의 결여는 적당한 에러 교정을 방지한다. 상술한 에러성 교정 작동은 각주기 TD₅, TD₆및 TD₇의 후반 절반동안 제공되는 디인터리브된 데이타 블럭내에서 에러성으로 확인되었더 두 PCM워드에 대하여 수행될 것이다.

본 발명은 이러한 주기 동안 이러한 에러성 오차 교정 작동을 방지하도록 한다. 그러므로 제1에러성 전송 블럭을 수신한 후 지연된 시간 2.5D에서 계수 5로 계수기(37)를 증가시키도록 CRC 체크회로가 제5수신된 전송블럭내의 에러 존재를 검출할때에 검출기는 이러한 선정된 계수를 검출하여서 펄스 발생기(38)를 트리거 하도록 한다. 펄스 발생기는 지연시간 7D에서 끝나는 기간을 갖는 의사 에러 플랙을 발생한다. 상기 의사 에러 플랙은 상술된 OR게이트(36)와 유사한 OR게이트인 적절한 OR게이트에 의하여 제13b도에 도시된 Q패리티 워드와 연관되어진다. 그러므로 각 주기 TD₃, TD₄, TD₅, TD₆및 TD₇의 후반 절반 동안 Q패리티 워드는 에러성으로 확인되어진다. 각각의 이들 주기의 후반 절반 동안 각 디인터리브된 데이타 블럭내의 2PCM워드는 에러성으로 확인되어진다. 그리고 Q패리티 워드가 각 데이타 블럭에 대하여 에러성이므로 에러 교정회로(32)는 두 에러성 PCM워드를 교정할 수 없다. 그러므로 이들 PCM워드는 교정되어지지 않고, 부적당한 교정 작동은 금지된다. 그럼에도 불구하고 비교정성 PCM워드는 보상회로(33)의 작동결과인 근사치로써 대치된다. 따라서 데이타 공급원로 #1부터 추출된 워드와 데이타 공급원로 #2로부터 추출된 다른 워드를 포함하는 각각의 디인터리브된 데이타 블럭은 에러 교정되지 않는다. 이것은 에서성 에러 교정 작동을 피할뿐만 아니라 에러성 교정 PCM워드에 기인한 필요치 않은 음의 발생을 방지할 수 있다.

제13c도는 본 발명의 변형을 나타낸 것이며, 제10도의 디코더가 사용될때, 펄스발생기(39)에 의해 발생되는 의사 에러 플랙은 수신된 제6전송 블럭내에 포함되어 있는 각 워드에 관련된 에러 플랙에 추가된다. 이것은 각각의 에러 플랙을 확대하여 2.5D의 실제 주기보다 긴 3D로 신장되게 한다. 제13c도에 있어서 주기 TD₃, TD₄, TD₅, TD₆및 TD₇동안에 발생되는 디인터리브된 데이타 블럭은 3개의 에러성 PCM워드를 포함한다. 비록 에러 고정회로(32)가 각각의 디인터리브된 데이타 블럭내의 두 에러성 PCM워드를 고정하는 능력이 있다. 할지라도 3개의 에러성 PCM워드의 존재는 에러 고정회로를 비작동시킨다. 제13a도에 관한 상술된 본 발명의 실시예에 있어서, 일반적으로 CRC체크회로(30)는 5개의 연속 수신된 전송 블럭에 각각의 에러 존재를 검출할 때, 다음에 뒤따르는 m 전송 블럭내에 포함된 패리티 워드는 에러성으로 지적되어진다. 제13도에서 도시된 예에 있어서, 패리티 워드는 다음에 뒤따르는 9개의 전송 블럭들내에서 에러성으로 지적되어진다. 이것은 제13a도내에 도시된 방법에 있어서의 Q패리티 워드와 연관된 에러 플랙을 확대시킨다. 즉 Q패리티 워드와 연관된 에러 플랙은 14연속 전송 블럭이 수신되는 동안 세트된다. 따라서 데이타 공급원 #2으로부터 추출된 다른 워드 및 데이타 공급원 1으로부터 추출된 워드를 포함하는 디인터리브된 각 전송 블럭에 있어서 상기 각 블럭내에 적어도 3개의 워드가 에러성으로서 확인된다. 에러 고정회로(32)가 어떤 디인터리브된 데이타 블럭내에서 2개 이상의 에러성 PCM워드를 고정하도록 작동할 수는 없다는 것을 상기해야 한다. 본 발명은 어떤 양호한 실시예를 참고로 하여 도시하고 설명하였지만 본 발명의 기술 분야에서 숙달된 자는 본 발명의 범위와 정신으로부터 벗어남이 없이 여러가지 변환 및 변형을 할 수 있음을 인지 하여야 한다. 예를 들면 전술된 실시에에 있어서, 최소 또는 기본 시간 지연 유니트 D는 두 개의 전송 또는 데이타 블럭에 의해 점유되는 시간주기와 동등한 것으로 할 수도 있다. 즉 D는 2개의 전송 블럭 간격에 동등한 것으로 알 수도 있다. 만약 필요하다면)다른 적당한 지연들이 데이타 공급원들 사이의 전이 결과로써 제공되어지는 버스트 오차 간격의 교정성 길이를 증가하도록 사용되어질 수 있다. 또다른 변형으로써 제9도 및 제10도에서 도시된 실시예에서 PCM시리즈 SL₁……SR₃및 패리티 시리즈 SP는 인터리브된 보조 블럭을 제공하도록 인터리브 되어질 수 있으며 각, 타임 디인터리브된 보조 블럭내의 각 PCM 및 패리티 워드는 특히 계류중인 미합중국 특허원 제195,625호에서 기술된 바와같은 합성 디인터리브된 전송 블럭을 제공하도록 패리티 시리즈 SQ로 인터리브된다. 또한 비록 패리티 워드가 각 전송 블럭내에 포함된 에러교정 워드로 설명되어졌지만 다른 에러 교정 기술에 의하여 추출된 에러 교정 워드가 사용될 수 있음을 본 발명의 분야에 통상적으로 숙련된 자는 쉽게 알 수 있다.

따라서, 첨부된 청구범위는 다른 많은 변형 및 변화와 상술한 내용을 포함하는 것으로 해석된다.

Claims (1)

1. 타임 인터리브된 PCM워드(SL, SR₁₁)와 에러 교정 코드(SP₁)와 에러 검출 코드(SC)를 각각 포함하는 제1및 제2선택적 데이타 공급원에서의 연속적 전송 블럭을 수신하고, 상기 에러 검출 코드(SC)를 사용하여 수신 전송 블럭의 에러 포함여부를 검출하고 에러 검출신호를 출력하는 에러 검출기(30)와 상기 타임 인터리브에 대응하여 상기 수신 전송 블럭을 타임 디인터리브하고, 타임 디인터리브된 PCM워드(SL₁₁, SR₁₁₁)와 에러 교정 코드(SP₁)를 포함하는 인터리브된 블럭을 회복하는 디인터리브 수단(31)과 상기 디인터리브 수단(31)에 결합되고, 디인터리브된 블럭에 포함되는 에러 PCM워드(SL, SR₁₁)를 상기 디인터리브된 블럭에 포함되고 남은 PCM워드와 에러 교정 코드(SP₁)로 교정하는 에러교정회로(32)를 갖는 PCM신호 처리장치에 있어서, 상기 에러 검출기(30)로부터 출력되는 에러 검출신호에 의해 에러를 포함하는 상기 수신정보 블럭의 수가 소정의 길이를 초과하느냐의 여부를 검출하고 검출신호를 출력하는 검출수단(37, 38), 혹은, 상기 디인터리브된 블럭에 포함되는 MPC워드(SL₁₁, SR₁₁₁)와 에러 교정 코드(SP₁)로부터 신드롬을 형성하는 신드롬 형성회로(41)와 상기 검출수단(37, 38)으로부터 출력된 검출신호에 따라서, 혹은 상기 에러검출기(30)로부터 출력되는 에러 검출신호와 상기 신드롬 형성회로(41)로부터 형성되는 신드롬과의 관계를 검출하여 상기 에러 교정회로(32)에 있어서의 에러교정을 금지하거나 출력신호를 억압하는 수단(40, 41, 42, 48)을 구비하고 상기 제1 및 제2의 선택적 데이타 공급원으로부터의 PCM워드가 신호 에러 구간을 거쳐서 연속적 전송 블럭으로서 수신되는 경우, 상기 제1 및 제2의 선택적 데이타 공급원에 포함되는 이종의 PCM워드를 사용한 교정 오동작에 의한 이상 데이타의 발생을 방지하는 것을 특징으로 하는 PCM신호처리 장치.

Images