KR920000164B1 - 에러 정정 방법 및 장치 - Google Patents

에러 정정 방법 및 장치 Download PDF

Info

Publication number
KR920000164B1
KR920000164B1 KR1019830001780A KR830001780A KR920000164B1 KR 920000164 B1 KR920000164 B1 KR 920000164B1 KR 1019830001780 A KR1019830001780 A KR 1019830001780A KR 830001780 A KR830001780 A KR 830001780A KR 920000164 B1 KR920000164 B1 KR 920000164B1
Authority
KR
South Korea
Prior art keywords
error correction
data
error
digital
symbols
Prior art date
Application number
KR1019830001780A
Other languages
English (en)
Other versions
KR840004840A (ko
Inventor
쯔네오 후루야
가쯔야 호리
Original Assignee
소니 가부시끼가이샤
오오가노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7222082A external-priority patent/JPS58188315A/ja
Priority claimed from JP58025815A external-priority patent/JPH0767088B2/ja
Application filed by 소니 가부시끼가이샤, 오오가노리오 filed Critical 소니 가부시끼가이샤
Publication of KR840004840A publication Critical patent/KR840004840A/ko
Application granted granted Critical
Publication of KR920000164B1 publication Critical patent/KR920000164B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
    • H03M13/2924—Cross interleaved Reed-Solomon codes [CIRC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1809—Pulse code modulation systems for audio signals by interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G11B27/3063—Subcodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/34—Indicating arrangements 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G11B2020/10537—Audio or video recording
    • G11B2020/10592—Audio or video recording specifically adapted for recording or reproducing multichannel signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2545—CDs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Abstract

내용 없음.

Description

에러 정정 방법 및 장치
제1도 및 제2도는 본 발명의 실시예에 따른 컴팩트 디스크에 기록된 디지탈 정보 데이타의 구성을 설명하는데 사용된 개요.
제3a도 내지 제4b도는 컴팩트 디스크의 서브 코딩을 설명하는데 사용된 개요도.
제5a도 내지 제6b도는 본 발명의 실시예에 있어서 에러 정정코드의 재생 데이타 매트릭스 및 패리티 체크 매트릭스를 도시한 도면.
제7도는 본 발명의 실시예의 기록 시스템의 회로 구성을 도시한 블럭도.
제8도는 본 발명의 실시예의 재생 시스템의 회로 구성을 도시한 블록도.
제9도는 본 발명의 실시예에 있어서 에러 정정 인코더의 구성을 도시한 블럭도.
제10도는 내지 제12도는 본 발명에 따른 에러 정정 인코더에 의해 인터리브 처리를 설명하는데 사용된 개요도.
제13도는 본 발명의 실시예에 있어서, 에러 정정 디코더에 의한 구성을 도시하는 블럭도.
제14도 및 15도는 본 발명에 따른 에러 정정 인코더에 의한 다른 실시예에서의 인터리브 처리를 설명하는데 사용된 개요도.
* 도면의 주요부분에 대한 부호의 설명
10 : 메인 채널의 에러 정정 인코더 12 : P채널 및 Q채널에 관한 인코더
13 : R채널 내지 W채널에 관한 인코더
20 : 컴팩트 디스크의 재생 신호가 공급되는 입력 단자
25 : 메인 채널의 에러 정정 회로 33 : 서브 코딩 신호의 디코더
51 : Q체크 데이타 발생기 52 : P체크 데이타 발생기
53 : 인터리브 회로 91 : 디인터리브 회로
92 : P디코더 93 : Q디코더
본 발명은 디지탈 정보 신호가 기록 매체나 광학 섬유의 전송 선로를 거쳐 전송될 때 디지탈 정보 데이타에 적용되는 에러 정정용 방법 및 장치와 그에 따라 코딩된 디지탈 정보 신호 재생 방법 및 장치에 관한 것이다.
광학식 디지탈 오디어 디스크 시스템(일반적으로 컴팩트 디스크 시스템이라 칭함)에 있어서, “모”디스크, “스탬퍼”디스크 등은 마스터 테이프로부터 재생된 데이타에 의거하여 종래의 아날로그 디스크와 유사한 광학 커팅 장치에 의해 생산된다. 이러한 “모”디스크상에는 디지탈 오디오 신호로 구성된 메인 채널과 제어용, 표시용 등의 데이타로 구성된 서브코팅 채널 및 프레임 및 동기 채널 등이 나선형 신호 트랙안에 기록된다. 이 “모”디스크로부터 다수의 복사 디스크가 압형된다.
종래 기술로 상세히 알려진 바에 의하면 에러 정정 코딩 처리는 메인 채널에서 실행된다. 서브 코팅 채널로서는 P, Q, R, S, T, U, V 및 W로 불리는 8개의 채널이 있다. 이들 8개의 서브 코팅 채널중 P 및 Q채널은 컴팩트 디스크가 재생될 때 뮤직 프로그램의 시작을 재생시키도록 뮤직 프로그램을 선택하여 재빨리 접근 동작시키는데 사용된다. 표시용 데이타 또는 오디오 데이타는 R 내지 W의 나머지 6개 채널에 삽입된다. 예를들면, 이들 6개의 R 내지 W채널에는 메인 채널에 기록되어 있는 뮤직 프로그램의 작곡자 또는 연주자 등을 설명하기 위한 화상 또는 오디어 데이타가 기록된다.
이들 서브 코딩 채널에는 실제로 표시 및 출력된 데이타 뿐만 아니라 인스트럭션 등의 제어 데이타를 기록하여 상기 언급된 종류의 원래 출력 데이타를 표시하고 서브 코딩 채널의 데이타를 처리하도록 할 필요가 있다. 그런, 서브 코딩 채널의 데이타 포맷은 상세히 규정되어 있지 않으며 그 에러를 정정하기 위한 방법도 아직 제안되어 있지 않다. 따라서, 제어 데이타는 서브 코딩 채널에서 표시용 또는 오디오 데이타를 정확히 처리해야 하므로 표시용 또는 오디오 데이타보다 더 중요하다. 그러므로, 재생시에는 제어 데이타에 가능한한 에러가 포함되는 것을 방지할 필요가 있다.
본 발명의 목적은 상기 언급된 서브 코딩 신호중의 R 내지 W의 6개 채널에서 에러 검출 및 정정 코딩이 디지탈 데이타로 실행되는 에러 정정 방법을 제공하는 것이다.
본 발명의 다른 목적은 CRC에 의한 에러 검출과는 달리 에러 정정 능력이 높고 또한 메인 채널에서의 데이타용 에러 정정 코드와 같은 대용량의 버퍼 메모리 및 복잡한 회로를 필요로 하지 않는 에러 정정 방법을 제공하는 것이다.
본 발명의 또다른 목적은 에러 검출 및 에러 정정 처리가 분할 단위에 의거하여 실행되는데 의해 화상 정보 또는 오디오 정보 등에서의 차이에 의해 분할 단위에 의거하여 에러 검출 및 정정을 다른 방법으로 실행할 수 있도록 한 에러 정정 방법을 제공하는 것이다.
본 발명의 또한 목적은 부호화된 정보 신호의 재생 방법 및 장치를 제공하는 것으로서 에러 정정 처리는 컴팩트 디스크로부터 재생될 서브 코딩 신호의 데이타 비율이 비교적 늦으므로 마이크로 컴퓨터로 실행할 수 있도록 하여 간단하고 저렴한 장치를 제공하는 것이다.
본 발명의 또한 다른 목적은 두 종류의 전송 데이타가 있을 경우 한 전송 데이타를 부호화하여 그 에러 정정 능력을 다른 전송 데이타의 에러 정정 능력보다 더 효과적으로 할 수 있도록 하는 에러 정정 방법을 제공하는 것이다.
본 발명의 또다른 특정한 목적은 동일한 전송선로를 통해 전송될 데이타에 다른 종류의 데이타가 포함되어 있을 때 보다 중요한 데이타에 대해서는 다른 데이타와 함께 공통으로 에러 검출 또는 에러 정정 처리가 실행되는 동시에 다른 데이타에 비해 전송 선로의 상호 거리가 크게 되는 데이타에 대해서는 에러 검출 또는 에러 정정 처리 및 인터리브 처리가 실행되어, 중요한 데이타에 보다 효과적인 에러 검출 또는 에러 정정 능력을 부여하여 데이타가 보호회도록 한 에러 검출 방법을 제공하는 것이다.
본 발명에 의하면, 코딩이 전송될 서브 채널에서 디지탈 정보 데이타에 의해 에러 정정 코딩이 실행되는 에러 정정 방법을 제공함에 있어서, 동기 신호에 의해 분할된 한 패킷(PACKET)내의 디지탈 정보 데이타를 분할 유니트로서 복수의 팩으로 분할하고, 에러 검출 또는 에러 정정용의 제1여유 코드를 각 분할 단위에 부가하며, 에러 검출 또는 에러 정정용의 제1여유 코드 및 각 분할 단위내의 디지탈 정보 데이타를 인터리브하는 단계를 포함하고, 상기 인터리브된 데이타는 프레임 동기 신호 및 메인 데이타와 함께 전송된다.
본 발명의 다른 장점 및 특징은 첨부된 도면을 참조한 적합한 실시예에 의한 설명으로부터 명백해진다.
이하, 도면을 참조하여 설명하기로 한다.
제1도 및 2도에는 컴팩트 디스크에 기록될 신호의 데이타 구성이 도시되어 있다.
제1도는 컴팩트 디스크에 기록된 데이타 스트림을 도시하고 있다. 한 프레임은 588비트의 기록 데이타로 구성되어 있고, 각 프레임에는 그 선두에 특정한 비트 패턴의 24비트 프레임 동기 펄스 FS가 부가되어 있다. 프레임 동기 펄스 FS의 뒤에는 직류분 억제 비트 RB(3비트)가 설치되어 전송될 디지탈 데이타의 직류 성분을 억제하는데 사용된다. 더우기, 그 뒤에는 각각 14비트 및 3비트 직류분 억제 비트 RB를 가진 0번 내지 32번째 데이타 비트 DB가 교대로 기록되어 있다. 이들 데이타 비트 DB중의 0번째 비트는 서브 코딩 신호 또는 사용자 비트로 불리며 관련 정보 또는 그와 유사한 정보를 표시하고 디스크 재생을 제어하는데 사용된다. 1번째 내지 12번째 및 17번째 내지 28번째 데이타 비트 DB는 메인 채널에서의 오디오 데이타용으로 할당된다. 나머지 13번째 내지 16번째 및 29번째 내지 31번째 데이타 비트 DB는 메인 채널에서의 에러 정정 코드의 체크 데이타용으로 할당된다. 각 데이타 비트 DB는 기록시에 8-14 변환에 의해 8비트의 데이타가 14비트로 변환된 것이다.
한 블럭은 상기 언급된 디지탈 신호의 98프레임으로 구성되고, 이러한 블럭 단위에 의거하여 각종 처리가 실행될 수 있다.
제2도는 98프레임이 병렬로 순차 배열된 한 블럭의 데이타 구성 상태를 도시하며 각 데이타 비트 DB는 8비트로 하여 도시되어 있으며 각 직류분 억제 비트는 도면을 간단히 하기 위해 생략되었다. 0번째 및 1번째 프레임에서 서브 코딩신호 P-W는 소정의 비트 패턴인 동기 패턴을 형성한다. Q채널에 대해서는 에러검출용의 CRC코드가 98프레임중의 종단측 16프레임에 삽입되어 있다.
P채널 신호는 뮤직 프로그램 및 포즈를 표시하는 프래그일 수도 있다. 특정 실시예에서, P채널 신호는 뮤직 프로그램 기간 동안 비교적 저레벨이고 이러한 프로그램의 사이 또는 포즈기간 동안 비교적 고레벨의 두 레벨 신호로 될 수 있다. 또한, P채널 신호는 기록 디스크의 리드 아웃 구간에서 2Hz의 주기 펄스로 될 수도 있다. 따라서, P채널에서의 이 2Hz 신호의 검출 및 계수는 지정된 뮤직 프로그램을 적당히 선택하여 재생하기 위한 디스크의 리드 아웃 구간을 표시함을 알 수 있다. Q채널은 동종의 제어를 보다 복잡하게 행할 수가 있다. 예를들면, Q채널의 정보를 디스크 재생 장치에 설치된 마이크로컴퓨터에 기억시킬 때, 한 뮤직 프로그램을 다른 것으로 신속하게 이동시킬 수가 있고, 더우기, 뮤직 프로그램의 재생동안 프로그램의 한부분에서 다른 부분으로 신속히 이동시킬 수 있으며, 따라서 기록된 뮤직 프로그램의 각각이 Q채널의 정보를 검출 및 처리하는데 의해 랜덤하게 선택될 수가 있다. 다른 R 내지 W채널은 기록 디스크에 기록된 뮤직 프로그램의 곡의 작사가, 작곡가, 연주가, 해설, 시 및 제목 등을 설명 내지 표시하는데 사용할 수도 있다.
또, 한 패킷은 한 블럭중의 동기 패턴과 P채널 및 Q채널을 제외한 96프레임 데이타로 구성된다. 제3a도에 도시된 바와같이, 이 (6×96)비트의 패킷은 또한 각각 24개의 심볼을 가진 4개의 팩 A, B, C 및 D로 분할된다. 각 팩의 최초 심볼은 지령이며, 그다음 19개의 심볼은 데이타이고 나머지 4개의 심볼은 각 팩의 에러 정정 코드의 체크 데이타이다. 이 지령은 6개의 비트를 가지며 그중 3비트는 모드이고 나머지 3비트는 제3도에 도시된 바와같은 아이템이다. 4개의 3비트 모드는 다음과 같이 정해진다.
(000) : 제로 모드
(001) : 그래픽 모드
(010) : 정지화 모드
(011) : 사운드 모드
아이템의 3비트는 상기 언급된 각 동작 모드의 보다 상세한 동작 모드의 정보를 나타낸다. 제로 모드는 서브 코딩 신호의 R 내지 W 채널에 대해 전체 정보를 기록하지 않는 경우이다. 이 제로 모드에 있어서 제4a도에 도시된 바와같이 모드 및 아이템의 6비트를 포함한 팩의 모든 비트는 제로이다.
모드의 3비트가 (001)인 그래픽 모드에서는, 제4b도에 도시된 바와같이 각 팩내의 데이타가 배열된다. 이 그래픽 모드로서 문자, 문장 등의 폰트(font)의 그래픽 동작을 행할 경우, 아이템의 3비트가 (001)이 되고, 표시 장치의 표시 영역전체의 데이타를 제어하는 풀 그래픽의 경우에, 아이템의 3비트가 (010)이 된다. 이 그래픽 모드의 각 팩의 제2번째 심볼이 인스트럭션이 된다. 이 인스트럭션은 모드 및 아이템으로 된 지령으로 규정되는 동작 모드중에 필요한 제어용의 지령을 부여한다. 이 그래픽 모드의 지령 및 인스트럭션의 2개의 심볼에 대하여 에러 정정 부호화 처리가 행해지고 그 결과 2개의 심볼의 체크 데이타가 부가된다. 또, 팩중의 16개의 심볼이 데이타 영역으로 된다. 그리고, 팩중의 합계 20개의 심볼에 대하여 에러 정정 부호화 처리가 행해져, 그결과 4개의 심볼의 체크 데이타가 부가된다.
정지화 모드 또는 사운드 모드에 있어서도, 소정의 지령 및 인스트럭션이 사용되는 경우에는 상술과 같은 에러 정정 부호화 처리가 실행된다.
(6×24)비트의 팩에 대한 에러 정정 코드로서(24,20) 리드 솔로몬 코드가 사용된다. 이 리드 솔로몬 코드는 GF(26)(여기에서, GF는 갈로아 필드를 나타낸다)상에서 다항식(P(X)=X6+X+1)이 된다. 이 리드 솔로몬 코드의 체크 매트릭스 HP는 제5a도 또는 제5b도에 도시된 바와같이 사용된다. GF(26)상의 원 에러멘트는 a=[000010]이 된다.
또, 재생 데이타의 1팩은 제5c도에 도시된 바와같이 재생 데이타 매트릭스 Vp로 표시된다. 24개 심볼의 각각에 부가된 서픽스(suffix) 서브 코딩 신호의 심볼 번호를 표시하고, 이 서픽스중의 n은 팩의 번호를 나타낸다. S24n은 지령이고, S24n÷1은 인스트럭션이며, Q24n+2및 Q24n+3은 지령 및 인스트럭션에 대한 체크 데이타 심볼이고, P24n+2c, P24n+21, P24n+22및 P24n+23은 상술된 바와같은 팩의 체크 데이타 심볼이다. 이 4개의 심볼의 체크 데이타는 (Hp. Vp=0)을 만족시킨다. 지령 및 인스트럭션에 대한 에러 정정 코드로서, (4,2)리드 솔로몬 코드가 사용된다. 이 리드 솔로몬 코드는 GF(26)상에서 다항식이 (P(X)=X6+X+1)으로 표시된다. 체크 매트릭스 Hq 및 재생 데이타 매트릭스 Vq는 제6a도 및 제6b도에 도시된 바와 같다. GF(26)상의 원 엘레멘트 a는 a=[00001]이 된다. 체크 데이타 심볼 Q24n2및 Q24n+2은 (Hq. Vq=0)을 만족시킨다. 적합한 한 실시예에서는 (n=2), (K=2), (m=16) 및 (b=4)의 경우이다.
4개의 체크 데이타 심볼을 포함한 리드 솔로몬 코드는 1개 및 2개의 심볼 에러를 정정하고, 3개 이상의 심볼 에러를 검출할 수가 있다. 또한, 2개의 Q채널을 포함한 리드 솔로몬 코드는 1개의 심볼 에러를 정정하고 2개 이상의 심볼 에러를 검출할 수가 있다.
제7도는 컴팩트 디스크에 기록되는 데이타를 형성하기 위한 기본적인 회로 구성을 도시한 계통도이다. 제7도에 있어서, (1) 및 (2)는 스테레오 신호와 같은 2채널의 오디오 신호가 테이프 레코더 등의 소스로부터 공급되는 입력 단자를 표시한다. 각 채널의 오디오 신호가 저역 통과 필터(3,4)를 거쳐 샘플 홀드 회로(5,6)에 공급되고, 더우기, A/D변환기(7,8)에 의해 1샘플이 16비트로 변환된다. 이 2채널의 오디오 PCM 신호가 멀티플렉서(9)에 의해 1채널 신호로 변환되어 에러 정정 인코더(10)에 공급된다.
에러 정정 인코더(10)에서는 오디오 PCM 신호를 크로스 인터리브 처리하여 리드 솔로몬 코드에 의한 에러 정정 가능한 코드로 된다. 크로스 인터리브 처리는 각 심볼이 다른 2개의 에러 정정 코드 계열에 포함되도록 데이타의 순서를 재배열하는데 사용된다. 이 에러 정정 인코드(10)의 출력이 멀티플렉서(11)에 공급된다.
또, 서브 코딩 신호의 P채널 및 Q채널에 관한 인코더(12)와 R채널 내지 W채널에 관한 인코더(13)가 설치되어, 이들 출력이 멀티플렉서(14)에 의해 합성되어 멀티플렉서(11)에 공급된다. 멀티플렉서(11)의 출력은 디지탈 변조 회로(15)에 공급되고, (8-14)변환의 변조를 받는다. 이 경우, 동기 신호 발생 회로(16)로부터의 프레임 싱크가 혼합되어 출력 단자(17)에 출력된다. P채널 및 Q채널에 관한 인코더(12)는 Q채널에 대하여 16비트 CRC 코드를 부가하는 구성으로 되고, R채널 내지 W채널에 관한 인코더(13)는 리드 솔로몬 코드 및 인터리브를 사용한 에러 정정 부호화를 실행한다.
샘플 홀드 회로(5,6), A/D변환기(7,8), 멀티플렉서(9,11,14)등의 각 회로에 대하여 타이밍 발생 회로(18)에서 형성된 클럭 펄스, 타이밍 신호가 공급된다. (19)는 마스터 클럭을 발생하기 위한 발진기이다.
제8도는 컴팩트 디스크의 재생 신호를 처리하기 위한 재생 시스템의 구성을 도시하며, (20)으로 표시되는 입력 단자에 컴팩트 디스크로부터 광학적으로 재생된 신호가 공급된다.
이 재생 신호가 파형 정형 회로(21)를 거쳐 디지탈 복조회로(22), 클럭 재생 회로(23) 및 동기 검출 회로(24)에 공급된다. PLL구성의 클럭 재생 회로(23)에 의해 재생 데이타와 동기인 비트 클럭이 출력된다. 또한, 동기 검출 회로(24)는 프레임 싱크를 검출함과 동시에 재생 데이타와 동기하는 타이밍 신호를 발생하는 구성으로 되어 있어, 재생 시스템의 각 회로에 대하여 소정의 타이밍 신호를 공급한다.
디지탈 복조 회로(22)의 출력중에서 메인 채널의 데이타가 에러 정정 회로(25)에 의해 에러 검출, 에러 정정 및 인터리브 처리된다. 서브 코딩 신호가 디코더(33)에 의해 에러 검출 및 에러 정정 처리된다.
에러 정정 회로(25)의 출력이 디멀티플렉서(26)에 공급되어 2개의 채널로 분할되고, 각 채널에서 D/A변환기(27,28)와 저역 통과 필터(29,30)를 거쳐 출력 단자(31,32)에 각 채널의 재생 오디오 신호가 나타난다.
디코더(33)로부터 얻어진 서브 코딩 신호의 P채널 및 Q채널의 데이타가 마이크로컴퓨터에 의해 시스템 제어기(34)에 공급된다. 이 데이타는 뮤직 프로그램의 개시, 랜덤 신곡 등의 동작을 행하는데 사용된다. Q채널에 포함되어 있는 타임코드가 표시부(35)에 공급되어 표시된다.
R채널 내지 W채널에 포함되어 있는 표시 데이타가 D/A변환기(36)에 의해 아나로그화되고, 저역 통과필터(37)를 거쳐 출력 단자(38)에 출력된다. 이 표시 신호는 CRT 디스플레이에 공급된다. 더우기, R채널 내지 W채널에 포함되어 있는 뮤직 프로그램의 해설 등과 같은 오디오 데이타는 D/A변환기(39) 및 저역 통과 필터(40)를 거쳐 출력 단자(41)에 출력되고 도시되지는 않았지만 저주파 증폭기를 거쳐 스피커에 공급된다.
R채널 내지 W채널에 관한 인코더(13)는 제9도에 도시한 에러 정정 인코더를 구비하고 있다. 에러 정정 인코더는 점선으로 표시한 바와같이, 상술한 (4,2)리드 솔로몬 코드의 Q체크 데이타 발생기(51)와, 상술한 (24,20)리드 솔로몬 코드의 P체크 데이타 발생기(52)와, 인터리브 회로(53)로 구성되어 있다. 이 에러 정정 인코더에는 n번째의 팩의 S24n, S24n+1, S24n+4내지 S24n+19의 도합 18개의 심볼이 입력된다.
2개의 심볼 S24, S24n+1이 Q체크 데이타 발생기(51)에 공급되어 Q24n+2, Q24n+3의 체크 데이타 심볼이 발생된다. 이 Q체크 데이타를 포함한 20개의 심볼이 P체크 데이타 발생기(52)에 입력되어 4개의 체크 데이타 심볼이 발생된다. P체크 데이타 발생기(52)로부터 출력되는 24개의 심볼이 인터리브 회로(53)에 공급된다.
인터리브 회로(53)는 RAM 및 그 어드레서 제어기로 구성되어 기록 어드레스 및 판독 어드레스를 제어하는데 의해 입력 데이타의 각 심볼에 대하여 소정의 지연량이 부가된 출력데이타를 발생한다. 제9도에 도시된 바와같이, 각 심볼에 대하여 소정의 지연량을 부여하는 수단을 쉽게 이해하기 위해 복수의 지연 소자가 표시되어 있다.
지연소자(61),(71),(81) : 1팩(24심볼)의 지연량 부여
지연소자(62),(72),(82) : 2팩의 지연량 부여
지연소자(63),(73),(83) : 3팩의 지연량 부여
지연소자(64),(74),(84) : 4팩의 지연량 부여
지연소자(65),(75),(85) : 5팩의 지연량 부여
지연소자(66),(76),(86) : 6팩의 지연량 부여
지연소자(67),(77),(87) : 7팩의 지연량 부여
지연소자가 삽입되어 있지 않은 심볼에 관해서는 지연량이 0이다. 이와같이, 0 내지 7팩의 8종류의 지연량의 조가 3개조 설치되어 있다.
이 인터리브 회로(53)는 제10도에 도시한 바와같은 인터리브 처리를 실행한다. 입력 데이타 계열의 연속하는 8개의 팩과, 이들과 동일한 길이의 출력 데이타 계열의 최초 1팩(셋선 영역으로 표시됨)을 주목하면, 이 팩중의 24개의 심볼이 출력 데이타 계열에 있어서 8심볼 또는 9심볼의 거리 만큼 떨어진 위치에 분산된다. 출력 데이타 계열을 8심볼 간격으로 등분하면 최초로부터 3번째까지의 8심볼의 각조의 선두심볼로서 주목되고 있는 팩의 3개의 심볼이 배치된다. 4번째부터 6번째까지의 8심볼의 각조의 제2번째의 심볼로서는 상기 팩의 3개의 심볼이 배치된다.
상기와 같은 방법으로, 8심볼의 조의 3개마다 1심볼 정도의 위치에 상기 팩의 3개의 심볼이 배치된다. 그리하여, 제10도에 도시되는 출력 데이타 계열중의 최후 8심볼의 3개조에는 각조의 제8번째 심볼로서 상기 팩의 3개의 심볼이 배치된다. 이 8심볼조의 3개로 이루어진 24개의 심볼중에서는 상기 팩의 심볼이 8심볼만큼의 거리로 배치된다. 또한, 8심볼의 3개조의 경계에는 1심볼이 어긋나 있기 때문에 9심볼의 거리가 존재한다.
8심볼조중에서 상기 팩의 심볼 위치보다 앞서 생긴 위치에는 상기 팩보다 이후의 타이밍의 복수의 팩의 심볼이 상기 팩과 같은 방법으로 인터리브되어 배치된다. 더우기, 8심볼조중에서, 상기 팩의 심볼 위치보다 이후의 위치에는 상기 팩보다 이전의 타이밍의 복수의 팩심볼이 상기 팩과 동일한 방법으로 인터리브되어 배치된다.
컴팩트 디스크의 재생 서브 코딩 신호중의 에러 상태를 측정하면, 4심볼 이상의 버스트 에러가 거의 발생되지 않는다. 그러므로, (24,20)리드 솔로몬 코드의 동일 계열에 포함되는 24개의 심볼을 상술한 바와같이 분산하여 기록하는데 의해 2개의 심볼 이상이 에러 심볼로 되고 에러 정정이 불가능해지는 것을 유효하게 방지할 수가 있다. 제9도에 도시한 바와같이, 인터리브 회로(53)는 동일 팩에 포함되어 있는 지령, 인스트럭션 및 이들의 Q체크 데이타 심볼간의 거리를 이들 이외의 심볼에 비해 크게 되도록 하는 인터리브를 행하는 구성으로 되어 있다. 이를 위해, 제9도에 도시한 바와같이 지연소자의 각각에 대한 입력 심볼을 공급라인이 전부 평행하지 않고 6본의 경사 공급라인을 인터리브 회로(53)가 포함하고 있다.
본 발명의 특징을 명확하게 하기 위해, 입력 심볼의 공급 라인이 전부 평행하다고 가정하면, 1팩의 24개의 심볼과 인터리브후의 출력 계열중의 데이타 위치의 대응관계는 제11도에 도시한 것과 같이 된다. 제11도 및 다음에 설명하는 제12도에 입력 데이타의 1팩의 시간폭이 본래것의 8배로 확대되어 있다.
제11도에 도시된 바와같이, 입력 심볼의 최초의 8개의 볼 S24n, S24n+1, Q24n+2, Q24n+3,,,S24n+7은 각각 0, 1팩, 2팩, 3팩,,,7팩의 지연량이 부여된다. 그러므로, 이 8개의 심볼은 출력 데이타 계열중에 있어서, 심볼 번호가 (-24), (-24×2), (-24×3),,,(-24×7)의 것으로 변화된다. 입력심볼의 다음 8개의 심볼 S24n+8,,,S24n+15에도 각각 0, 1팩,,,7팩의 지연량이 부여되고, 더우기, 다음 8개의 심볼 S24n+16,,,S24n+23에도 동일한 지연량이 부여된다. 이와같은 인터리브의 결과, 팩의 최초의 4개의 심볼 서로간의 거리는 동등하게 24심볼로 된다.
본 발명의 한 실시예에서는, 심볼 S24n+1을 지연소자(82)에 공급함과 동시에, 심볼 S24n+18을 지연소자(61)에 공급하고, 심볼 Q24n+2를 지연소자(65)에 공급함과 동시에 심볼 S24n+5를 지연소자(62)에 공급하고, 심볼 Q24n+3을 지연소자(87)에 공급함과 동시에 심볼 P24n+23을 지연소자(63)에 공급하는 인터리브 회로(53)를 사용하고 있다. 따라서, 상술과 같은 심볼의 쌍의 서로간의 위치가 교체되고 입력 데이타 계열과 인터리브 후의 데이타 계열의 대응관계가 제12도에 도시한 것과 같게 된다. 제12도로부터 명백한 바와같이, 팩의 최초 4개의 심볼 서로간의 거리는 다음과 같게 된다.
S24n+1및 S24n+1의 거리 : 65심볼
S24n+1및 S24n+2의 거리 : 58심볼
Q24n+2및 Q24n+3의 65심볼
이와같은, 4개 심볼 서로간의 거리를 25심볼에 비해 2배이상으로 확대할 수가 있고, 재생 데이타중에 발생하는 버스트 에러에 대한 에러 정정 능력을 보다 높게 할 수가 있다.
상술한 바와같이, 인터리브후 제어 데이타의 심볼간거리를 최대로 설정하는 것이 바람직하지만, 사용되는 전송선로로 인한 버스트 에러의 길이를 참작하여 최대 거리가 항상 유리하지 않은 예외적 경우도 있다.
제13도는 재생 시스템의 서브 코딩 신호의 디코더(33)에 설치되어 있는 R채널 내지 W채널에 관한 에러 정정 디코더를 도시한다.
이 에러 정정 디코더는 점선으로 표시한 바와 같이, 재생된 서브 코딩 신호의 1팩의 24개의 심볼이 공급되는 디인터리브 회로(91)와, 디인터리브 회로(91)의 출력이 공급되는 (24,20)리드 솔로몬 코드의 P디코더(92)와, P디코더(92)로부터 출력되는 4개의 심볼이 공급되는 (4,2)리드 솔로몬 코드의 Q디코더(93)로 구성되어 있다.
P디코더(92)와 Q디코더(93)의 접속 순서는 제13도와 반대로 Q디코더(93)를 전단에 설치하는 구성이 좋다. 또한, P디코더(92)(또는 Q디코더 93)에서 실행된 에러 검출 및 에러 정정의 내용(즉, 에러 없음, 1개의 심볼 에러의 정정, 2개의 심볼 에러 정정, 3개 이상의 심볼 에러 검출)을 나타내는 플랙코드를 발생시켜, Q디코더(93)(또는 P디코더 92)에 있어서 에러 정정 처리를 위한 플랙코드를 사용하는 구성의 하여도 좋다.
디인터리브 회로(91)에 대한 입력 데이타는 제9도의 인터리브 회로(53)의 출력 데이타이다. 인터리브 회로(53)에서 부여된 지연량을 소거하고, 각 심볼이 동일한 7팩분의 지연을 가지도록 한 디인터리브가 실행된다. 실제로는, 디인터리브는 RAM의 서입 어드레스 및 독출 어드레스를 제어하는 것으로서 실행된다. 제13도에서는 소정의 지연량을 가진 지연소자가 각 심볼의 전송선로에 배치된 구성으로 하여, 디인터리브 회로(91)가 도시되어 있다. 인터리브 회로(53)에 있어서, 지연량이 0의 심볼의 전송선로에는 7팩의 지연소자가 각각 삽입된다. 인터리브 회로(53)에 있어서, 지연량이 1팩, 2팩, 3팩, 4팩, 5팩, 6팩의 심볼의 전송선로에는 각각 6팩, 5팩, 4팩, 3팩, 2팩 및 1팩의 지연소자가 삽입되고 인터리브 회로(53)에서의 지연량이 7팩인 심볼의 전송선로에는 지연소자가 삽입되어 있지 않다.
P디코더(92)는 (Hp.Vp)의 연산에 의해 4개의 신드롬(syndrome)을 생성하는 신드롬 발생기를 가지고 있다. 에러가 없는 경우에는 4개의 신드롬이 전부 0으로 된다. 4개의 신드롬으로부터 1심볼 에러, 2심볼 에러, 3개 이상의 심볼의 에러를 검출할 수 있음과 동시에, 1심볼 에러 및 2심볼 에러의 에러 위치를 찾아 에러 정정할 수가 있다.
Q디코더(93)는 (Hp.Vp)의 연산에 의해 2개의 신드롬을 생성하는 신드롬 발생기를 가지며, 이 2개의 신드롬을 사용하여 1심볼 에러의 정정 및 2심볼 이상의 에러를 검출하는 구성으로 되어 있다.
인터리브로서는 복수팩의 심볼을 RAM에 서입하고 이 서입 어드레스의 변화와 다른 순서의 독출 어드레스를 사용하여 RAM으로부터 상기의 복수팩의 심볼을 독출하는 완결형의 인터리브를 사용하는 것으로 하여도 좋다.
제14도의 확대도에 도시된 바와같이 예를들면, 팩 A는 S0A,S1A,,,,,S19A의 20개의 정보 심볼과 P0A,P1A,P2A및 P3A은 4개의 체크 코드를 포함하고 있다. 디스크상에 기록될 경우 이들 심볼은 4개의 팩 A,B,C 및 D에서 인터리브된다.
제14도에 도시된 실시예에 있어서, 2팩의 모든 20심볼은 데이타로 사용되었고, 상술된 바와같은 두개의 P 및 Q체크 데이타는 사용되지 않았다. 그러나, 이 차이는 에러 정정 인코더 및 에러 정정 디코더의 구성간의 필수적인 차이는 되지 못한다. 즉, 인코더 및 디코더는 제9도 및 13도에 도시된 두개의 체크 코드에 유사한 두개의 체크 코드에 대응할 수 있도록 구성되어 있어 제어 데이타(예를들면, 인스트럭션)에 의해 Q체크 데이타 발생기 및 Q디코더의 작동 여부를 적절히 선택한다.
제14도에 도시된 인터리브 처리는 다음과 같이 실행된다. 서브 코딩 신호의 동기에 의해 분할된 96심볼에, 대한 기록 구역은 4개의 심볼을 각각 가진 24지역으로 분할된다. 팩 A를 취한 심볼이 최초 심볼로 배치된다. 팩 B의 심볼은 두번째 심볼로 배치되고, 팩 C의 심볼은 세번째 심볼로 배치되며, 팩 D의 심볼은 네번째 심볼로 배치된다. 이러한 인터리브 처리에 의해, 버스트 에러에 의한 3워드 이상의 에러 발생을 감소시킬 수가 있다.
더우기, 제14도에 도시된 바와같이, 각 팩에 포함된 20정보 심볼중의 우수 번호를 가진 10정보 심볼은 최초 40심볼 구역에 기록되고 기수 번호를 가진 10정보 심볼은 최종 40심볼구역에 기록된다. 패리티 심볼은 (P0→P2→P1→P3)의 순서로 중간에 위치한 16심볼 구역에 기록된다. 상술된 바와같이, 우수 및 기수 번호를 가진 정보 심볼은 가능한한 먼위치에 기록되므로 에러 정정이 불가능한 경우 보간 능력을 상술시킬 수가 있다.
본 발명의 다른 실시예에 있어서, 디코드에 필요한 버퍼는 (96×6비트=576비트)이고, 코드의 억제 길이(각 팩에 있어서의)는 93심볼이고 보간될 수 있는 길이는 52심볼이다.
제15도는 본 발명의 또 다른 실시예에서 서브 코딩신호의 에러 검출 및 에러 코딩을 도시하고 있다.
제14도에서 상술된 바와같은 방법으로, 96심볼의 기록 구역은 4개의 구역으로 분할되고, 팩 A의 심볼 계열은 제15도에 빗선으로 표시한 바와같이, 96심볼에 대한 원래의 기록 구역에 기록된다. 이 팩 A의 심볼중 6심볼은 각각 4개의 심볼을 가지도록 분할된 구역에서 최초 위치에 기록된다.
이와같은 방법을, 6심볼로 구성된 각조는 각각 2번째, 3번째 및 4번째 위치에 기록된다.
팩 B의 심볼 계열은 4개의 구역중 두번째 위치로부터 다음 96심볼의 정보 지역중 두번째 위치로 분할된 위치까지 사이에 기록되고, 팩 C의 심볼 계열은 세번째 위치로부터 다음 기록 지역의 세번째 위치까지 사이에 기록되며, 팩 D의 심볼 계열은 네번째 위치로부터 다음 기록 지역의 네번째 위치까지 사이에 기록된다.
이들 팩 B, 팩 C 및 팩 D의 심볼 계열에 대한 인터리브 처리는 팩 A와 동일하게 실행된다.
상술된 바와같이, 본 발명의 특정한 실시예에서의 디코드에 필요한 버퍼는 (104×6비트=624비트)이고, 이 경우, 서브 코딩 신호는 다른 기록지역에 걸쳐 기록된다. 1팩 A의 경우 코드의 억제 길이는 96심볼이고, 팩 B, 팩 C 및 팩 D의 경우, 동기 패턴이 포함되어 있어 98심볼이다. 따라서, 보간 길이는 예를들면, 심볼 S2A가 심볼 S1A및 S3A의 평균치로서 보간되는 경우 58심볼이 된다.
상기와 같이, 서브 코딩 신호의 96심볼(팩 A 내지 팩 D)에 대해 동일한 에러 정정 코딩 및 정정 디코드 처리가 실행된다. 그러나, 서브 코딩 신호의 정보 내용에 따라 각 팩에 대해 상이한 처리가 실행될 수도 있다. 96심볼중의 첫번째 심볼(제2도에서 제2데이타 프레임)은 각 팩에서의 정보내용과 상술한 바와같은 에러 정정 처리간의 차이를 나타내는 헤더로서 사용되며, 이 헤더는 팩 A에 포함되어 있다.
그러므로, 에러가 뚜렷하지 않은 화상 정보의 경우 헤더를 포함하고 있는 팩 A에 대해서만 에러 정정을 실행하여 다른 팩에 대해서는 보간 처리를 실행할 수도 있다.
더우기, 본 발명은 컴팩트 디스크에 기록될 데이타에 국한되지 않으며, 비디오 텍스 시스템의 전송 데이타의 에러 정정 코딩과 또한 자기 테이프등과 같은 다른 기록 매체에 기록될 데이타에도 적용될 수가 있다.
또한, 리드 솔로몬 코드 이외의 다른 코드도 에러 정정 코드로 사용할 수가 있다. 더우기, 두 종류의 데이타의 한개로서 CRC 코드와 같은 에러 검출 코드로 사용하고 다른 한개를 에러 정정 코드로 사용할 수도 있다. 심볼 단위의 에러 정정 코드대신 BCH 코드와 같은 비트 단위의 에러 정정 코드도 사용될 수 있다.
본 발명에 의하면, CRC에 의한 에러 검출과는 달리 메인 채널의 데이타용 에러 정정 코드와 같은 대용량의 버퍼 메모리와 복잡한 회로를 요구함 없이 각각의 분할 단위에서 에러 정정 코드 처리와 인터리브 처리를 결합하는데 의하여 높은 정정 능력을 제공할 수 있는 에러 정정 방법이 실현될 수 있다. 또한, 본 발명에 의하면, 에러 검출 및 정정 처리가 분할 단위로서 실행되므로, 화상정보가 음성정보와 다른 것들에 의해 분할 단위로서 다른 에러 검출 및 정정을 실행할 수가 있다. 더우기, 컴팩트 디스크로부터 재생되는 서브 코딩 신호의 데이타 비율이 비교적 늦으므로, 마이크로컴퓨터에 의해 에러 정정 처리를 실행할 수가 있고, 간단하며 저렴한 구성으로 할 수가 있다.
본 발명에 의해, 전송 데이타로서 두 종료의 데이타가 있을 경우, 한 종류의 데이타의 에러 정정 능력을 다른 것의 능력보다 높게 하기 위해 코드화할 수가 있다.
컴팩트 디스크의 서브 코딩 신호의 실예에 있어서, (24,20) 리드 솔로몬 코드와 독립적인 (4.2)리드 솔로몬 코드의 이중 에러 정정 코딩 처리가 제어 내용 및 동작에 관한 정보를 가진 4개의 심볼에 대해 실행된다. 인터리브 처리는 이들 4개의 심볼에 대해 실행되어 다른 심볼간의 거리에 비해 가능한한 멀리 서로 인터리브된다.
이들 이중 처리는 4개의 심볼에 대한 에러 정정 능력을 높이게 한다. 더우기, 이러한 처리는 팩단위에서 실행되는 모든 에러 정정 코딩에, 영향을 미치지 않아 그 에러 정정 능력을 저감시키지 않는다.
본 발명의 적합한 실시예가 도시되어 설명되었지만, 본 발명의 사상 및 범주를 벗어나지 않고도 첨부된 청구범위와 상기 기술의 관점에서 많은 변형 및 수정이 가능함을 알 수 있다.

Claims (18)

  1. 전송될 서브 채널 안의 디지탈 정보 데이타에 대해 에러 정정 코딩이 실행되는 에러 정정 방법에 있어서, 동기 신호에 의해 분할된 한 패킷(제2도의 DB(O))안의 디지탈 정보 데이타(DB(O); 제2도 안의 제2프레임 내지 제97프레임)를 복수의 분할 단위의 팩(제3a도의 A,B,C,D)으로 분할하는 단계, 각 분할 단위마다 에러 검출 또는 에러 정정용의 제1여유 코드(제3a도의 체크 데이타)를 부가하는 단계, 및 에러 검출 또는 에러 정정용의 제1여유 코드와 각 분할 단위마다의 디지탈 정보 데이타를 인터리브(제10도)시키는 단계로써, 상기 인터리브된 데이타가 프레임 동기 신호 및 메인 데이타와 함께 전송되는 인터리브 단계를 포함하는 에러 정정 방법.
  2. 제1항에 있어서, 한 패킷내의 분할 단위 또는 팩중의 하나가 상기 패킷안의 디지탈 정보 데이타의 내용을 나타내는 디지탈 데이타를 포함하는 에러 정정 방법.
  3. 제1항에 있어서, 상기 한 패킷내의 분할 단위 또는 팩중의 하나가 상기 패킷의 에러 검출 또는 에러 정정용 처리 방법을 나타내는 디지탈 데이타를 포함하는 에러 정정 방법.
  4. 제1항에 있어서, 상기 한 패킷내의 각 분할 단위 또는 팩이 각 분할 단위내에 포함된 디지탈 정보 데이타의 내용을 나타내는 디지탈 데이타를 포함하는 에러 정정 방법.
  5. 제4항에 있어서, 상기 각 분할 단위에 포함된 정보 내용을 나타내는 디지탈 데이타에 에러 검출 또는 에러 정정용의 제2여유 코드가 각각 부가되는 에러 정정 방법.
  6. 제5항에 있어서, 정보내용을 나타내는 디지탈 데이타와 에러 검출 또는 에러 정정용의 제2여유 코드가 인터리브 처리되고, 상기 인터리브 처리가 상기 디지탈 정보 데이타와 에러 검출 또는 에러 정정용의 상기 제1여유 코드에 대해 실행되는 인터리브 처리의 계열과 다른 계열을 갖는 에러 정정 방법.
  7. 전송될 서브 채널안의 디지탈 정보 데이타에 대해 에러 정정 코딩이 실행되는 에러 정정 장치에 있어서, 동기 신호에 의해 분할된 한 패킷(제2도의 DB(O))내의 디지탈 정보 데이타(DB(O); 제2도안의 제2프레임 내지 제97프레임)를 복수의 분할 단위 팩(제3a도의 A,B,C,D)으로 분할하는 수단과, 이 분할 단위마다에 에러 검출 또는 에러 정정용의 제1여유 코드(제3a도의 체크 데이타)를 부가하는 수단 및, 각 분할 단위마다의 디지탈 정보 데이타와 에러 검출 또는 에러 정정용의 제1여유 코드를 인터리브시키는 수단으로써 상기 인터리브된 데이타가 프레임 동기 신호 및 메인 데이타와 함께 전송되는 인터리브 수단을 포함하는 에러 정정 장치.
  8. 제7항에 있어서, 상기 한 팩내의 분할 단위 또는 팩중의 하나가 패킷의 디지탈 정보 데이타 내용을 나타내는 디지탈 데이타를 포함하는 에러 정정 장치.
  9. 제7항에 있어서, 상기 한 패킷내의 분할 단위 또는 팩중의 하나가 패킷의 에러 검출 또는 에러 정정용의 처리 방법을 나타내는 디지탈 데이타를 포함하는 에러 정정 장치.
  10. 제7항에 있어서, 상기 한 패킷내의 각 분할 단위 또는 팩이 상기 각 분할 단위마다 포함된 디지탈 정보 데이타 내용을 나타내는 디지탈 데이타를 포함하는 에러 정정 장치.
  11. 제10항에 있어서, 상기 각 분할 단위마다 포함된 정보 내용을 나타내는 상기 디지탈 데이타에 각각 에러 검출 또는 에러 정정용의 제2여유 코드가 부가되는 에러 정정 장치.
  12. 제11항에 있어서, 정보 내용을 나타내는 디지탈 데이타와 에러 검출 또는 에러 정정용의 제2여유 코드가 인터리브 처리되고, 상기 인터리브 처리가 에러 검출 또는 에러 정정용의 제1여유 코드와 상기 디지탈 정보 데이타에 대해 실행된 인터리브 처리의 계열과 다른 계열을 갖는 에러 정정 장치.
  13. n심볼(제4b도의 1번 및 2번)(또는 비트 : 이후 동일하게 적용됨) 및 다른 정보 종류를 가진 m심볼(제4b도의 4번 내지 19번)을 포함하고 있는 데이타의 에러 정정 방법에 있어서, 상기 n심볼에 대한 k심볼(제4b도의 3번 및 4번)의 여유 코드를 발생시키기 위해 상기 n심볼(1번 및 2번)을 제공하여 제1에러 검출 코드 또는 에러 정정 코드를 인코딩하는 단계, 상기 m심볼에 대한 l심볼(제4b도의 20번 내지 23번)의 여유 코드를 발생시키기 위해, 상기 m심볼(제4b도의 4번 내지 19번)을 제공하여 제2에러 검출 코드 또는 에러 정정 코드를 인코딩하는 단계, 및 (n+k+m+l)심볼을 소정의 복수 심볼 거리를 갖는 계열로 인터리브시키는 단계로써, 그에 따라 상기 (n+k)심볼의 상호 거리를 소정 길이의 계열에서 (m+l)심볼의 상호 거리보다 크게 하는 인터리브 단계를 포함하는 에러 정정 방법.
  14. 서브 코딩 신호용의 기록 영역에 기록된 디지탈 신호를 재생하기 위한 디지탈 신호 재생 장치에 있어서, 동기 신호에 의해 분할된 한 패킷(DB(O); 제2도의 제2프레임 내지 제97프레임)내의 디지탈 정보 데이타를 복수의 분할 단위로 분할(팩 A 내지 팩 D)하는 수단, 각 분할 단위마다 에러 검출 또는 에러 정정 코딩 처리(제9도의 블럭 51,52)를 행하는 수단, 및 각 분할 단위마다 에러 검출 또는 에러 정정용 여유 코드(제3a도의 체크 데이타)와 디지탈 정보 데이타(제3a도의 데이타)를 인터리브 처리(제9도)하여 서브 코딩 신호용의 기록 영역에 기록하는 수단을 포함하며, 상기 장치가 재생 신호에서 얻은 에러 검출 또는 에러 정정용의 여유 코드와 디지탈 정보 데이타를 디인터리브하며, 각 분할 단위에 대해 에러 검출 또는 에러 정정을 실행하므로써 그에따라 디지탈 정보 데이타를 재생시키는 디지탈 신호 재생 장치.
  15. 제14항에 있어서, 상기 한 패킷내의 분할 단위중의 하나가 상기 패킷의 정보 내용을 나타내는 디지탈 데이타를 포함하는 디지탈 신호 재생 장치.
  16. 제14항에 있어서, 상기 한 패킷내의 분할 단위중의 하나가 패킷의 에러 검출 또는 에러 정정용의 처리 방법을 나타내는 디지탈 데이타를 포함하는 디지탈 신호 재생 장치.
  17. 제14항에 있어서, 상기 한 패킷의 각 분할 단위가 각 분할 단위마다 포함된 디지탈 정보 데이타의 제어 정보를 나타내는 데이타를 포함하는 디지탈 신호 재생 장치.
  18. 제17항에 있어서, 에러 검출 또는 에러 정정용의 제2여유 코드가 각 분할 단위마다 포함된 제어 정보를 나타내는 데이타에 각각 부가되는 디지탈 신호 재생 장치.
KR1019830001780A 1982-04-28 1983-04-27 에러 정정 방법 및 장치 KR920000164B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP7222082A JPS58188315A (ja) 1982-04-28 1982-04-28 デイスク再生装置
JP57-72220 1982-04-28
JP72220 1982-04-28
JP58-25815 1983-02-18
JP58025815A JPH0767088B2 (ja) 1983-02-18 1983-02-18 エラ−訂正符号化方法

Publications (2)

Publication Number Publication Date
KR840004840A KR840004840A (ko) 1984-10-24
KR920000164B1 true KR920000164B1 (ko) 1992-01-09

Family

ID=26363507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830001780A KR920000164B1 (ko) 1982-04-28 1983-04-27 에러 정정 방법 및 장치

Country Status (10)

Country Link
US (1) US4541093A (ko)
EP (1) EP0093969B1 (ko)
KR (1) KR920000164B1 (ko)
AU (2) AU562742B2 (ko)
BR (1) BR8302210A (ko)
CA (1) CA1196106A (ko)
DE (1) DE3382713T2 (ko)
DK (1) DK172468B1 (ko)
ES (2) ES521876A0 (ko)
HK (1) HK120795A (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949326A (en) * 1986-12-10 1990-08-14 Matsushita Electric Industrial Co., Ltd. Optical information recording and reproducing system using optical disks having an error correction function
JP2533076B2 (ja) * 1983-04-30 1996-09-11 ソニー株式会社 エラ−訂正のための符号化方法
JPS59207413A (ja) * 1983-05-11 1984-11-24 Sony Corp 情報記録方法
JPH0661156B2 (ja) * 1983-05-21 1994-08-10 ソニー株式会社 エラ−訂正のための符号化方法
JPS6029073A (ja) * 1983-06-17 1985-02-14 Hitachi Ltd ディジタル信号構成方式
DE3483375D1 (de) * 1983-06-22 1990-11-15 Hitachi Ltd Verfahren und system zur fehlerkorrektur.
JPH0634304B2 (ja) * 1983-09-01 1994-05-02 ソニー株式会社 デイスク再生装置
JPS6052960A (ja) * 1983-09-01 1985-03-26 Sony Corp デイスク再生装置
JPH0787021B2 (ja) * 1983-10-14 1995-09-20 ヤマハ株式会社 サブコード信号の読み取り回路
ATE73252T1 (de) * 1983-12-16 1992-03-15 Sony Corp Vorrichtung fuer platten-wiedergabe.
JPS60185263A (ja) * 1984-03-02 1985-09-20 Hitachi Ltd エラ−訂正方式
GB2156555B (en) * 1984-03-24 1988-03-09 Philips Nv Error correction of data symbols
JPH07111815B2 (ja) * 1984-07-23 1995-11-29 株式会社日立製作所 デイジタル信号記録方式
US4661955A (en) * 1985-01-18 1987-04-28 Ibm Corporation Extended error correction for package error correction codes
JPS62120670A (ja) * 1985-11-20 1987-06-01 Sony Corp デ−タの誤り訂正方法
NL192151C (nl) * 1986-02-24 1997-02-04 Philips Electronics Nv Werkwijze en inrichting voor het opslaan en uitlezen van digitaal gekodeerde informatie naar keuze al dan niet beschermd door een foutenkorrigerende kode.
GB2187364B (en) * 1986-02-26 1989-10-25 Sony Corp Methods of and apparatus for coding digital data
JP2637401B2 (ja) * 1986-06-26 1997-08-06 キヤノン株式会社 記録装置
JPS6333028A (ja) * 1986-07-26 1988-02-12 Nec Corp 信号検出方式
JPH0690853B2 (ja) * 1986-12-23 1994-11-14 ソニー株式会社 デイジタル信号の時間軸補正装置
US4864572A (en) * 1987-05-26 1989-09-05 Rechen James B Framing bitstreams
US4998252A (en) * 1987-08-06 1991-03-05 Sony Corporation Method and apparatus for transmitting digital data
JPH0193933A (ja) * 1987-10-06 1989-04-12 Sony Corp エラー訂正符号化装置
US4932018A (en) * 1987-11-19 1990-06-05 Sanyo Electric Co., Ltd. Integrated circuit for generating indexing data in a CD player
SK280685B6 (sk) * 1988-01-19 2000-06-12 Koninklijke Philips Electronics N. V. Spôsob prenosu informácií, nosič informácií a zari
JPH0722367B2 (ja) * 1988-01-29 1995-03-08 パイオニア株式会社 画像データの記録再生方法
JP2811445B2 (ja) * 1988-03-22 1998-10-15 パイオニア株式会社 画像情報の記録方法及び再生方法
JPH01256061A (ja) * 1988-04-04 1989-10-12 Pioneer Electron Corp 情報記録再生方式
US4942551A (en) * 1988-06-24 1990-07-17 Wnm Ventures Inc. Method and apparatus for storing MIDI information in subcode packs
WO1991019293A1 (en) * 1990-05-21 1991-12-12 Ted Hugh Wilburn Musicsee/lyricsee
NL9100285A (nl) * 1991-02-19 1992-09-16 Koninkl Philips Electronics Nv Transmissiesysteem, en ontvanger te gebruiken in het transmissiesysteem.
JP2970008B2 (ja) * 1991-02-22 1999-11-02 ソニー株式会社 ディスク状記録媒体再生装置
KR100272118B1 (ko) * 1991-11-06 2000-11-15 이데이 노부유끼 디지탈 서보 제어 회로를 구비한 광디스크 플레이어 및 트래킹 서보 회로
GB9213272D0 (en) * 1992-06-23 1992-08-05 Digital Equipment Int Check sequence preservation
JP3170920B2 (ja) * 1992-12-25 2001-05-28 ソニー株式会社 エラー訂正方法及び訂正回路
WO1995009421A1 (fr) * 1993-09-29 1995-04-06 Sony Corporation Procede et appareil de reproduction de donnees
CN100550172C (zh) * 1994-02-28 2009-10-14 索尼公司 数据记录方法和设备、数据记录介质、以及数据再生方法和设备
US6079041A (en) * 1995-08-04 2000-06-20 Sanyo Electric Co., Ltd. Digital modulation circuit and digital demodulation circuit
EP0852088B1 (de) * 1995-09-22 2000-12-27 Siemens Aktiengesellschaft Verfahren und schaltungsanordnung zur verarbeitung von nutzdaten
DE19535358C1 (de) * 1995-09-22 1997-03-06 Siemens Ag Verfahren und Schaltungsanordnung zur Verarbeitung von Nutzdaten
US6334024B1 (en) * 1996-02-13 2001-12-25 Victor Company Of Japan, Ltd. Helical scan data recording apparatus and a helical scan data reproducing apparatus
GB2390785B (en) * 2002-07-12 2005-10-19 Nokia Corp Information service broadcasting or multicasting
CN106708652B (zh) * 2016-12-29 2019-01-04 清华大学 无奇偶校验控制器与有奇偶校验伺服器的串口通信方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5380105A (en) * 1976-12-24 1978-07-15 Sony Corp Digital signal transmission method
US4281355A (en) * 1978-02-01 1981-07-28 Matsushita Electric Industrial Co., Ltd. Digital audio signal recorder
US4211997A (en) * 1978-11-03 1980-07-08 Ampex Corporation Method and apparatus employing an improved format for recording and reproducing digital audio
JPS5758210A (en) * 1980-09-26 1982-04-07 Hitachi Ltd Error correction range controlling circuit
US4467373A (en) * 1980-10-09 1984-08-21 Micro Consultants Limited Storage and retrieval of digital data on video tape recorders
US4380071A (en) * 1981-02-02 1983-04-12 Sony Corporation Method and apparatus for preventing errors in PCM signal processing apparatus
US4455635A (en) * 1981-10-14 1984-06-19 Rca Corporation Coding system for recorded digital audio
GB2156555B (en) * 1984-03-24 1988-03-09 Philips Nv Error correction of data symbols
CA1265250A (en) * 1985-03-04 1990-01-30 Alan Douglas Clark Data transmission
AU597576B2 (en) * 1985-05-21 1990-06-07 Sony Corporation Apparatus for decoding error correcting code

Also Published As

Publication number Publication date
DE3382713T2 (de) 1994-01-13
AU610078B2 (en) 1991-05-16
US4541093A (en) 1985-09-10
ES8407276A1 (es) 1984-09-01
EP0093969A2 (en) 1983-11-16
HK120795A (en) 1995-07-28
AU562742B2 (en) 1987-06-18
ES532760A0 (es) 1985-09-01
EP0093969A3 (en) 1987-01-07
KR840004840A (ko) 1984-10-24
ES521876A0 (es) 1984-09-01
DE3382713D1 (de) 1993-10-21
BR8302210A (pt) 1984-01-03
DK172468B1 (da) 1998-09-07
DK187683A (da) 1983-10-29
DK187683D0 (da) 1983-04-27
EP0093969B1 (en) 1993-09-15
ES8507749A1 (es) 1985-09-01
AU1397683A (en) 1983-11-03
AU7765287A (en) 1987-12-03
CA1196106A (en) 1985-10-29

Similar Documents

Publication Publication Date Title
KR920000164B1 (ko) 에러 정정 방법 및 장치
US4707818A (en) Method and apparatus for recording digitized information on a disc
SU1505451A3 (ru) Устройство дл декодировани информации с исправлением ошибок
JPS6052960A (ja) デイスク再生装置
JPH07118159B2 (ja) Ｐｃｍ信号記録方法
KR850001675B1 (ko) 멀티트랙 pcm 데이타 기록방법
WO1985002707A1 (en) Disk reproducing apparatus
JP2002175666A (ja) ディジタル信号処理方法、情報記録再生装置及び情報記録媒体
KR100384087B1 (ko) 디지탈신호부호화방법및장치,디지탈신호기록매체그리고디지탈신호복호화방법및장치
KR950006843B1 (ko) 디지탈 신호 기록 재생 시스템
EP0144431B1 (en) Error-correcting apparatus
USRE33332E (en) Apparatus for correcting errors
KR970008641B1 (ko) 부호화 디지탈 신호의 기록 방법
JPS6338897B2 (ko)
JPH0555950B2 (ko)
JPH0767088B2 (ja) エラ−訂正符号化方法
KR100286281B1 (ko) 광디스크의 기록 데이터 비트 에러율 감소를 위한 디지털 광기록/재생장치와, 이 기록장치에 의해 기록된 광기록 매체
JPH0550067B2 (ko)
JPH0687348B2 (ja) デイジタルデ−タ伝送方法
JP2674022B2 (ja) ディジタル信号処理装置
KR19990049147A (ko) 에러정정방법
JPH0544750B2 (ko)
JP2586488B2 (ja) ディジタル信号処理装置
JPH0783275B2 (ja) エラ−訂正符号の復号装置
KR0145261B1 (ko) 디지틀신호기록장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011218

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee