JPH07118159B2 - Ｐｃｍ信号記録方法 - Google Patents
Ｐｃｍ信号記録方法Info
- Publication number
- JPH07118159B2 JPH07118159B2 JP57213613A JP21361382A JPH07118159B2 JP H07118159 B2 JPH07118159 B2 JP H07118159B2 JP 57213613 A JP57213613 A JP 57213613A JP 21361382 A JP21361382 A JP 21361382A JP H07118159 B2 JPH07118159 B2 JP H07118159B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- signal
- data
- pcm
- tracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１チャンネル分のPCM信号を複数の記録トラ
ックに振り分けて記録するPCM信号記録方法に関する。
ックに振り分けて記録するPCM信号記録方法に関する。
一般にPCM信号を記録再生する際には、記録媒体の欠
陥、記録再生動作の乱れ、又は外乱雑音等の原因によ
り、いわゆる符号誤りが発生することが知られている。
このため、記録側にインターリーブ処理（配列の並びか
え）やパリティ付加、誤り訂正符号付加等を行なうエン
コーダを設け、再生側には誤りを検出して誤り訂正やデ
ータ補間処理とともに、デインターリーブ処理（上記イ
ンターリーブ処理と逆の操作を行なうデコーダを設けて
いる。
陥、記録再生動作の乱れ、又は外乱雑音等の原因によ
り、いわゆる符号誤りが発生することが知られている。
このため、記録側にインターリーブ処理（配列の並びか
え）やパリティ付加、誤り訂正符号付加等を行なうエン
コーダを設け、再生側には誤りを検出して誤り訂正やデ
ータ補間処理とともに、デインターリーブ処理（上記イ
ンターリーブ処理と逆の操作を行なうデコーダを設けて
いる。
ところで、１チャンネル以上のPCM信号の各チャンネル
毎に、それぞれ複数の記録トラックを対応させて記録・
再生する場合には、一般に上記エンコード処理済のPCM
信号をマルチプレクサ等の切換分配手段により複数の記
録ヘッドに分配して供給している。この場合、エンコー
ド処理時に一定の法則に従って上記インターリーブを行
なっても、上記マルチプレクサ等での各トラックへの分
配時に該インターリーブの効果が低減されることがあ
り、また、複数トラックにわたって配されるワード列に
対して誤り訂正符号ワードが設けられることになるた
め、１本のトラックの信号が長期間欠落した場合に正常
な誤り訂正動作が行なえなくなり、さらに、誤り発生許
容範囲も全体的に狭くなる。
毎に、それぞれ複数の記録トラックを対応させて記録・
再生する場合には、一般に上記エンコード処理済のPCM
信号をマルチプレクサ等の切換分配手段により複数の記
録ヘッドに分配して供給している。この場合、エンコー
ド処理時に一定の法則に従って上記インターリーブを行
なっても、上記マルチプレクサ等での各トラックへの分
配時に該インターリーブの効果が低減されることがあ
り、また、複数トラックにわたって配されるワード列に
対して誤り訂正符号ワードが設けられることになるた
め、１本のトラックの信号が長期間欠落した場合に正常
な誤り訂正動作が行なえなくなり、さらに、誤り発生許
容範囲も全体的に狭くなる。
本発明はこのような実情に鑑みてなされたものであり、
PCM信号の１チャンネル分について複数トラックに分配
して記録する際に、上記インターリーブや誤り訂正符号
付加等のエンコード処理の有効性を高め、より高品質の
PCM信号記録、再生を可能とするPCM信号記録方法の提供
を目的とする。
PCM信号の１チャンネル分について複数トラックに分配
して記録する際に、上記インターリーブや誤り訂正符号
付加等のエンコード処理の有効性を高め、より高品質の
PCM信号記録、再生を可能とするPCM信号記録方法の提供
を目的とする。
上記目的を達成するために、本発明に係るPCM信号記録
方法は、Ｎチャンネル（Ｎは１以上の整数）の入力PCM
信号の各チャンネルについてそれぞれ１チャンネル毎に
Ｍ本（Ｍは２以上の整数）の記録トラックに分配して記
録するPCM信号記録方法において、上記Ｎチャンネルの
うちのそれぞれの１チャンネルのPCM信号の各ワードを
切換分配手段により上記Ｍ本の記録トラックに分配する
際に、各記録トラック内のワード配列として上記PCM信
号のワード配列の奇数番目のワードと偶数番目のワード
とが交互に配置されるような一定のマトリクスパターン
に従って、ワード単位でＭ系統に分配する工程と、上記
分配されたワードより成るＭ×Ｎ系統のPCM信号をそれ
ぞれ１系統毎に独立の符号誤り訂正のためのエンコーダ
に送ってそれぞれのエンコーダ内で上記奇数番目のワー
ドから成るデータ列と偶数番目のワードから成るデータ
列とを別個にエンコード処理する工程と、これらのＭ×
Ｎ系統のエンコーダからの各信号を複数の記録ヘッドに
それぞれ供給して記録媒体に対してＭ×Ｎ本の記録トラ
ックを形成するように記録する工程とを有することを特
徴としている。
方法は、Ｎチャンネル（Ｎは１以上の整数）の入力PCM
信号の各チャンネルについてそれぞれ１チャンネル毎に
Ｍ本（Ｍは２以上の整数）の記録トラックに分配して記
録するPCM信号記録方法において、上記Ｎチャンネルの
うちのそれぞれの１チャンネルのPCM信号の各ワードを
切換分配手段により上記Ｍ本の記録トラックに分配する
際に、各記録トラック内のワード配列として上記PCM信
号のワード配列の奇数番目のワードと偶数番目のワード
とが交互に配置されるような一定のマトリクスパターン
に従って、ワード単位でＭ系統に分配する工程と、上記
分配されたワードより成るＭ×Ｎ系統のPCM信号をそれ
ぞれ１系統毎に独立の符号誤り訂正のためのエンコーダ
に送ってそれぞれのエンコーダ内で上記奇数番目のワー
ドから成るデータ列と偶数番目のワードから成るデータ
列とを別個にエンコード処理する工程と、これらのＭ×
Ｎ系統のエンコーダからの各信号を複数の記録ヘッドに
それぞれ供給して記録媒体に対してＭ×Ｎ本の記録トラ
ックを形成するように記録する工程とを有することを特
徴としている。
以下、本発明を固定ヘッド式のPCM録音機に適用した一
実施例について説明する。
実施例について説明する。
まず、同出願人が先に提出した出願特開昭57−27410に
記載されている固定ヘッド式のPCM録音機を例に説明す
る。
記載されている固定ヘッド式のPCM録音機を例に説明す
る。
１チャンネル当りの占有トラック数などの記録フォーマ
ットが統一されていることは、固定ヘッド式のPCM記録
再生装置が広範に用いられるうえで望ましい。ところ
が、同一の冗長度の符号化が施されたPCM信号を同一の
綿密度で記録するときは、トラック数とテープ速度とが
反比例する関係にあるので、使用目的を考慮した場合、
ひとつの記録フォーマットに統一することが難しい。例
えば１チャンネルのPCM信号を１トラックとして記録す
る方法は、多くのチャンネルの記録を行なう点で有利な
反面、テープ速度が早くなり、所定量の磁気テープに対
する記録時間が短たくなったり、所定の態様にテープ走
行を制御するためのテープ駆動機構の設計が面倒となる
不都合が生じる。これと逆に１チャンネルのPCM信号を
複数のトラックに分けて記録する方法は、テープ速度を
遅くできるが、チャンネル数を多くできない。
ットが統一されていることは、固定ヘッド式のPCM記録
再生装置が広範に用いられるうえで望ましい。ところ
が、同一の冗長度の符号化が施されたPCM信号を同一の
綿密度で記録するときは、トラック数とテープ速度とが
反比例する関係にあるので、使用目的を考慮した場合、
ひとつの記録フォーマットに統一することが難しい。例
えば１チャンネルのPCM信号を１トラックとして記録す
る方法は、多くのチャンネルの記録を行なう点で有利な
反面、テープ速度が早くなり、所定量の磁気テープに対
する記録時間が短たくなったり、所定の態様にテープ走
行を制御するためのテープ駆動機構の設計が面倒となる
不都合が生じる。これと逆に１チャンネルのPCM信号を
複数のトラックに分けて記録する方法は、テープ速度を
遅くできるが、チャンネル数を多くできない。
以下に説明する例では、１チャンネル当りの占有トラッ
ク数が異なる３種類の記録フォーマットでもってPCM信
号を記録するようにしたものである。
ク数が異なる３種類の記録フォーマットでもってPCM信
号を記録するようにしたものである。
磁気テープに何本のデータトラックが形成されるかは、
磁気テープの幅によって異なる。たとえば、第１図に示
すように、1/4インチ幅の磁気テープ１には、８本のデ
ータトラックTD0〜TD7が形成される。磁気テープ１の上
下の縁に沿ってアナログ信号が記録されるトラックTA1,
TA2が形成され、アナログトラックTA1及びTA2の間に、
８本のデータトラックTD0〜TD7と、コントロールトラッ
クTCと、タイムコードトラックTTとが位置するようにな
される。この場合、磁気テープ１の中心（１点鎖線で示
す）の上側にコントロールトラックTCが位置し、アナロ
グトラックTA1及びトラックTCの間にデータトラックTD0
〜TD3が位置するようになされ、磁気テープ１の中心の
下側にタイムコードトラックTTが位置し、このトラック
TT及びアナログトラックTA2の間にデータトラックTD4〜
TD7が位置するようになされる。
磁気テープの幅によって異なる。たとえば、第１図に示
すように、1/4インチ幅の磁気テープ１には、８本のデ
ータトラックTD0〜TD7が形成される。磁気テープ１の上
下の縁に沿ってアナログ信号が記録されるトラックTA1,
TA2が形成され、アナログトラックTA1及びTA2の間に、
８本のデータトラックTD0〜TD7と、コントロールトラッ
クTCと、タイムコードトラックTTとが位置するようにな
される。この場合、磁気テープ１の中心（１点鎖線で示
す）の上側にコントロールトラックTCが位置し、アナロ
グトラックTA1及びトラックTCの間にデータトラックTD0
〜TD3が位置するようになされ、磁気テープ１の中心の
下側にタイムコードトラックTTが位置し、このトラック
TT及びアナログトラックTA2の間にデータトラックTD4〜
TD7が位置するようになされる。
また、磁気テープ１が1/2インチ幅の場合には、磁気テ
ープの上下の縁に沿ってアナログトラックTA1,TA2が形
成され、上半部に12本のデータトラックTD0〜TD11とコ
ントロールトラックTCとが形成され、下半部にタイムコ
ードトラックTTと12本のデータトラックTD12〜TD23が形
成される。更に、磁気テープが１インチ幅の場合、磁気
テープの上下の縁に沿ってアナログトラックTA1,TA2が
形成され、上半部に24本のデータトラックTD0〜TD23と
コントロールトラックTCとが形成され、下半部にタイム
コードトラックTTと24本のデータトラックTD24〜TD47が
形成される。
ープの上下の縁に沿ってアナログトラックTA1,TA2が形
成され、上半部に12本のデータトラックTD0〜TD11とコ
ントロールトラックTCとが形成され、下半部にタイムコ
ードトラックTTと12本のデータトラックTD12〜TD23が形
成される。更に、磁気テープが１インチ幅の場合、磁気
テープの上下の縁に沿ってアナログトラックTA1,TA2が
形成され、上半部に24本のデータトラックTD0〜TD23と
コントロールトラックTCとが形成され、下半部にタイム
コードトラックTTと24本のデータトラックTD24〜TD47が
形成される。
当然であるが、磁気テープ１の幅が異なる場合の互換性
は、考慮する必要がない。
は、考慮する必要がない。
以下、一例として1/4インチのテープ幅の記録フォーマ
ットを下記第１表に示す。
ットを下記第１表に示す。
上述のテープ速度は、PCM信号のサンプリング周波数
ｓが50.4〔kHz〕の場合の値である。サンプリング周波
数ｓとしては、他に44.1〔kHz〕,32.0〔kHz〕が可能
で、その場合のテープ速度は、上述の値とやや異なる。
また、PCM信号の符号構成及び変調形式は、各フォーマ
ットで共通とされている。次に、これらの各フォーマッ
トのデータトラックTD0〜TD7とチャンネルとの対応関係
の一例を下記第２表に示す。
ｓが50.4〔kHz〕の場合の値である。サンプリング周波
数ｓとしては、他に44.1〔kHz〕,32.0〔kHz〕が可能
で、その場合のテープ速度は、上述の値とやや異なる。
また、PCM信号の符号構成及び変調形式は、各フォーマ
ットで共通とされている。次に、これらの各フォーマッ
トのデータトラックTD0〜TD7とチャンネルとの対応関係
の一例を下記第２表に示す。
すなわち、Ａフォーマットの場合では、１チャンネルが
１本のデータトラックとして記録され、Ｂフォーマット
の場合では、１チャンネルが２本のデータトラックA,B
として記録され、Ｃフォーマットの場合では、１チャン
ネルが４本のデータトラックA,B,C,Dとして記録され
る。
１本のデータトラックとして記録され、Ｂフォーマット
の場合では、１チャンネルが２本のデータトラックA,B
として記録され、Ｃフォーマットの場合では、１チャン
ネルが４本のデータトラックA,B,C,Dとして記録され
る。
次に、データトラックTD,コントロールトラックTC,タイ
ムコードトラックTTの対応関係について説明する。
ムコードトラックTTの対応関係について説明する。
１チャンネルの信号を１トラックに記録するＡフォーマ
ットを1/4インチ幅の磁気テープに適用した場合、第１
図に示された８本のデータトラックTD0〜TD7には、CH1
〜CH8の計８チャンネルの各オーディオPCM信号が所定の
コード化によって記録される。
ットを1/4インチ幅の磁気テープに適用した場合、第１
図に示された８本のデータトラックTD0〜TD7には、CH1
〜CH8の計８チャンネルの各オーディオPCM信号が所定の
コード化によって記録される。
各トラックの形成は、第２図Ａに示すように、データト
ラックTD（TD0〜TD7）とコントロールトラックTCとは、
互いの記録位置が１セクターを単位として幅方向で一致
している。データトラックTDの１セクター内には、４ブ
ロックのデータが含まれる。第２図Ｂに示すように、１
ワードを16ビットとする16ワードのデータとその最初に
付加されたデータ同期信号（斜線で示す）とその終わり
に付加されたCRCコードとによって１伝送ブロック（単
に１ブロックと称する）が構成されている。データ同期
信号区間には、３ビットのブロックアドレス信号が挿入
されており、このブロックアドレス信号とデータとの両
者がCRCによるエラー検出の対象とされている。また、
コントロールトラックTCの１セクターは、４ビットの同
期信号（斜線区間で示す）と、16ビットのコントロール
ワードと、28ビットのセクターアドレス信号と、16ビッ
トのCRCコードとから構成されている。コントロールワ
ードは、記録されるPCMオーディオ信号のサンプリング
周波数、記録フォーマットの判別用のもので、セクター
アドレスは、０番地から歩進する絶対番地であり、この
コントロールワード及びセクターアドレスがCRCによる
エラー検出の対象とされている。データトラックTDに記
録するための変調法としては、3PM方式などの高密度記
録が可能なものが用いられ、コントロールトラックTCに
記録するための変調法としては、FM方式などのものが用
いられる。セクターアドレス信号の最下位ビットS0がそ
のセクター内に含まれる４ブロックの各ブロックアドレ
ス信号の最上位ビットと一致するようにされている。つ
まり、ブロックアドレスB2B1B0は、そのセクター内にお
いて、〔S000〕，〔S001〕，〔S010〕，〔S011〕と順次
変化する。
ラックTD（TD0〜TD7）とコントロールトラックTCとは、
互いの記録位置が１セクターを単位として幅方向で一致
している。データトラックTDの１セクター内には、４ブ
ロックのデータが含まれる。第２図Ｂに示すように、１
ワードを16ビットとする16ワードのデータとその最初に
付加されたデータ同期信号（斜線で示す）とその終わり
に付加されたCRCコードとによって１伝送ブロック（単
に１ブロックと称する）が構成されている。データ同期
信号区間には、３ビットのブロックアドレス信号が挿入
されており、このブロックアドレス信号とデータとの両
者がCRCによるエラー検出の対象とされている。また、
コントロールトラックTCの１セクターは、４ビットの同
期信号（斜線区間で示す）と、16ビットのコントロール
ワードと、28ビットのセクターアドレス信号と、16ビッ
トのCRCコードとから構成されている。コントロールワ
ードは、記録されるPCMオーディオ信号のサンプリング
周波数、記録フォーマットの判別用のもので、セクター
アドレスは、０番地から歩進する絶対番地であり、この
コントロールワード及びセクターアドレスがCRCによる
エラー検出の対象とされている。データトラックTDに記
録するための変調法としては、3PM方式などの高密度記
録が可能なものが用いられ、コントロールトラックTCに
記録するための変調法としては、FM方式などのものが用
いられる。セクターアドレス信号の最下位ビットS0がそ
のセクター内に含まれる４ブロックの各ブロックアドレ
ス信号の最上位ビットと一致するようにされている。つ
まり、ブロックアドレスB2B1B0は、そのセクター内にお
いて、〔S000〕，〔S001〕，〔S010〕，〔S011〕と順次
変化する。
第３図に示すように、磁気テープ１の走行方向に対して
記録ヘッドHR、再生ヘッドHP、記録ヘッドHR′が順次位
置するようなヘッド配置とされている。各ヘッドは磁気
テープ１の幅方向にインラインに配列された10個の記録
又は再生用の磁気ギャップを有しており、そのうちの８
個がデータトラックTD0〜TD7の対応し、他の２個がコン
トロールトラックTC及びタイムコードトラックTTと夫々
対応している。磁気テープ１に対する最初の記録は、記
録ヘッドHRによりなされ、シンク録音、カットイン／ア
ウトなどのときは、記録ヘッドHR′が用いられる。記録
ヘッドHRによって一旦形成されたコントロールトラック
TCは、書き換えがなされず、データトラックのみが書き
換えられる。
記録ヘッドHR、再生ヘッドHP、記録ヘッドHR′が順次位
置するようなヘッド配置とされている。各ヘッドは磁気
テープ１の幅方向にインラインに配列された10個の記録
又は再生用の磁気ギャップを有しており、そのうちの８
個がデータトラックTD0〜TD7の対応し、他の２個がコン
トロールトラックTC及びタイムコードトラックTTと夫々
対応している。磁気テープ１に対する最初の記録は、記
録ヘッドHRによりなされ、シンク録音、カットイン／ア
ウトなどのときは、記録ヘッドHR′が用いられる。記録
ヘッドHRによって一旦形成されたコントロールトラック
TCは、書き換えがなされず、データトラックのみが書き
換えられる。
第４図は、記録系の構成を示し、第５図は、再生系の構
成を示している。入力端子2a〜2hの夫々から、CH1〜CH8
のオーディオPCM信号がエンコーダ3a〜3hに供給され
る。エンコーダ3a〜3hの夫々は、インターリーブ回路、
バリティ発生回路、CRC付加回路、同期信号付加回路等
を備え、６ワードのPCMワードと２ワードのバリティワ
ードとからなる符号ブロックを形成する。エンコーダ3a
〜3hからのデータ系列が夫々変調器5a〜5h,記録アンプ6
a〜6hを介して記録ヘッドHR0〜HR7に供給される。記録
ヘッドHR0〜HR7は、磁気テープ１の幅方向にインライン
に配設されている。
成を示している。入力端子2a〜2hの夫々から、CH1〜CH8
のオーディオPCM信号がエンコーダ3a〜3hに供給され
る。エンコーダ3a〜3hの夫々は、インターリーブ回路、
バリティ発生回路、CRC付加回路、同期信号付加回路等
を備え、６ワードのPCMワードと２ワードのバリティワ
ードとからなる符号ブロックを形成する。エンコーダ3a
〜3hからのデータ系列が夫々変調器5a〜5h,記録アンプ6
a〜6hを介して記録ヘッドHR0〜HR7に供給される。記録
ヘッドHR0〜HR7は、磁気テープ１の幅方向にインライン
に配設されている。
また、コントロールトラックTCには、前述のような信号
が記録コントロールヘッドHRCによって記録される。コ
ントロールトラックTCに記録される信号は、端子７から
のタイミング信号、判別信号にもとづいてコントロール
エンコーダ８において形成され、変調器９、記録アンプ
10を介して記録コントロールヘッドHRCに供給される。
が記録コントロールヘッドHRCによって記録される。コ
ントロールトラックTCに記録される信号は、端子７から
のタイミング信号、判別信号にもとづいてコントロール
エンコーダ８において形成され、変調器９、記録アンプ
10を介して記録コントロールヘッドHRCに供給される。
磁気テープ１のデータトラックTD0〜TD7の夫々と対接す
る再生ヘッドHP0〜HP7とコントロールトラックTCと対接
する再生コントロールヘッドHPCとが設けられている。
第５図に示すように、再生ヘッドHP0〜HP7,HPCの各出力
が再生アンプ11a〜11h,12を介してクロック抽出回路13a
〜13h,14に供給される。クロック抽出回路13a〜13h,14
は、再生信号に同期したピットクロックを抽出するため
のものである。クロック抽出回路13a〜13hの出力が復調
器15a〜15hを介して各チャンネルのデータ系列がTBC
（時間軸補正回路）17a〜17hに供給される。クロック抽
出回路14からの出力が復調器18に供給され、再生コント
ロール信号が得られ、これがコントロールデコーダ19に
供給される。
る再生ヘッドHP0〜HP7とコントロールトラックTCと対接
する再生コントロールヘッドHPCとが設けられている。
第５図に示すように、再生ヘッドHP0〜HP7,HPCの各出力
が再生アンプ11a〜11h,12を介してクロック抽出回路13a
〜13h,14に供給される。クロック抽出回路13a〜13h,14
は、再生信号に同期したピットクロックを抽出するため
のものである。クロック抽出回路13a〜13hの出力が復調
器15a〜15hを介して各チャンネルのデータ系列がTBC
（時間軸補正回路）17a〜17hに供給される。クロック抽
出回路14からの出力が復調器18に供給され、再生コント
ロール信号が得られ、これがコントロールデコーダ19に
供給される。
なお、復調器15a〜15hに関連してデータ同期信号分離回
路が設けられている。
路が設けられている。
コントロールデコーダ19からキャプスタンサーボ用の信
号が発生する。TBCは先に提出している特開昭57−50307
に記載されているようにデータトラックTD0〜TD7の夫々
に記録されているブロックアドレスを用いて、TBC17a〜
17hのメモリーの書込みアドレスを規定するようになさ
れる。TBC17a〜17hの読出しは、基準のクロックパルス
によって行なわれ、TBC17a〜17hの出力には、時間軸変
動分が除去されたデータ系列が現れる。このTBC17a〜17
hの出力系列がデコーダ20a〜20hに供給される。デコー
ダ20a〜20hの夫々は、CRCチェッカ，デインターリーブ
回路，エラー訂正回路，エラー補正回路等を備えてお
り、出力端子21a〜21hに再生オーディオPCM信号が現れ
る。
号が発生する。TBCは先に提出している特開昭57−50307
に記載されているようにデータトラックTD0〜TD7の夫々
に記録されているブロックアドレスを用いて、TBC17a〜
17hのメモリーの書込みアドレスを規定するようになさ
れる。TBC17a〜17hの読出しは、基準のクロックパルス
によって行なわれ、TBC17a〜17hの出力には、時間軸変
動分が除去されたデータ系列が現れる。このTBC17a〜17
hの出力系列がデコーダ20a〜20hに供給される。デコー
ダ20a〜20hの夫々は、CRCチェッカ，デインターリーブ
回路，エラー訂正回路，エラー補正回路等を備えてお
り、出力端子21a〜21hに再生オーディオPCM信号が現れ
る。
記録系に設けられたエンコーダ3a〜3hは、夫々同様の構
成とされており、第６図にその一例を示す。端子22から
各ワードW1が連続している１チャンネルをPCMデータ系
列が偶奇分配回路23に供給され、12個のデータ系列に分
けられる。この場合、奇数番目のワードからなるデータ
系列W(1),W(3),W(5),W(7),W(9),W(11)と偶数番目のワー
ドからなるデータ系列W(2),W(4),W(6),W(8),W(10),W
(12)とに分離される。奇数番目のワードからなるデータ
系列と、偶数番目のワードからなるデータ系列とは、夫
々別個にエラー訂正コード化がなされる。これらのデー
タ系列には、下記のようなワードが含まれる。
成とされており、第６図にその一例を示す。端子22から
各ワードW1が連続している１チャンネルをPCMデータ系
列が偶奇分配回路23に供給され、12個のデータ系列に分
けられる。この場合、奇数番目のワードからなるデータ
系列W(1),W(3),W(5),W(7),W(9),W(11)と偶数番目のワー
ドからなるデータ系列W(2),W(4),W(6),W(8),W(10),W
(12)とに分離される。奇数番目のワードからなるデータ
系列と、偶数番目のワードからなるデータ系列とは、夫
々別個にエラー訂正コード化がなされる。これらのデー
タ系列には、下記のようなワードが含まれる。
奇数番目のワードからなるデータ系列W(1)〜W(11)から
取り出された６ワードを（mod.2）の加算器に供給する
ことで、第１のパリティデータ系列P(1)が形成される。
例えば（P1＝W1W3W5W7W9W11）である。これ
らのデータ系列がインターリーバ24Aに供給される。イ
ンターリーバ24Aは、単位遅延量をｄ（ブロック）とす
ると、0,d,2d,3d,5d,6d,7dの各遅延量を有する遅延回路
を備え、パリティデータ系列P(1)に対しては3dの遅延量
が付加される。このインターリーバ24Aの出力に現れる
各データ系列の夫々から取り出された各ワードが（mod.
2）の加算器に供給され、第２のパリティデータ系列Q
(1)が形成される。この６個のデータ系列W(1)〜W(11)′
とパリティデータ系列P(1)′,Q(1)とがインターリーバ2
5Aに供給される。インターリーバ25Aは、0,（Ｄ−ｄ）,
2（Ｄ−ｄ）…７（Ｄ−ｄ）の各遅延量を有する遅延回
路を備えており、パリティデータ系列P(1)′,Q(1)に対
しては、３（Ｄ−ｄ）,4（Ｄ−ｄ）の遅延量が割当てら
れている。このインターリーブ回路25Aから得られるW
(1)〜W(11)″の計８個のデータ系列が合成回路26に供給
される。
取り出された６ワードを（mod.2）の加算器に供給する
ことで、第１のパリティデータ系列P(1)が形成される。
例えば（P1＝W1W3W5W7W9W11）である。これ
らのデータ系列がインターリーバ24Aに供給される。イ
ンターリーバ24Aは、単位遅延量をｄ（ブロック）とす
ると、0,d,2d,3d,5d,6d,7dの各遅延量を有する遅延回路
を備え、パリティデータ系列P(1)に対しては3dの遅延量
が付加される。このインターリーバ24Aの出力に現れる
各データ系列の夫々から取り出された各ワードが（mod.
2）の加算器に供給され、第２のパリティデータ系列Q
(1)が形成される。この６個のデータ系列W(1)〜W(11)′
とパリティデータ系列P(1)′,Q(1)とがインターリーバ2
5Aに供給される。インターリーバ25Aは、0,（Ｄ−ｄ）,
2（Ｄ−ｄ）…７（Ｄ−ｄ）の各遅延量を有する遅延回
路を備えており、パリティデータ系列P(1)′,Q(1)に対
しては、３（Ｄ−ｄ）,4（Ｄ−ｄ）の遅延量が割当てら
れている。このインターリーブ回路25Aから得られるW
(1)〜W(11)″の計８個のデータ系列が合成回路26に供給
される。
上述のインターリーブ回路は、２個のインターリーバ24
A,25Aが縦続接続され、各系列に対する遅延量0,D,2D…7
Dが分割され、この分割点に現れる各データ系列から取
出されたワードからパリティデータが形成されるもの
で、クロスインターリーブと称されている。単位遅延量
d,Dの値は、ｄと（Ｄ−ｄ）との最小公倍数が7Dを越え
るものとなるように選ばれ、これによって第１及び第２
のパリティデータの符号ブロックに含まれる複数ワード
同士で各符号ブロックに重複するワードが最大１ワード
となるようにされている。一例として、（ｄ＝２）（Ｄ
＝17）とされている。
A,25Aが縦続接続され、各系列に対する遅延量0,D,2D…7
Dが分割され、この分割点に現れる各データ系列から取
出されたワードからパリティデータが形成されるもの
で、クロスインターリーブと称されている。単位遅延量
d,Dの値は、ｄと（Ｄ−ｄ）との最小公倍数が7Dを越え
るものとなるように選ばれ、これによって第１及び第２
のパリティデータの符号ブロックに含まれる複数ワード
同士で各符号ブロックに重複するワードが最大１ワード
となるようにされている。一例として、（ｄ＝２）（Ｄ
＝17）とされている。
偶数分配回路23からの偶数ワードからなるPCMデータ系
列W(1)〜W(12)は、縦続接続されたインターリーバ24B,2
5Bと（mod.2）の加算器とによって上述と同様のクロス
インターリーブを用いたエラー訂正コード化がされてい
る。そしてコード化されたデータ系列の各々をＫ（ブロ
ック）遅延させる遅延回路27に供給され、その出力に現
れるデータ系列W(2)〜W(12)″が合成回路26に供給され
る。このように偶数番目のワードからなるデータ系列を
一様にＫ遅延させるのは、先に提出している出願特開昭
56−54140にて記載されているようにスプライス編集を
行なった場合に、編集点付近でエラーが多発するときで
も、エラー訂正或いは補正を効果的に行なうためであ
る。
列W(1)〜W(12)は、縦続接続されたインターリーバ24B,2
5Bと（mod.2）の加算器とによって上述と同様のクロス
インターリーブを用いたエラー訂正コード化がされてい
る。そしてコード化されたデータ系列の各々をＫ（ブロ
ック）遅延させる遅延回路27に供給され、その出力に現
れるデータ系列W(2)〜W(12)″が合成回路26に供給され
る。このように偶数番目のワードからなるデータ系列を
一様にＫ遅延させるのは、先に提出している出願特開昭
56−54140にて記載されているようにスプライス編集を
行なった場合に、編集点付近でエラーが多発するときで
も、エラー訂正或いは補正を効果的に行なうためであ
る。
以上のようなコード化がなされたデータ系列が合成回路
26に供給され、各系列から取り出された12ワードのPCM
データと４ワードのパリティデータとが１ブロックのデ
ータとなされ、CRC発生器28においてCRCコードが付加さ
れ、出力端子29に取り出される。出力端子29には、図示
せずも同期付加回路が設けられており、第７図に示すよ
うな信号構成を１ブロックとする信号が形成される。
26に供給され、各系列から取り出された12ワードのPCM
データと４ワードのパリティデータとが１ブロックのデ
ータとなされ、CRC発生器28においてCRCコードが付加さ
れ、出力端子29に取り出される。出力端子29には、図示
せずも同期付加回路が設けられており、第７図に示すよ
うな信号構成を１ブロックとする信号が形成される。
上述の本発明の一実施例において、奇数番目のPCMワー
ドからなるデータ系列と偶数番目のPCMワードからなる
データ系列とは、別個のコード化が行なわれているか
ら、その一方例えば奇数データ系列に注目した場合、イ
ンターリーブの態様は、第８図によって説明される。イ
ンターリーブされた出力として、第８図に示すように
〔W1,W3″,W5″,P1″,Q1′,W7″,W9″,W11″〕のデータ
が現れるタイミングを基準とすると、PCMワードW1を含
む符号ブロックは、○印で示す複数ワードと×印で示す
複数ワードとによって形成される。つまり、パリティワ
ードP1を生成する符号ブロックは、〔W1,W3,W5,P1,W7,W
9〕であり、パリティワードQ1を生成する符号ブロック
は、〔W1,W3′,W5′,P1′,Q1,W7′,W9′W11′〕であ
る。磁気テープに記録されたときのこれらの符号ブロッ
クを生成する複数ワードは、（Ｄ＝17ブロック）又は
（Ｄ−ｄ＝15ブロック）毎の間隔で分布する。このよう
なクロスインターリーブにおいて、符号系列長は、（7D
＝119ブロック）となる。
ドからなるデータ系列と偶数番目のPCMワードからなる
データ系列とは、別個のコード化が行なわれているか
ら、その一方例えば奇数データ系列に注目した場合、イ
ンターリーブの態様は、第８図によって説明される。イ
ンターリーブされた出力として、第８図に示すように
〔W1,W3″,W5″,P1″,Q1′,W7″,W9″,W11″〕のデータ
が現れるタイミングを基準とすると、PCMワードW1を含
む符号ブロックは、○印で示す複数ワードと×印で示す
複数ワードとによって形成される。つまり、パリティワ
ードP1を生成する符号ブロックは、〔W1,W3,W5,P1,W7,W
9〕であり、パリティワードQ1を生成する符号ブロック
は、〔W1,W3′,W5′,P1′,Q1,W7′,W9′W11′〕であ
る。磁気テープに記録されたときのこれらの符号ブロッ
クを生成する複数ワードは、（Ｄ＝17ブロック）又は
（Ｄ−ｄ＝15ブロック）毎の間隔で分布する。このよう
なクロスインターリーブにおいて、符号系列長は、（7D
＝119ブロック）となる。
また、再生系に設けられたデコーダ20a〜20hは夫々同様
の構成とされており、第９図にその一例を示す。端子30
から再生データ系列が分配回路31に供給される。この再
生データ系列は、前段においてCRCチェッカにより各伝
達ブロック毎にエラー検出がなされ、その検出結果が１
ビットのエラーフラッグとして各ワード毎に付加されて
いる。分配回路31によって、６個のPCMデータ系列W(1)
〜W(11)″及び２個のパリティデータ系列P(1)″,Q(1)′
の組と他の６個のPCMデータ系列W(2)〜W(12)″及び２個
のパリティデータ系列P(2)″,Q(2)′の組とに分けら
れ、夫々が別個にエラー訂正される。まず、奇数番目の
ワードと関連するデータ系列に遅延回路32に供給される
ことにより、一度にＫブロック遅延されてからデインタ
ーリーバ33Aに供給される。デインターリーバ33Aは、イ
ンターリーバ25Aにより付加された遅延量をキャンセル
するように、７（Ｄ−ｄ）,6（Ｄ−ｄ）,5（Ｄ−ｄ）…
０の遅延量を各データ系列に対して与える。このデイン
ターリーバ33Aの出力系列がＱデコーダ34Aに供給され、
第２のパリティデータ系列Q(1)を用いたエラー訂正がな
される。このQ(1)を除く他のデータ系列がデインターリ
ーバ35Aに供給される。記録系のインターリーバ24Aで与
えられた遅延量をキャンセルするように、7d,6d…０の
各遅延量をデータ系列に与えるようにデインターリーバ
35Aが構成され、その出力がＰデコーダ36Aに供給されて
エラー訂正がなされる。Ｑデコーダ34A及びＰデコーダ3
6Aにおけるエラー訂正によって、訂正がされたワードに
関するエラーフラッグは、エラーがないことを示すもの
にクリアされる。このＰデコーダ36Aの出力には、奇数
番目のワードからなるPCMデータ系列W(1)〜W(11)が現わ
れる。
の構成とされており、第９図にその一例を示す。端子30
から再生データ系列が分配回路31に供給される。この再
生データ系列は、前段においてCRCチェッカにより各伝
達ブロック毎にエラー検出がなされ、その検出結果が１
ビットのエラーフラッグとして各ワード毎に付加されて
いる。分配回路31によって、６個のPCMデータ系列W(1)
〜W(11)″及び２個のパリティデータ系列P(1)″,Q(1)′
の組と他の６個のPCMデータ系列W(2)〜W(12)″及び２個
のパリティデータ系列P(2)″,Q(2)′の組とに分けら
れ、夫々が別個にエラー訂正される。まず、奇数番目の
ワードと関連するデータ系列に遅延回路32に供給される
ことにより、一度にＫブロック遅延されてからデインタ
ーリーバ33Aに供給される。デインターリーバ33Aは、イ
ンターリーバ25Aにより付加された遅延量をキャンセル
するように、７（Ｄ−ｄ）,6（Ｄ−ｄ）,5（Ｄ−ｄ）…
０の遅延量を各データ系列に対して与える。このデイン
ターリーバ33Aの出力系列がＱデコーダ34Aに供給され、
第２のパリティデータ系列Q(1)を用いたエラー訂正がな
される。このQ(1)を除く他のデータ系列がデインターリ
ーバ35Aに供給される。記録系のインターリーバ24Aで与
えられた遅延量をキャンセルするように、7d,6d…０の
各遅延量をデータ系列に与えるようにデインターリーバ
35Aが構成され、その出力がＰデコーダ36Aに供給されて
エラー訂正がなされる。Ｑデコーダ34A及びＰデコーダ3
6Aにおけるエラー訂正によって、訂正がされたワードに
関するエラーフラッグは、エラーがないことを示すもの
にクリアされる。このＰデコーダ36Aの出力には、奇数
番目のワードからなるPCMデータ系列W(1)〜W(11)が現わ
れる。
偶数番目のワードからなるPCMデータの系列及びこれと
関連するパリティデータ系列W(2)〜W(12)″について
も、デインターリーバ33B,Qデコーダ34B,デインターリ
ーバ35B,Pデコーダ36Bが設けられてＰデコーダ36Bの出
力にエラー訂正がなされたPCMデータ系列が得られる。
そしてＰデコーダ36A,36Bから現れるPCMデータ系列W(1)
〜W(12)が偶奇合成回路38に供給され、その出力が補正
回路37に供給され、訂正できなかったエラーワードがそ
の前後に位置する正しいワードの平均値でもって補間さ
れる。この補正回路37の出力が、出力端子39にPCMオー
ディオ信号として得られる。Ｑデコータ34A,34BとＰデ
コーダ36A,36Bとを設け、２度のエラー訂正を行なうこ
とにより、エラー訂正能力を向上させることができる。
関連するパリティデータ系列W(2)〜W(12)″について
も、デインターリーバ33B,Qデコーダ34B,デインターリ
ーバ35B,Pデコーダ36Bが設けられてＰデコーダ36Bの出
力にエラー訂正がなされたPCMデータ系列が得られる。
そしてＰデコーダ36A,36Bから現れるPCMデータ系列W(1)
〜W(12)が偶奇合成回路38に供給され、その出力が補正
回路37に供給され、訂正できなかったエラーワードがそ
の前後に位置する正しいワードの平均値でもって補間さ
れる。この補正回路37の出力が、出力端子39にPCMオー
ディオ信号として得られる。Ｑデコータ34A,34BとＰデ
コーダ36A,36Bとを設け、２度のエラー訂正を行なうこ
とにより、エラー訂正能力を向上させることができる。
次に１チャンネル信号を２トラックに分配して記録する
Ｂフォーマット及び１チャンネル信号を４トラックに分
配して記録するＣフォーマットの場合、前記出願特開昭
57−27410では１チャンネル信号をエンコーダによりエ
ンコードしたのちデマルチプレクサによりブロック毎に
２トラック又は４トラックに分配する技術が示されてい
る。
Ｂフォーマット及び１チャンネル信号を４トラックに分
配して記録するＣフォーマットの場合、前記出願特開昭
57−27410では１チャンネル信号をエンコーダによりエ
ンコードしたのちデマルチプレクサによりブロック毎に
２トラック又は４トラックに分配する技術が示されてい
る。
この場合誤り訂正の系列が複数トラックにまたがってい
るため、テープ上の傷などによって長期間のドロップア
ウトが生じた場合、ひとつのトラックのデータが破壊さ
れている状態となり、その上他のトラックに短いドロッ
プアウトが生じると誤り訂正補正が不可能となる事がま
れにある。この為オーディオ信号の再生音が一時的に得
られないことがある。
るため、テープ上の傷などによって長期間のドロップア
ウトが生じた場合、ひとつのトラックのデータが破壊さ
れている状態となり、その上他のトラックに短いドロッ
プアウトが生じると誤り訂正補正が不可能となる事がま
れにある。この為オーディオ信号の再生音が一時的に得
られないことがある。
この欠点を解消した本発明の実施例について次に説明す
る。
る。
第10図は、前記第１表のＢフォーマット記録の場合の記
録系の構成を示し、第11図は同再生系の構成を示してい
る。
録系の構成を示し、第11図は同再生系の構成を示してい
る。
先ず第10図において、入力端子2a〜2dのそれぞれから、
CH1〜CH4のオーディオPCM信号が切換分配手段としての
マトリクス回路41a〜41dに供給される。これらのマトリ
クス回路41a〜41dは、一種のマトリクス変換を行なうも
のであり、入力PCM信号の各ワードは所定のマトリクス
パターンに従ってそれぞれ１チャンネルにつき２本のト
ラックA,Bに分配される。ここで、入力PCM信号のワード
シーケンスをW1,W2,W3,W4,…とするとき、上記マトリク
ス回路によりトラックA,Bに分配された各PCM信号のワー
ドシーケンスの一例を下記第３表に示す。
CH1〜CH4のオーディオPCM信号が切換分配手段としての
マトリクス回路41a〜41dに供給される。これらのマトリ
クス回路41a〜41dは、一種のマトリクス変換を行なうも
のであり、入力PCM信号の各ワードは所定のマトリクス
パターンに従ってそれぞれ１チャンネルにつき２本のト
ラックA,Bに分配される。ここで、入力PCM信号のワード
シーケンスをW1,W2,W3,W4,…とするとき、上記マトリク
ス回路によりトラックA,Bに分配された各PCM信号のワー
ドシーケンスの一例を下記第３表に示す。
この第３表の例においては、入力PCM信号の連続する２
ワードを一方のトラックに、次の連続する２ワードを他
方のトラックに、それぞれ分配することにより、元の入
力PCM信号のワードの奇数偶数交互の関係が分配後も保
たれるようにしている。これは、前述したように、エン
コーダでのインターリーブの際に、奇数番目のワードか
らなるデータ系列と偶数番目のワードからなるデータ系
列とを分離し、それぞれ別個にエラー訂正コード化等を
行なうことを考慮したものである。
ワードを一方のトラックに、次の連続する２ワードを他
方のトラックに、それぞれ分配することにより、元の入
力PCM信号のワードの奇数偶数交互の関係が分配後も保
たれるようにしている。これは、前述したように、エン
コーダでのインターリーブの際に、奇数番目のワードか
らなるデータ系列と偶数番目のワードからなるデータ系
列とを分離し、それぞれ別個にエラー訂正コード化等を
行なうことを考慮したものである。
この他、入力PCM信号のワードの偶奇順を保ち得る分配
方法としては、下記第４表のものも考えられる。
方法としては、下記第４表のものも考えられる。
次に、各マトリクス回路41a〜41dからのそれぞれ２トラ
ックずつのPCM信号は、前記第２表のＢフォーマットの
割り当てに応じて、８本のデータトラックTD0〜TD7にそ
れぞれ対応する８個のエンコーダ3a〜3bに供給される。
すなわち、各マトリクス回路41a〜41dのそれぞれトラッ
クＡのPCM信号は、エンコーダ3a〜3dにそれぞれ供給さ
れ、またマトリクス回路41a〜41dのそれぞれトラックＢ
のPCM信号は、エンコーダ3e〜3hにそれぞれ供給され
る。
ックずつのPCM信号は、前記第２表のＢフォーマットの
割り当てに応じて、８本のデータトラックTD0〜TD7にそ
れぞれ対応する８個のエンコーダ3a〜3bに供給される。
すなわち、各マトリクス回路41a〜41dのそれぞれトラッ
クＡのPCM信号は、エンコーダ3a〜3dにそれぞれ供給さ
れ、またマトリクス回路41a〜41dのそれぞれトラックＢ
のPCM信号は、エンコーダ3e〜3hにそれぞれ供給され
る。
これらのエンコーダ3a〜3hは、前述した第４図の各エン
コーダ3a〜3hと同様の作用をなすものであり、それぞれ
同様の構成とされており、例えば前記第６図の構成を有
している。この場合、第10図の各エンコーダ3a〜3hに供
給されるPCM信号のワード番号は、元の各チャンネルのP
CM信号のワード番号とは独立に取り扱われ、例えば第３
表の分配によってW1,W2,W5,W6,…のワードが順次連続し
て供給されても、エンコーダは第１番目、第２番目、第
３番目、第４番目…のワードとして前述のインターリー
ブやエラー訂正コード化等の処理を行なう。各エンコー
ダ3a〜3hにおけるエンコード処理は、前述した第６図な
いし第８図の説明と同様に行われる。
コーダ3a〜3hと同様の作用をなすものであり、それぞれ
同様の構成とされており、例えば前記第６図の構成を有
している。この場合、第10図の各エンコーダ3a〜3hに供
給されるPCM信号のワード番号は、元の各チャンネルのP
CM信号のワード番号とは独立に取り扱われ、例えば第３
表の分配によってW1,W2,W5,W6,…のワードが順次連続し
て供給されても、エンコーダは第１番目、第２番目、第
３番目、第４番目…のワードとして前述のインターリー
ブやエラー訂正コード化等の処理を行なう。各エンコー
ダ3a〜3hにおけるエンコード処理は、前述した第６図な
いし第８図の説明と同様に行われる。
エンコーダ3a〜3hからのデータ系列は、それぞれ変調器
5a〜5h、記録アンプ6a〜6hを介して記録ヘッドHR0〜HR7
に供給される。
5a〜5h、記録アンプ6a〜6hを介して記録ヘッドHR0〜HR7
に供給される。
また、コントロールトラックTCに記録される信号は、端
子７からのタイミング信号、判別信号にもとづいてコン
トロールエンコーダ８において形成され、変調器９、記
録アンプ10を介して記録コントロールヘッドHRCに供給
される。
子７からのタイミング信号、判別信号にもとづいてコン
トロールエンコーダ８において形成され、変調器９、記
録アンプ10を介して記録コントロールヘッドHRCに供給
される。
次に、第11図の再生系において、再生ヘッドHP0〜HP7,H
PCの各出力が再生アンプ11a〜11h,12を介してクロック
抽出回路13a〜13h,14に供給される。クロック抽出回路1
3a〜13hの出力が復調器15a〜15hを介してTBC（時間軸補
正回路）17a〜17hに供給される。クロック抽出回路14か
らの出力が復調器18に供給され、再生コントロール信号
が得られ、これがコントロールデコーダ19に供給され
る。TBC17a〜17hの出力データ系列がデコーダ20a〜20h
に供給される。これらのTBC17a〜17hおよびデコーダ20a
〜20hは、前述した第５図や第９図の説明と同様な作用
をなすものである。
PCの各出力が再生アンプ11a〜11h,12を介してクロック
抽出回路13a〜13h,14に供給される。クロック抽出回路1
3a〜13hの出力が復調器15a〜15hを介してTBC（時間軸補
正回路）17a〜17hに供給される。クロック抽出回路14か
らの出力が復調器18に供給され、再生コントロール信号
が得られ、これがコントロールデコーダ19に供給され
る。TBC17a〜17hの出力データ系列がデコーダ20a〜20h
に供給される。これらのTBC17a〜17hおよびデコーダ20a
〜20hは、前述した第５図や第９図の説明と同様な作用
をなすものである。
デコーダ20a〜20hからのPCM信号は、上記記録側のマト
リクス回路41a〜41dからエンコーダ3a〜3hに供給される
信号と同様に表われ、８トラック分の信号が２トラック
ずつ１チャンネルに対応することで、計４チャンネルの
PCM信号を構成する。このように、各デコーダ20a〜20h
からの８トラック分の信号を２トラック分ずつ合成して
４チャンネルのPCM信号に変換するために、上記マトリ
クス回路41a〜41dの逆の動作を行なう逆マトリクス回路
42a〜42dが設けられている。これらの逆マトリクス回路
42a〜42dはそれぞれ同様な構成を有し、入力される２つ
のトラックA,Bの信号のワードについて、例えば上記第
３表のワードW1,W2,W3,W4,…の順に取り出して１チャン
ネル分のPCM信号とする。この場合の８個のデコーダ20a
〜20hと４個の逆マトリクス回路42a〜42dとの対応関係
は、前記第２表のＢフォーマットの８本のデータトラッ
クTD0〜TD7と４つのチャンネルCH1〜CH4との対応関係に
等しい。
リクス回路41a〜41dからエンコーダ3a〜3hに供給される
信号と同様に表われ、８トラック分の信号が２トラック
ずつ１チャンネルに対応することで、計４チャンネルの
PCM信号を構成する。このように、各デコーダ20a〜20h
からの８トラック分の信号を２トラック分ずつ合成して
４チャンネルのPCM信号に変換するために、上記マトリ
クス回路41a〜41dの逆の動作を行なう逆マトリクス回路
42a〜42dが設けられている。これらの逆マトリクス回路
42a〜42dはそれぞれ同様な構成を有し、入力される２つ
のトラックA,Bの信号のワードについて、例えば上記第
３表のワードW1,W2,W3,W4,…の順に取り出して１チャン
ネル分のPCM信号とする。この場合の８個のデコーダ20a
〜20hと４個の逆マトリクス回路42a〜42dとの対応関係
は、前記第２表のＢフォーマットの８本のデータトラッ
クTD0〜TD7と４つのチャンネルCH1〜CH4との対応関係に
等しい。
逆マトリクス回路42a〜42dからの出力は、符号誤り訂正
／補正回路43a〜4dにそれぞれ送られ、上記各デコーダ2
0a〜20hでは訂正しきれないデータ欠落部分の補間を行
なう。これは、１トラック分の再生信号が長時間にわた
って欠落した場合でも、もう一方のトラックの再生信号
にもとづいて補間を行なうことを可能とするものであ
る。そして、出力端子21a〜21dから各チャンネルCH1〜C
H4の再生オーディオPCM信号を取り出す。
／補正回路43a〜4dにそれぞれ送られ、上記各デコーダ2
0a〜20hでは訂正しきれないデータ欠落部分の補間を行
なう。これは、１トラック分の再生信号が長時間にわた
って欠落した場合でも、もう一方のトラックの再生信号
にもとづいて補間を行なうことを可能とするものであ
る。そして、出力端子21a〜21dから各チャンネルCH1〜C
H4の再生オーディオPCM信号を取り出す。
すなわち、この実施例においては、４チャンネルの入力
PCM信号をそれぞれ１チャンネル毎に２本の記録トラッ
クに分配して記録する際に、それぞれの１チャンネルの
PCM信号の各ワードを、マトリクス回路41a等により上記
第３表あるいは第４表に示すようにワード配列の奇数番
目、偶数番目交互の関係が分配後も保たれるようなマト
リクスパターンに従って２系統に分配し、それぞれの系
統毎に独立のエンコーダ3a,3e等に送って、それぞれの
エンコーダ内では、上記奇数番目のワードから成るデー
タ列と偶数番目のワードから成るデータ列とを別個にエ
ンコード処理した後に合成し（第６図参照）、これらの
８系統のエンコーダ3a〜3hからの各信号を８個の記録ヘ
ッドHR0〜HR7にそれぞれ供給して、８本の記録トラック
を形成するように記録を行っている。
PCM信号をそれぞれ１チャンネル毎に２本の記録トラッ
クに分配して記録する際に、それぞれの１チャンネルの
PCM信号の各ワードを、マトリクス回路41a等により上記
第３表あるいは第４表に示すようにワード配列の奇数番
目、偶数番目交互の関係が分配後も保たれるようなマト
リクスパターンに従って２系統に分配し、それぞれの系
統毎に独立のエンコーダ3a,3e等に送って、それぞれの
エンコーダ内では、上記奇数番目のワードから成るデー
タ列と偶数番目のワードから成るデータ列とを別個にエ
ンコード処理した後に合成し（第６図参照）、これらの
８系統のエンコーダ3a〜3hからの各信号を８個の記録ヘ
ッドHR0〜HR7にそれぞれ供給して、８本の記録トラック
を形成するように記録を行っている。
以上は前記第１表、第２表のＢフォーマットによるPCM
信号の記録および再生系の一例であるが、次に、Ｃフォ
ーマットによる記録および再生系について、第12図およ
び第13図を参照しながら説明する。
信号の記録および再生系の一例であるが、次に、Ｃフォ
ーマットによる記録および再生系について、第12図およ
び第13図を参照しながら説明する。
第12図は前記ＣフォーマットによるPCM信号記録系の構
成の一例を示し、入力端子2a,2bからCH1,CH2のオーディ
オPCM信号がそれぞれ切換分配手段としてのマトリクス
回路44a,44bに供給される。マトリクス回路44a,44bはそ
れぞれ同様な構成を有し、入力PCM信号の16ワードを４
×４のマトリクスパターンに従って４つのトラックA,B,
C,Dに分配する。入力PCM信号のワードシーケンスをW1,W
2,W3,W4,…とするとき、マトリクス回路により分配され
た各トラックA,B,C,Dの信号のワードシーケンスを第５
表に示す。
成の一例を示し、入力端子2a,2bからCH1,CH2のオーディ
オPCM信号がそれぞれ切換分配手段としてのマトリクス
回路44a,44bに供給される。マトリクス回路44a,44bはそ
れぞれ同様な構成を有し、入力PCM信号の16ワードを４
×４のマトリクスパターンに従って４つのトラックA,B,
C,Dに分配する。入力PCM信号のワードシーケンスをW1,W
2,W3,W4,…とするとき、マトリクス回路により分配され
た各トラックA,B,C,Dの信号のワードシーケンスを第５
表に示す。
この第５表の分配方法において、入力PCM信号のワード
の奇数・偶数交互の関係が、各トラックA,B,C,Dのそれ
ぞれの出力信号についても保たれており、後段のエンコ
ーダでのワードの奇数・偶数番目を考慮したインターリ
ーブ処理等が有効に作用するようになっている。
の奇数・偶数交互の関係が、各トラックA,B,C,Dのそれ
ぞれの出力信号についても保たれており、後段のエンコ
ーダでのワードの奇数・偶数番目を考慮したインターリ
ーブ処理等が有効に作用するようになっている。
なお、このようなワードの奇数・偶数交互の関係を満足
する分配方法を決定する４×４のマトリクスパターン
は、上記第５表の例以外にも種々考えられる。
する分配方法を決定する４×４のマトリクスパターン
は、上記第５表の例以外にも種々考えられる。
これらのマトリクス回路44a,44bからの２チャンネル８
トラックCH1−Ａ〜CH2−Ｄの出力は、前記第２表のＣフ
ォーマットの割り当てに従って最終的に各データトラッ
クTD0〜TD7に記録される。すなわち、８個のエンコーダ
3a〜3hは８本のデータトラックTD0〜TD7にそれぞれ対応
しており、マトリクス回路44aからの第１のチャンネルC
H1の各トラックA,B,C,Dの出力は、エンコーダ3a,3e,3c,
3gにそれぞれ供給され、マトリクス回路44bからの第２
のチャンネルCH2の各トラックA,B,C,Dの出力は、エンコ
ーダ3b,3f,3d,3hにそれぞれ供給される。エンコーダ3a
〜3hは、前記第４図、第６図ないし第８図のエンコーダ
と同様な作用をなし、同様の構成とすればよく、入力さ
れる信号のワードの順序に従って（元のチャンネルのワ
ード順とは独立に）前述のエンコード処理が行なわれ
る。エンコーダ3a〜3hからの出力は、それぞれ変調器5a
〜5h、記録アンプ6a〜6hを介して記録ヘッドHR0〜HR7に
供給され、前記データトラックTD0〜TD7を記録形成す
る。なお、コントロール信号記録系は、前述の第４図や
第10図と同様であるため、図示せず説明を省略する。
トラックCH1−Ａ〜CH2−Ｄの出力は、前記第２表のＣフ
ォーマットの割り当てに従って最終的に各データトラッ
クTD0〜TD7に記録される。すなわち、８個のエンコーダ
3a〜3hは８本のデータトラックTD0〜TD7にそれぞれ対応
しており、マトリクス回路44aからの第１のチャンネルC
H1の各トラックA,B,C,Dの出力は、エンコーダ3a,3e,3c,
3gにそれぞれ供給され、マトリクス回路44bからの第２
のチャンネルCH2の各トラックA,B,C,Dの出力は、エンコ
ーダ3b,3f,3d,3hにそれぞれ供給される。エンコーダ3a
〜3hは、前記第４図、第６図ないし第８図のエンコーダ
と同様な作用をなし、同様の構成とすればよく、入力さ
れる信号のワードの順序に従って（元のチャンネルのワ
ード順とは独立に）前述のエンコード処理が行なわれ
る。エンコーダ3a〜3hからの出力は、それぞれ変調器5a
〜5h、記録アンプ6a〜6hを介して記録ヘッドHR0〜HR7に
供給され、前記データトラックTD0〜TD7を記録形成す
る。なお、コントロール信号記録系は、前述の第４図や
第10図と同様であるため、図示せず説明を省略する。
第13図は、上記Ｃフォーマットにて記録されたデータト
ラックTD0〜TD7を再生して、元の２チャンネルCH1,CH2
のPCM信号を得るための再生系の構成の一例を示すもの
である。
ラックTD0〜TD7を再生して、元の２チャンネルCH1,CH2
のPCM信号を得るための再生系の構成の一例を示すもの
である。
この第13図において、上記データトラックTD0〜TD7のそ
れぞれと対接する再生ヘッドHP0〜HP7からの各再生出力
が、再生アンプ11a〜11hを介してクロック抽出回路13a
〜13hに供給される。クロック抽出回路13a〜13hの出力
が復調器15a〜15hを介してTBC（時間軸補正回路）17a〜
17bに供給される。これらのTBC17a〜17hからの出力が、
上記エンコーダと逆の処理を行なうデコーダ20a〜20hに
供給される。デコーダ20a〜20hからの出力は、上記第12
図の記録系のマトリクス回路44a,44bからエンコーダ3a
〜3hに供給される信号と等しいものとなっている。たと
えばデコーダ20a,20e,20c,20gからの出力は第１のチャ
ンネルCH1についての上記第５表の各トラックA,B,C,Dの
各ワード順の信号となっており、上記マトリクス回路44
aと逆の動作を行なう逆マトリクス回路45aに供給され
る。また、デコーダ20b,20f,20d,20hからの出力が第２
のチャンネルCH2についての各トラックA,B,C,Dの信号と
して逆マトリクス回路45bに供給される。これらの逆マ
トリクス回路44a,44bにより、それぞれのチャンネルC
H1,CH2の各トラックA,B,C,Dの信号のワードについて、
上記第５表のワードW1,W2,W3,W4,…の順に取り出して、
それぞれのチャンネルのPCM信号とする。逆マトリクス
回路44a,45bからの出力は符号誤り訂正／補正回路46a,4
6bにそれぞれ供給され、上記デコーダ20a〜20hで補正し
きれないデータ欠落部分の補間が行われ、出力端子21a,
21bにそれぞれチャンネルCH1,CH2の再生オーディオPCM
信号が現れる。なお、コントロール信号の再生系は、前
記第５図や第11図と同様に構成でき、図示せず説明を省
略する。
れぞれと対接する再生ヘッドHP0〜HP7からの各再生出力
が、再生アンプ11a〜11hを介してクロック抽出回路13a
〜13hに供給される。クロック抽出回路13a〜13hの出力
が復調器15a〜15hを介してTBC（時間軸補正回路）17a〜
17bに供給される。これらのTBC17a〜17hからの出力が、
上記エンコーダと逆の処理を行なうデコーダ20a〜20hに
供給される。デコーダ20a〜20hからの出力は、上記第12
図の記録系のマトリクス回路44a,44bからエンコーダ3a
〜3hに供給される信号と等しいものとなっている。たと
えばデコーダ20a,20e,20c,20gからの出力は第１のチャ
ンネルCH1についての上記第５表の各トラックA,B,C,Dの
各ワード順の信号となっており、上記マトリクス回路44
aと逆の動作を行なう逆マトリクス回路45aに供給され
る。また、デコーダ20b,20f,20d,20hからの出力が第２
のチャンネルCH2についての各トラックA,B,C,Dの信号と
して逆マトリクス回路45bに供給される。これらの逆マ
トリクス回路44a,44bにより、それぞれのチャンネルC
H1,CH2の各トラックA,B,C,Dの信号のワードについて、
上記第５表のワードW1,W2,W3,W4,…の順に取り出して、
それぞれのチャンネルのPCM信号とする。逆マトリクス
回路44a,45bからの出力は符号誤り訂正／補正回路46a,4
6bにそれぞれ供給され、上記デコーダ20a〜20hで補正し
きれないデータ欠落部分の補間が行われ、出力端子21a,
21bにそれぞれチャンネルCH1,CH2の再生オーディオPCM
信号が現れる。なお、コントロール信号の再生系は、前
記第５図や第11図と同様に構成でき、図示せず説明を省
略する。
この第12図、第13図に示す実施例においては、２チャン
ネルの入力PCM信号をそれぞれ１チャンネル毎に４本の
記録トラックに分配して記録する際に、それぞれの１チ
ャンネルのPCM信号の各ワードを、マトリクス回路44a等
により上記第５表に示すようにワード配列の奇数番目、
偶数番目交互の関係が分配後も保たれるようなマトリク
スパターンに従って４系統に分配し、それぞれの系統毎
に独立のエンコーダ3a,3c等に送って、それぞれのエン
コーダ内では、上記奇数番目のワードから成るデータ列
と偶数番目のワードから成るデータ列とを別個にエンコ
ード処理した後に合成し（第６図参照）、これらの８系
統のエンコーダ3a〜3hからの各信号を８個の記録ヘッド
HR0〜HR7にそれぞれ供給して、８本の記録トラックを形
成するように記録を行っている。
ネルの入力PCM信号をそれぞれ１チャンネル毎に４本の
記録トラックに分配して記録する際に、それぞれの１チ
ャンネルのPCM信号の各ワードを、マトリクス回路44a等
により上記第５表に示すようにワード配列の奇数番目、
偶数番目交互の関係が分配後も保たれるようなマトリク
スパターンに従って４系統に分配し、それぞれの系統毎
に独立のエンコーダ3a,3c等に送って、それぞれのエン
コーダ内では、上記奇数番目のワードから成るデータ列
と偶数番目のワードから成るデータ列とを別個にエンコ
ード処理した後に合成し（第６図参照）、これらの８系
統のエンコーダ3a〜3hからの各信号を８個の記録ヘッド
HR0〜HR7にそれぞれ供給して、８本の記録トラックを形
成するように記録を行っている。
以上説明した本発明の実施例において、８トラックに対
応する８個のエンコーダ3a〜3hや８個のデコーダ20a〜2
0h等は、それぞれ独立の回路を設ける必要はなく、たと
えば高速演算処理回路を時分割使用して等価的に８個の
エンコーダや８個のデコーダとして作用するように構成
してもよい。
応する８個のエンコーダ3a〜3hや８個のデコーダ20a〜2
0h等は、それぞれ独立の回路を設ける必要はなく、たと
えば高速演算処理回路を時分割使用して等価的に８個の
エンコーダや８個のデコーダとして作用するように構成
してもよい。
また、前記３種類の記録フォーマットであるA,B,Cの各
フォーマット間の判別を自動的に行なわせるようにして
もよく、たとえば、選択された記録フォーマットに応じ
て上記の記録側のマトリクス回路を選択的に動作させる
ようになし、この記録フォーマットの種類に応じて前記
コントロールワード中の判別ビットC11〜C9を所定のも
のに設定するとともに、再生時には、この判別ビットか
ら記録フォーマットを識別することにより、再生側の逆
マトリクス回路を自動的に選択し、上記３種類のうちの
何れの記録フォーマットでも支障なく再生できるように
することが可能である。
フォーマット間の判別を自動的に行なわせるようにして
もよく、たとえば、選択された記録フォーマットに応じ
て上記の記録側のマトリクス回路を選択的に動作させる
ようになし、この記録フォーマットの種類に応じて前記
コントロールワード中の判別ビットC11〜C9を所定のも
のに設定するとともに、再生時には、この判別ビットか
ら記録フォーマットを識別することにより、再生側の逆
マトリクス回路を自動的に選択し、上記３種類のうちの
何れの記録フォーマットでも支障なく再生できるように
することが可能である。
以上の説明からも明らかなように、本発明に係るPCM信
号記録方法によれば、１チャンネルあるいは複数チャン
ネルの内の１つのチャンネルのPCM信号の各ワードを一
定の分配方式に従って各トラックに分配した後、これら
の各トラックについての信号をそれぞれ独立のエンコー
ダによりエンコード処理を行なっているため、記録トラ
ック毎にそれぞれデコード処理によるエラー訂正等が可
能であり、１本の記録トラックが長時間にわたってデー
タ再生不能状態に陥っても、データ補間操作を有効に利
用でき、さらに、１チャンネルにつき１個のエンコーダ
あるいは１個のデコーダを用いいるものに比べ、エラー
発生許容範囲あるいはエラー補正能力が拡大され、より
高品質のPCM信号記録、再生を可能としている。
号記録方法によれば、１チャンネルあるいは複数チャン
ネルの内の１つのチャンネルのPCM信号の各ワードを一
定の分配方式に従って各トラックに分配した後、これら
の各トラックについての信号をそれぞれ独立のエンコー
ダによりエンコード処理を行なっているため、記録トラ
ック毎にそれぞれデコード処理によるエラー訂正等が可
能であり、１本の記録トラックが長時間にわたってデー
タ再生不能状態に陥っても、データ補間操作を有効に利
用でき、さらに、１チャンネルにつき１個のエンコーダ
あるいは１個のデコーダを用いいるものに比べ、エラー
発生許容範囲あるいはエラー補正能力が拡大され、より
高品質のPCM信号記録、再生を可能としている。
第１図は本発明を適用し得るトラックパターンの一例を
示す概略平面図、第２図はデータトラックおよびコント
ロールトラックに記録される信号構成を示す図、第３図
はヘッド配置の構成例を示す図、第４図および第５図は
Ａフォーマット記録のための記録系および再生系の構成
例を示すブロック図、第６図はエンコーダの構成例を示
すブロック図、第７図および第８図は１ブロックの信号
構成およびインターリーブの説明に用いる概略線図、第
９図はデコーダの構成例を示すブロック図、第10図およ
び第11図は本発明の一実施例としてＢフォーマット記録
のための記録系および再生系の構成を示すブロック図、
第12図および第13図は本発明の他の実施例としてＣフォ
ーマット記録のための記録系および再生系を示すブロッ
ク図である。 １……磁気テープ、3a〜3h……エンコーダ、20a〜20h…
…デコーダ、41a〜41d,44a〜44b……マトリクス回路、4
2a〜42d,45a,45b……逆マトリクス回路、43a〜43d,46a,
46b……符号誤り訂正／補正回路
示す概略平面図、第２図はデータトラックおよびコント
ロールトラックに記録される信号構成を示す図、第３図
はヘッド配置の構成例を示す図、第４図および第５図は
Ａフォーマット記録のための記録系および再生系の構成
例を示すブロック図、第６図はエンコーダの構成例を示
すブロック図、第７図および第８図は１ブロックの信号
構成およびインターリーブの説明に用いる概略線図、第
９図はデコーダの構成例を示すブロック図、第10図およ
び第11図は本発明の一実施例としてＢフォーマット記録
のための記録系および再生系の構成を示すブロック図、
第12図および第13図は本発明の他の実施例としてＣフォ
ーマット記録のための記録系および再生系を示すブロッ
ク図である。 １……磁気テープ、3a〜3h……エンコーダ、20a〜20h…
…デコーダ、41a〜41d,44a〜44b……マトリクス回路、4
2a〜42d,45a,45b……逆マトリクス回路、43a〜43d,46a,
46b……符号誤り訂正／補正回路
フロントページの続き (72)発明者 クラウデイア・ブランデス スイス国リユ−ムラング・オ−バドルフシ ユトラ−セ14 (72)発明者 ロジエ・ラガデツク スイス国チユリツヒ・クリスデルフリ６ (56)参考文献 特開 昭57−27411（ＪＰ，Ａ) 特開 昭56−124108（ＪＰ，Ａ)
Claims (1)
- 【請求項１】Ｎチャンネル（Ｎは１以上の整数）の各チ
ャンネルについてそれぞれ１チャンネル毎にＭ本（Ｍは
２以上の整数）の記録トラックに分配して記録するPCM
信号記録方法において、 上記Ｎチャンネルのうちのそれぞれの１チャンネルのPC
M信号の各ワードを切換分配手段により上記Ｍ本の記録
トラックに分配する際に、各記録トラック内のワード配
列として上記PCM信号のワード配列の奇数番目のワード
と偶数番目のワードとが交互に配置されるような一定の
マトリクスパターンに従って、ワード単位でＭ系統に分
配する工程と、 上記分配されたワードより成るＭ×Ｎ系統のPCM信号を
それぞれ１系統毎に独立の符号誤り訂正のためのエンコ
ーダに送ってそれぞれのエンコーダ内で上記奇数番目の
ワードから成るデータ列と偶数番目のワードから成るデ
ータ列とを別個にエンコード処理する工程と、 これらのＭ×Ｎ系統のエンコーダからの各信号を複数の
記録ヘッドにそれぞれ供給して記録媒体に対してＭ×Ｎ
本の記録トラックを形成するように記録する工程と を有することを特徴とするPCM信号記録方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57213613A JPH07118159B2 (ja) | 1982-12-06 | 1982-12-06 | Ｐｃｍ信号記録方法 |
| CA000442439A CA1252201A (en) | 1982-12-06 | 1983-12-02 | Method for recording of pcm signals |
| PCT/JP1983/000430 WO1984002417A1 (en) | 1982-12-06 | 1983-12-06 | Method of recording pcm signal |
| DE8383903827T DE3381912D1 (de) | 1982-12-06 | 1983-12-06 | Verfahren zur aufzeichnung von pcm-signalen. |
| US06/637,229 US4622598A (en) | 1982-12-06 | 1983-12-06 | Method of recording odd and even words of one channel PCM signals in plural tracks |
| AT83903827T ATE57037T1 (de) | 1982-12-06 | 1983-12-06 | Verfahren zur aufzeichnung von pcm-signalen. |
| EP83903827A EP0127687B1 (en) | 1982-12-06 | 1983-12-06 | Method of recording pcm signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57213613A JPH07118159B2 (ja) | 1982-12-06 | 1982-12-06 | Ｐｃｍ信号記録方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104714A JPS59104714A (ja) | 1984-06-16 |
| JPH07118159B2 true JPH07118159B2 (ja) | 1995-12-18 |
Family
ID=16642071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57213613A Expired - Lifetime JPH07118159B2 (ja) | 1982-12-06 | 1982-12-06 | Ｐｃｍ信号記録方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4622598A (ja) |
| EP (1) | EP0127687B1 (ja) |
| JP (1) | JPH07118159B2 (ja) |
| CA (1) | CA1252201A (ja) |
| DE (1) | DE3381912D1 (ja) |
| WO (1) | WO1984002417A1 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111815B2 (ja) * | 1984-07-23 | 1995-11-29 | 株式会社日立製作所 | デイジタル信号記録方式 |
| JPH0681332B2 (ja) * | 1984-09-19 | 1994-10-12 | 株式会社日立製作所 | 画像信号の分配記録方式 |
| JPH0731766B2 (ja) * | 1984-12-26 | 1995-04-10 | キヤノン株式会社 | 回転ヘッド型記録再生装置 |
| JPS61177884A (ja) * | 1985-02-04 | 1986-08-09 | Hitachi Denshi Ltd | 画像データ記録再生方法 |
| FR2583240B1 (fr) * | 1985-06-05 | 1994-02-04 | France Telediffusion | Procede de transmission en blocs de mots d'information numerique |
| CA1303729C (en) * | 1985-09-03 | 1992-06-16 | Tetsuro Kato | Method and apparatus for recording and/or reproducing a pcm signal |
| EP0220033B1 (en) * | 1985-10-11 | 1993-07-14 | Mitsubishi Denki Kabushiki Kaisha | A pcm recording and reproducing apparatus |
| US4722085A (en) * | 1986-02-03 | 1988-01-26 | Unisys Corp. | High capacity disk storage system having unusually high fault tolerance level and bandpass |
| GB8604219D0 (en) * | 1986-02-20 | 1986-03-26 | Injectall Ltd | Injection of substances into liquids |
| US4709367A (en) * | 1986-03-31 | 1987-11-24 | International Business Machines Corporation | Method and apparatus for distinguishing between diskettes in a diskette drive |
| USRE34100E (en) * | 1987-01-12 | 1992-10-13 | Seagate Technology, Inc. | Data error correction system |
| JPS63274222A (ja) * | 1987-05-01 | 1988-11-11 | Matsushita Electric Ind Co Ltd | インタ−リ−ブ方法 |
| US5065260A (en) * | 1988-01-22 | 1991-11-12 | Sony Corporation | Method for recording/reproducing expanded digital signals in conventional format |
| JPH0211053A (ja) * | 1988-03-30 | 1990-01-16 | Internatl Business Mach Corp <Ibm> | メッセージ処理方法 |
| US5031218A (en) * | 1988-03-30 | 1991-07-09 | International Business Machines Corporation | Redundant message processing and storage |
| EP0397472B1 (en) * | 1989-05-12 | 1995-11-29 | Mitsubishi Denki Kabushiki Kaisha | Rotary head recording and playback apparatus and method |
| US5257271A (en) * | 1989-07-29 | 1993-10-26 | Sony Corporation | Sample data transmission apparatus |
| US5115240A (en) * | 1989-09-26 | 1992-05-19 | Sony Corporation | Method and apparatus for encoding voice signals divided into a plurality of frequency bands |
| US5101311A (en) * | 1989-11-09 | 1992-03-31 | Archive Corporation | Tape and mechanism protection methods for DAT drives |
| US5072378A (en) * | 1989-12-18 | 1991-12-10 | Storage Technology Corporation | Direct access storage device with independently stored parity |
| JPH04286777A (ja) * | 1991-03-17 | 1992-10-12 | Sony Corp | 磁気記録装置 |
| JPH05109196A (ja) * | 1991-10-14 | 1993-04-30 | Sony Corp | 記録方法 |
| US5327182A (en) * | 1992-06-10 | 1994-07-05 | Sony Electronics, Inc. | Method and apparatus for reading photographically recorded digital audio soundtracks |
| US5453802A (en) * | 1992-06-10 | 1995-09-26 | Sony Electronics Inc. | Method and apparatus for photographically recording digital audio and a medium having photographically recorded digital sountracks |
| JP3153933B2 (ja) * | 1992-06-16 | 2001-04-09 | ソニー株式会社 | データ符号化装置及び方法並びにデータ復号化装置及び方法 |
| FR2693824B1 (fr) * | 1992-07-20 | 1994-10-21 | Kudelski Sa Fabrique Enregistr | Procédé et dispositif d'enregistrement et de reproduction d'un signal d'information. |
| JP3186292B2 (ja) * | 1993-02-02 | 2001-07-11 | ソニー株式会社 | 高能率符号化方法及び装置 |
| JP3186307B2 (ja) * | 1993-03-09 | 2001-07-11 | ソニー株式会社 | 圧縮データ記録装置及び方法 |
| JPH06332084A (ja) * | 1993-05-25 | 1994-12-02 | Sony Corp | 映画フィルム用ディジタル情報再生装置 |
| US5581654A (en) * | 1993-05-25 | 1996-12-03 | Sony Corporation | Method and apparatus for information encoding and decoding |
| US5608713A (en) * | 1994-02-09 | 1997-03-04 | Sony Corporation | Bit allocation of digital audio signal blocks by non-linear processing |
| JP3186412B2 (ja) * | 1994-04-01 | 2001-07-11 | ソニー株式会社 | 情報符号化方法、情報復号化方法、及び情報伝送方法 |
| JP3277699B2 (ja) * | 1994-06-13 | 2002-04-22 | ソニー株式会社 | 信号符号化方法及び装置並びに信号復号化方法及び装置 |
| JP3277705B2 (ja) | 1994-07-27 | 2002-04-22 | ソニー株式会社 | 情報符号化装置及び方法、並びに情報復号化装置及び方法 |
| JP3341474B2 (ja) * | 1994-07-28 | 2002-11-05 | ソニー株式会社 | 情報符号化方法及び復号化方法、情報符号化装置及び復号化装置、並びに情報記録媒体 |
| JP3557674B2 (ja) * | 1994-12-15 | 2004-08-25 | ソニー株式会社 | 高能率符号化方法及び装置 |
| US5671439A (en) * | 1995-01-10 | 1997-09-23 | Micron Electronics, Inc. | Multi-drive virtual mass storage device and method of operating same |
| US5639585A (en) * | 1995-08-31 | 1997-06-17 | Sony Corporation | System for photographically recording digital data and analog soundtrack, and medium having digital data and analog soundtrack recorded thereon |
| US6021010A (en) * | 1996-03-21 | 2000-02-01 | Sony Corporation | Recording method and apparatus for digital signals in which lower order bits are separated into upper and lower side bits and separately recorded |
| JP3470490B2 (ja) * | 1996-04-08 | 2003-11-25 | ソニー株式会社 | デジタル信号の記録装置、記録方法及び再生方法 |
| US7058086B2 (en) * | 1999-05-26 | 2006-06-06 | Xm Satellite Radio Inc. | Method and apparatus for concatenated convolutional encoding and interleaving |
| US6154452A (en) * | 1999-05-26 | 2000-11-28 | Xm Satellite Radio Inc. | Method and apparatus for continuous cross-channel interleaving |
| US6229824B1 (en) | 1999-05-26 | 2001-05-08 | Xm Satellite Radio Inc. | Method and apparatus for concatenated convolutional endcoding and interleaving |
| US7850517B2 (en) * | 2005-07-19 | 2010-12-14 | Multimedia Games, Inc. | Electronic lottery system for increasing the usage of tickets in a lottery game |
| US7421640B2 (en) * | 2005-08-17 | 2008-09-02 | International Business Machines Corporation | Method and apparatus for providing error correction capability to longitudinal position data |
| US10318904B2 (en) | 2016-05-06 | 2019-06-11 | General Electric Company | Computing system to control the use of physical state attainment of assets to meet temporal performance criteria |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5328409A (en) * | 1976-08-27 | 1978-03-16 | Mitsubishi Electric Corp | Pcm recorder/repeoducer |
| JPS5857781B2 (ja) * | 1978-01-17 | 1983-12-21 | 三菱電機株式会社 | 符号化復号化方式 |
| JPS54137204A (en) * | 1978-04-17 | 1979-10-24 | Sony Corp | Digital signal transmission method |
| US4211997A (en) * | 1978-11-03 | 1980-07-08 | Ampex Corporation | Method and apparatus employing an improved format for recording and reproducing digital audio |
| JPS5654140A (en) * | 1979-10-09 | 1981-05-14 | Sony Corp | Transmission method for pcm signal |
| GB2061575B (en) * | 1979-10-24 | 1984-09-19 | Matsushita Electric Ind Co Ltd | Method and apparatus for encoding low redundancy check words from source data |
| JPS5727410A (en) * | 1980-07-26 | 1982-02-13 | Sony Corp | Recording method of pcm signal |
| CA1161946A (en) * | 1980-07-26 | 1984-02-07 | Sony Corporation | Method and apparatus for recording digitized information on a record medium |
| JPS5727411A (en) * | 1980-07-26 | 1982-02-13 | Sony Corp | Multichannel recording method |
| JPS5744272A (en) * | 1980-08-28 | 1982-03-12 | Sony Corp | Electronic editing method |
| JPS5750307A (en) * | 1980-09-05 | 1982-03-24 | Sony Corp | Time base correcting device |
-
1982
- 1982-12-06 JP JP57213613A patent/JPH07118159B2/ja not_active Expired - Lifetime
-
1983
- 1983-12-02 CA CA000442439A patent/CA1252201A/en not_active Expired
- 1983-12-06 WO PCT/JP1983/000430 patent/WO1984002417A1/ja active IP Right Grant
- 1983-12-06 US US06/637,229 patent/US4622598A/en not_active Expired - Lifetime
- 1983-12-06 DE DE8383903827T patent/DE3381912D1/de not_active Expired - Lifetime
- 1983-12-06 EP EP83903827A patent/EP0127687B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3381912D1 (de) | 1990-10-31 |
| US4622598A (en) | 1986-11-11 |
| CA1252201A (en) | 1989-04-04 |
| EP0127687B1 (en) | 1990-09-26 |
| EP0127687A4 (en) | 1987-03-16 |
| WO1984002417A1 (en) | 1984-06-21 |
| EP0127687A1 (en) | 1984-12-12 |
| JPS59104714A (ja) | 1984-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07118159B2 (ja) | Ｐｃｍ信号記録方法 | |
| US4541093A (en) | Method and apparatus for error correction | |
| US4238852A (en) | Error correcting system | |
| US4375100A (en) | Method and apparatus for encoding low redundancy check words from source data | |
| KR850001677B1 (ko) | Pcm신호 기록방법 | |
| EP0146639B1 (en) | Method and apparatus for recording digital data signal | |
| JPH0445907B2 (ja) | ||
| CA1234427A (en) | Methods of recording audio signals | |
| KR850001675B1 (ko) | 멀티트랙 pcm 데이타 기록방법 | |
| KR950006843B1 (ko) | 디지탈 신호 기록 재생 시스템 | |
| EP0395125B1 (en) | A PCM recording and reproducing apparatus | |
| JPH0377589B2 (ja) | ||
| KR970008641B1 (ko) | 부호화 디지탈 신호의 기록 방법 | |
| JPS6135620B2 (ja) | ||
| JP2702950B2 (ja) | Ｐｃｍ信号記録再生装置 | |
| JPH077581B2 (ja) | 回転ヘツド形ｐｃｍ磁気記録再生装置 | |
| JPH053773B2 (ja) | ||
| JPH0158578B2 (ja) | ||
| KR920008226B1 (ko) | 디지탈테이프레코더 | |
| JPH0242686A (ja) | 回転ヘッド形磁気記録・再生装置 | |
| JPS60247866A (ja) | デイジタルテ−プレコ−ダ | |
| KR870000853B1 (ko) | 전자편집방법 | |
| JPS60219678A (ja) | 回転ヘツド形磁気記録再生装置 | |
| JPS649678B2 (ja) | ||
| Davies | The digital télévision tape recorder—audio and data recording aspects |