KR870000853B1 - 전자편집방법 - Google Patents

Abstract

내용 없음.

Description

전자편집방법

제1도는 본 발명에 사용하기 위한 PCM 녹음기의 일예를 도시한 블록도.

제2도는 상기 일예의 에러 정정 앤코드 신호의 전송 블록도.

제3도는 제1도의 장치내에 지연 인터리브 설명용 챠트도.

제4도 및 제5도의 각각은 본 발명의 기본적인 일예 설명용 시간 챠트도.

제6도, 제 7도 및 제 8도는 본 발명의 일실시예에 있어서의 트랙패턴, 기록포맷 및 헤드배치의 설명용 개략도.

제9도 및 제10도는 각각의 본 발명의 일실시예의 기록계 및 재생계의 구성을 나타낸 블럭도.

제11도는 기록계에 설치된 엔코더의 구성을 나타낸 블록도.

제12도, 제13도 및 제14도는 본 발명의 일실시예에 있어서의 전송시의 신호구성 및 클로스 인터리브의 설명용 개략도.

제15도는 재생계에 설치되는 디코더의 구성을 나타낸 블록도.

제16도 및 제17도는 본 발명의 일실시예의 주요 부분인 블록도 및 그 동작 설명에 사용되는 시간도.

본 발명은 오디오 PCM 신호의 편집에 적용하는데 적합한 전자편집방법에 관한 것이다.

오디오 PCM 신호를 기록할 시에 기록 재생의 과정에서 생기는 드롭 아웃(drop out)등에 의한 버스트 에러에 대처하기 위하여, 워드 단위의 PCM 데이타 및 에러 장정용의 연장코드의 배열의 배열바꿈(인터리브라 칭함)을 행한다.

이와같은 코드화를 행하는 장치의 간단한 일예를 제1도에 도시하고 있다. 제1도에 있어서는, (1)로 표시한 입력단자에 1채널의 오디오 신호가 공급되어 PCM 변조부 (2)에 의해서 오디오 PCM 신호로 변환된다. PCM 변조는 샘플링 홀드 회로의 출력의 1샘플을 AID 변환기에 의해서 1워드 Wi로 변환하는 구성으로 되어 있다. PCM 변조부(2)로부터 얻어지는 오디오 PCM 신호가 분배회로(3)에 공급되어 4개의 PCM 데이타계열 W(₀),W(₁),W(₂),W(₃)로 분할된다. 각 데이타 계열에는 하기와 같은 워드를 포함한다.

W₍₀₎=(W₀,W₄,W₈…)

W₍₁₎=(W₁,W₅,W₉…)

W₍₂₎=(W₂,W₆,W₁₀…)

W₍₃₎=(W₃,W₇,W₁₁…)

이들의 PCM 데이타 계열의 각각으로부터 취출된 4워드가 (mod.2)의 가산기(도에서는 0로 표시함)에 공급되어 패리티 데이타 계열 P₍₀₎가 형성된다. 예를 들면 (P=W₀

W₁

W₂

W₃)이며 이와같은 패리티 워드와 이것을 생성하는 4워드가 1부호 블록을 구성한다.

이들의 데이타 계열이 인터리버(4)에 공급되어 인터리브 된다. 인터리버(4)는 서로 D(블록)씩 상이한 0, D, 2D, 3D, 4D의 각 지연량을 가진 지연회로를 포함하고 있다. 실제적으로는 RAM으로써 인터리버(4)가 구성되어 RAM의 서입 블록 어드레스와 독출 블록 어드레스가 제어됨으로써 상술한 지연량의 부여되며 그때에는 분배회로(3) 및 다음 단의 합성회로(5)는 특별히 필요로 하지 않는다.

인터리버(4)의 출력에 나타나는 데이타 계열 W₍₀₎,W₍₁₎',W₍₂₎',W₍₃₎',P₍₀₎'가 합성회로(5)에 공급되어 각 데이타 계열로부터 취출된 매 5워드가 1블록으로 되어서 CRC 발생기(6)에 공급되며 이 5워드에 대한 CRC 코드가 부가된다.

CRC는 순회 코드에 의한 에러 검출의 일종이다.

CRC 발생기(6)의 출력이 동기 혼합 회로(7)에 공급되어 출력단자(8)에는 제2도에 표시한 바와 같은 배열의 신호가 나타난다. CRC 코드는 W₍₀₎-P₍₀₎'의 각 계열의 5워드를 에러 검출의 대상으로 하고 있으며, 이들의 동기신호, 5워드의 데이타 및 CRC 코드를 1전송블록이라 칭한다. CRC는 1전송블록단위로 에러검출을 행하고 그 일부라도 에러를 포함할때에는 이 1전송블록의 모든 데이타가 에러워드로써 검출된다. 도시는 안되어 있으나, 출력단자(8)에는 변조기, 기록앰프, 기록헤드가 접속되어 있어, 상술한 신호가 자기 테이프의 길이방향으로 연장된 트랙에 기록된다.

상술한 바와 같은 코드화를 행하고 있을 경우, 자기테이프의 트랙에 있어서, 어느 특정의 부호블록을 구성하는 5워드는 제 3도에 표시한 바와 같이 D(블록)마다의 거리를 두고 기록되어 있다. 이 부호블록의 모든 워드가 기록됨에 필요한 길이를 부호 계열길이 CL라 하면 N 워드의PCM 데이타 및 n워드의 패리티 데이티로 1부호블록이 구성될때에 CL=(N+n-1)D가 되며, 상술한 예에서는(CL=4D)라 한다. 또 패리티를 에러 정정에 사용할 시에는 1부호블록의 1워드의 에러는 정정 가능하여 인터리브를 사용하므로써 D이하의 길이의 버스트 에러는 정정 가능하게 된다.

그러나 고정헤드식의 PCM 녹음기에서는 이미 기록되어 있는 신호와 새로운 신호를 접속하도록 트랙을 정정하는 전자편집이 이루어진다. 아셈블편집, 인서트 편집등의 편집 모우드가 있다. 이와 같은 전자편집을 행할 시에는, 기록상태의 개시 또는 종료점에서 에러가 생기는 것을 피할 수 없다. 이 에러가 1회만 생길 때에는 에러 정정 부호에 따라서 정정할 수가 있으나 거의 동일 개소에서 몇번이라도 편집이 행해지면 동일한 부호 블록내에 다수의 에러가 생겨서 정정 불가능하게 된다.

제3도의 예에 있어서, 1회째의 편집 예를들면 코트인에 의해서 워드 W₂가 에러 워드가 되었을 때 편집의 정정이 필요하게 되어 2회째의 커트인을 행하고, 워드 W₃가 에러 워드가 되면 이 2워드 에러는 정정 불가능하게 되어 버린다.

본 발명은 상술한 바와 같이 거의 동일한 점에서 몇번이라도 편집을 정정하거나 잘게 이어서 편집할 때에 에러 정정 부호가 동일한 부호 블록에 관해서 다수의 에러가 발생하고 정정 불가능하게 되는 결점을 제거하도록 하는 것이다.

본 발명에서는 전자편집을 위한 기록의 개시 또는 종료가 가능한 점(이하 커트인/ 아웃점이라 칭함)을 제한하므로써, 정정 불가능하게 되는 에러가 편집때문에 발생하는 것을 방지토록 한 것이다. 본 발명은 m 중(重) 에러 정정 가능한 에러 정정 코드와 인터리브를 사용하고 있을때에 있어서, 커트인/아웃에 의해서 (m+1) 이상의 에러가 생기지 않도록 기록되어 있는 데이타 계열의 인터리브와의 관련으로 커트인/아웃점을 나타내는 제어 신호를 발생토록 한 것이다.

전술한 바와 같이 (m=1)에서 (CL=4D)의 코드화가 이루어져 있을때를 예로하여 본 발명의 한 방법을 설명하면, 기록되어 있는 데이타 계열(제 4도 A)에 대해서 제4도 B에 표시한 바와 같이 부호 계열 길이 CL보다 큰 간격 T를 갖도록 커트인/아웃점의 계열을 한정한다. 이 계열은 반드시 등간격이 아니라도 좋다.

본 발명의 다른 방법은 단위지연량 D로써 규칙적으로 부호 블록의 각 워드가 떨어지는 인터리브에 대해서 적용되는 것이며, 기록되어 있는 데이타 계열의 단위지연량 D와 커트인/ 아웃점의 계열의 간격 T와의 최소공배수가 부호 계열 길이 CL보다 큰 것으로 하는 방법이다. 이 관계에 간격 T를 선정하면, 제 5도 A 및 B에 표시한 바와 같이 동일 부호 블록에 속하는 각 워드와 커트인/아웃점이 중첩되는 부분을 1워드로 억제할 수 있다.

다음, 본 발명의 일실시예에 관해서 설명한다. 제 6도에 도시한 바와 같이, 이 예에서는 1/4인치 폭의 자기테이프(9)에 대해서 8개의 데이타 트랙 TD₀내지 TD₇과 2개의 아날로그 트랙 TA₁,TA₂와 제어트랙 TC와 타임 코드 트랙 TT를 형성토록 하고 있다.

이 8개의 데이타 트랙 TD₀내지 TD₇에는 CH₁내지 CH₈의 합계 8채널의 각 오디오 PCM 신호를 소정의 코드화에 의해서 기록한다. 제7도 A에서와 같이 데이타 트랙 TD(TD₀내지 TD₇)와 제어트랙 TC는 서로의 기록 위치가 1섹터(secter)를 단위로 하여 폭방향으로 일치하고 있다. 데이타 트랙 TD의 1섹터내에서는 4블록의 데이타가 포함된다. 제7도 B에서와 같이, 1워드를 16비트로 된 16워드의 데이타와 그 최초에 부가된 데이타 동기 신호(사선으로 표시)와 그 끝에 부과된 CRC 코드에 의해서 1전송블록(간단하게 1블록이라 칭함)이 구성되어 있다. 데이타 동기 신호 구간에는 3비트의 블록 어드레스 신호가 삽입되어 있고 이 블록 어드레스 신호와 데이터와의 양자가 CRC에 의한 오차 검출의 대상으로 되어 있다. 또 제어트랙 TC의 1섹터는 4비트의 동기신호(사선 구간으로 표시함)와 16비트의 제어 워어드와 28비트의 섹터 어드레스 신호와 16비트의 CRC코드로부터 구성되어 있다. 제어 워어드는 기록되는 PCM 오디오 신호의 샘플링 주파수, 기록포맷의 판별용의 것으로, 섹터 어드레스는 0번지로부터 진행하는 절대번지이고 이 제어 워어드 및 섹터 어드레스가 CRC에 의한 오차검출의 대상으로 되어 있다.

데이터 트랙 TD에 기록하기 위한 변조법으로서는 3PM 방식등의 고밀도 기록이 가능한 것이 사용되어, 제어트랙 TC에 기록하기 위한 변조법으로서는 FM 방식등의 것이 사용된다. 섹터 어드레스 신호의 최하위 비트 S₀가 그 섹터내에 포함되는 4블록의 각 블록 어드레스 신호의 최상위 비트와 일치하게 되어 있다.

즉, 블록 어드레스 [B₂B₁B₀]는 그 섹터내에 있어서 [S₀00][S₀01][S₀10][S₀11]로 순차 변화한다.

제8도에 도시한 바와 같이 자기테이프(9)의 주행방향에 대하여, 기록혜드 HR, 재생혜드 HP, 기록혜드 HR'가 순차적으로 위치하는 혜드배치로 되어 있다. 각 혜드는 자기테이프(9)의 폭방향으로 인라인으로 배열된 10개의 기록 또는 재생용의 자기 갭을 가지고, 그중의 8개의 테이터 트랙 TD₀내지 TD₇과 대응하여 다른 2개가 제어트랙 TC 및 타임코드 트랙 TT와 각각 대응하고 있다. 자기테이프(9)에 대한 최초의 기록은 기록헤드 HR에 의하여 기록되어 싱크녹음, 커트 인/아웃 등일때는 기록헤드 HR'이 사용된다.

기록헤드 HR에 의하여 일단 형성되 제어 트랙 TC는 정정이 안되고 데이터 트랙만이 정정 기입된다.

제9도는 기록계의 구성을 도시하고 제10도는 재생계의 구성을 도시하고 있다. 입력단자(10a 내지 10h)의 각각부터 CH₁내지 CH₈의 오디오 PCM 신호가 엔코더 (11a 내지 11h)에 공급된다. 엔코더(11a 내지 11h)의 각각의 인터리브회로, 패리티 발생회로, CRC 부가회로, 동기신호 부가회로등을 구비하고(N=6, n=2)의 부호 블록을 형성한다.

엔코더(11a 내지 11h)부터의 데이터 계열이 멀티플렉서(12)에 공급되어, 멀티플랙서(12)로부터 나타나는 8개의 데이터 계열은 각각 변조기(13a 내지 13h), 기록앰프(14a 내지 14h)를 거쳐서 기록헤드 HR₀내지 HR₇에 공급된다. 기록헤드 HR₀~ HR₇은 자기테이프(9)의 폭방향으로 인라인에 배치되어 있다. 이러한 예와 같이 1채널의 오디오 PCM 신호를 1개의 트랙에 기록할때에는, 멀티플렉서(12)는 필요없으나 1채널당의 점유 트랙수를 2개 혹은 4개로 하는 것 같은 다른 기록 포맷때에는 멀티플렉서 (12)에 의한 데이터의 분배가 필요하게 된다.

또 제어트랙 TC에는 전술과 같은 신호가 기록 제어헤드 HR_C에 의하여 기록된다. 제어트랙 TC에 기록되는 신호는 단자(15)로부터의 타이밍신호, 판별 신호에 의하여 제어 엔코더(16)에서 형성되어, 변조기(17), 기록엠프(18)를 거쳐서 기록제어헤드 HR_C에 공급된다. 제어 엔코더(16)에서 형성되는 포멧 지정신호를 사용하여 멀티플랙서(12)의 동작 모우드가 절환된다.

자기테이프(9)의 테이퍼트랙 TD₀내지 TD₇의 각각과 대항하여 접하는 재생헤드 HP₀내지 HP₇과 제어트랙 TC와 대항하여 접하는 재생 제어헤드 HP_C가 설치되어 있다.

제10도에 표시한 바와 같이 재생헤드 HP₀내지 HP₇, HP_C의 각 출력이 재생앰프 (19a 내지 19h)(20)를 거쳐서 클록 추출 회로(21a 내지 21h)(22)에 공급된다. 클록 추출 회로(21a 내지 21h)의 출력이 복조기(23a 내지 23h)를 거쳐서 멀티플렉서 (24)에 공급된다.

멀티플렉서(24)는 8개의 데이터 트랙부터의 재생데이터를 소정수의 채널의 데이터 계열에 돌리는 것이어서, 각 채널의 데이터 계열이 TBC(시간축 보정장치)(25a 내지 25h)에 공급된다. 클록 추출회로(22)부터의 출력이 복조기(26)에 공급되어 재생 제어 신호가 얻어지고 이것이 제어 디코더(27)에 공급된다.

제어 디코더(27)로부터 캡스턴 구동용의 신호, 디멀티플렉서(24)의 동작 모우드를 기록 포맷에 따라서 제어하는 신호와 같이 TBC(25a 내지 25h)의 메모리에 대한 서입 클록이 발생한다. 제어트랙 TC 및 데이터 트랙 TD₀내지 TD₇의 각각에 기록되어 있는 섹터 어드레스 및 블록 어드레스를 사용하여 TBC(25a 내지 25h)의 메모리의 서입 어드레스를 규정하게 된다. TBC(25a 내지 25h)의 판독은(28)로부터의 기준의 클록 펄스에 의하여 행하여져 TBC(25a 내지 25h)의 출력에는 시간축 변동분이 제거된 데이터 계열이 나타난다. 이 TBC(25a 내지 25h)의 출력계열이 디코더(29a 내지 29h)에 공급된다. 디코더(29a 내지 29h)의 각각은 CRC 검출기, 다인터리브회로, 오차 정정회로, 오차보정회로등을 구비하고, 출력단자(30a 내지 30h)에 재생오디오 PCM 신호가 나타난다.

기록계에 설치된 에코더(11a 내지 11h)는 각각 같은 구성으로 되어서, 제11도에 그 일예를 표시한다. 단자(31)로부터의 각 워어드 W가 연속하고 있는 1채널의 PCM 데이터 계열이 우기(偶奇) 분배회로(32)에 공급되어 12개의 데이터 계열로 구분된다. 이 경우 기수번째의 워어드로부터 된 데이터 계열 W₍₁₎,W₍₃₎,W₍₅₎, W₍₇₎, W₍₉₎,W₍₁₁₎와 우수번째의 워어드로부터는 데이터 계열 W₍₂₎,W₍₄₎,W₍₆₎, W₍₈₎, W₍₁₀₎, W₍₁₂₎로 분리된다. 기수번째의 워어드로부터 된 데이터 계열과 우수번째의 워어드로부터 된 데이터 계열과는 각각 별개의 오차정정 코오드화가 된다. 이들의 데이터 계열에는 하기와 같은 워어드가 포함된다.

W₍₁₎=(W₁, W₁₃, W₂₅,…)

W₍₃₎=(W₃, W₅, W₂₇,…)

W₍₁₁₎=(W₁₁, W₂₃, W₃₅,…)

W₍₂₎=(W₂, W₁₄, W₂₆,…)

W₍₄₎=(W₄, W₁₆, W₂₈,…)

W₍₁₂₎=(W₁₂, W₂₄, W₃₆,…)

기수번째의 워어드로부터 된 데이터 계열 W₍₁₎내지 W₍₁₁₎로부터 취출된 6워어드를 (mcd.2)의 가산기에 공급하는 것으로서 제1의 패리티 데이터 계열 P₍₁₎이 형성된다. 예를들면 (P₁=W₁

W₃

W₅

W₇

W₉

W₁₁)이다. 이들의 데이터 계열이 인터리버(33A)에 공급된다. 인터리버(33A)는 단위 지연량을 d(블록)로 하면 0,d,2d,3d,4d,5d,6d,7d의 각 지연량을 가지는 지연회로를 구비하는 패리티 데이터 계열 P₍₁₎에 대해서는 3d의 지연량이 부가된다. 이 인터리버(33A)의 출력에 나타나는 각 데이터 계열의 각각으로부터 절취된 각 워어드가 (mod.2)의 가산기에 공급되어 제2의 패리티 데이터 계열 Q₍₁₎이 형성된다. 이 6개의 데이터 계열 W₍₁₎내지 W₍₁₁₎'와 패리티 데이터 계열 P₍₁₎'P₍₁₎이 인터리버(34A)에 공급된다. 인터리버(34A)는 0,(D-d),2(D-d),…,7(D-d)의 각 지연량을 가지는 지연회로를 구비하고 패리티 데이터 계열 P₍₁₎'Q₍₁₎에 의해서는 3(D-d),4(D-d)의 지연량이 할당되어 있다. 이 인터리브 회로(34A)로부터 얻어지는 W₍₁₎내지 W₍₁₁₎'의 8개의 데이터 계열이 합상회로(35)에 공급된다.

상술의 인터리브 회로는 2개의 인터리브(33A)(34A)가 종속접속되어, 각 계열에 대한 지연량 0,D,2D,…7D가 분할되어 이 분할점에 나타나는 각 데이터 계열로부터 취출된 워어드로부터 패리티 데이터가 형성되는 것으로서 크로스 인터리브라고 칭한다. 단위 지연량 d, D의 값은 d와 (D-d)와의 최소 공배수가 7D를 넘도록 선정되어 이것에 의하여 제1 및 제2의 패리티 데이터의 부호 블록에 포함된 복수 워어드끼리로 각 부호블록에 중복되는 워어드가 최대 1워어드가 되도록 되어 있다. 일례로서 (d=2) (D =17)로 되어 있다.

우기 분배회로(32)로부터의 우수 워어드로부터된 PCM 데이터 계열 W₍₂₎-W₍₁₂₎는 종속 접속된 인터리버(33B)(34B)와 (mod. 2)의 가산기와의 의하여 상술과 같은 크로스 인터리브를 사용한 오차 정정 코드화가 되어 있다. 그리고 코드화된 데이터 계열의 각각을 K(블록)지연시키는 지연회로(36)에 공급되어 그 출력에 나타나는 데이터 계열 W₍₂₎~W₍₁₂₎″가 합성회로(35)에 공급된다. 이와같이 우수번째의 워어드로부터 된 데이터 계열을 한결같이 K 지연시키는 것은 스프라이스 편집을 행한 경우에 편집점 부근에서 오차가 자주 발생하였을때에도 오차 정정 혹은 보정을 효과적으로 행하기 때문이다.

이상과 같이 코드화된 데이터 계열이 합성회로(35)에 공급되어 각 계열로부터 취출된 12워어드의 PCM 데이터와 4워어드의 패리티 데이터와 1블록의 데이터로 되어 CRC 발생기(37)에 있어서 CRC 코드가 부가되어 출력단자(38)에 취출된다. 출력단자(38)에는 도시는 안되었지만 동기부가회로가 설치되어서 제12도에 표시한 바와 같은 신호구성을 1블록으로 하는 신호가 형성된다.

상술한 본 발명의 제1실시예에 있어서, 기수번째의 PCM 워어드로부터된 데이터 계열과 우수번째의 PCM 워어드로부터된 데이터 계열은 별개의 코드화가 행하여져 있으므로 그 한쪽 예를들면 기수 데이터 계열에 주지해볼 경우, 인터리브의 양상은 제13도 및 제14도에 의하여 설명된다. 인터리브된 출력으로서 제13도에 표시한 바와 같은[W₁,W₃″,W₅″,P₁″,Q₁',W₇″,W₉″,W₁₁″]의 데이터가 나타나는 타이밍을 기준으로 하면 PCM 워어드 W₁을 포함하는 부호블록 0표로 표시하는 복수워어드와 X표로 표시하는 복수워어드에 의하여 형성된다. 즉 패리티 워어드 P₁을 생성하는 부호블록은 [W₁,W₃,W₅,P₁,W₇,W₉]이고 패리티 워어드 Q₁을 생성하는 부호블록은 [W₁,W₃',W₅', P₁',Q₁,W₇',W₉',W₁₁']이다. 자기 테이프에 기록되었을 때의 부호블록을 생성하는 복수워어드는 제14도는 A에 표시된 바와 같이 바와 같이(D=17 블록) 또는(D-d15 블록)마다 간격으로 분포한다. 이와같은 크로스 인터리브에 있어서, 부호 계열 길이 CL은 (7D =119 블록)으로 된다.

또 재생계에 설치된 디코더(29a 내지 29b)는 각각 같은 구성으로 되어 있어, 제15도에 그 일예를 표시한다. 단자(39)로부터 재생 데이터 계열이 공급되어 CRC 검출기(40)에서 각 전송블록마다에 오차 검출이 되어, 그 검출결과가 1비트의 포인터로서 각 워어드마다에 부가된다. 그리고 분배회로(41)에 공급되어 6개의 PCM 데이터 계열 W₍₁₎내지 W₍₁₁₎″및 2개의 패리티 데이터 계열 P₍₁₎″,Q₍₁₎'의 조와 다른 6개의 데이터 계열 W₍₂₎,W₍₁₂₎″ 및 2개의 패리티 데이터 계열 P₍₂₎″,P₍₂₎'의 조로 구분되어, 각각은 별개로 오차 정정된다.

우선 기수번째의 워어드와 관련되어 데이터 계열이 지연회로(42)에 공급되는 것에 의하여 한결같이 K블록 지연되어서 인터리버(43A)에 공급된다. 디인터리버 (43A)에 의하여 부가되 지연량을 말소하도록 7(D-d),6(D-d),5(D-d),…,0의 지연량을 각 데이터 계열에 대하여 부여한다. 이 디인터리버(43A)의 출력계열이 Q 디코더 (44A)에 공급되어 제2의 패리티 데이터 계열 Q₍₁₎을 사용한 오차 정정이 행하여진다.

이 Q₍₁₎을 제외한 다른 데이터 계열이 디인터리버(45A)에 공급된다. 기록계의 인터리버(33A)로 부여된 지연량을 말소하고 7d,6d,…,0의 각 지연량을 데이터 계열에 부여하도록 디인터리버(45A)가 구성되어 이 출력이 P디코더(46A)에 공급되어서 오차정정이 행하여진다. Q디코더(44A) 및 P디코더(46A)에 있어서의 오차 정정에 의하여 정정된 워어드 관한 포인터는 오차없는 것을 표시하는 것에 크리어된다. 이 P디코더 (46A)의 출력에는 기수번째의 워어드로부터된 PCM 데이터 계열 W₍₁₎내지 W₍₁₁₎이 나타낸다.

우수번째의 워어드로부터된 PCM 데이터 계열 및 이와 관련하는 패리티 데이터 계열 W₍₂₎내지 W₍₁₂₎″에 대해서도, 디인터리버(43B), Q디코더(44B), 디인터리버 (45B), P디코더(46B)가 설치되어서 P디코더(46B)의 출력에 오차 정정이 된 PCM 디코더 계열이 얻어진다. 그리고 P디코더(46A 및 46B)로부터 나타나는 PCM 데이터 계열 W₍₁₎내지 W₍₁₂₎이 보정회로(47)에 공급되어, 정정 안되었던 오차 워어드가 그 전후에 위치하는 정(正)의 워어드 평균치를 가지고 보간(補間)된다. 이 보정회로(47)의 출력이 우기합성회로(48)에 공급되어 출력단자(49)에 PCM 오디오 신호가 얻어진다. Q디코더(44A 및 44B)와 P디코더(46A 및 46B)와를 설치하여 2번의 오차 정정을 행하는 것에 의하여 오차 정정 능력을 향상시킬 수가 있다.

상기와 같이 크로스 인터리브에 의한 에러 정정 코드화를 채용하고 있는 PCM 기록재생장치에 본 발명을 적용하여 전자편집을 행하는 경우의 구성이 제16도에 도시된다. 설명을 간략화하기 위해, 1채널의 음향 PCM 신호 한개의 트랙 TD₀로서 기록되어 있는 경우이며, 이 트랙 TD₀에 대하여 인서어트 편집을 행한다고 하자.

기록헤드 HR₀'와 이보다 선행하는 재생헤드 HP₀(제8도 참조)가 사용되어, 재생헤드 HP₀로부터의 재생신호가 상기 재생계(50)(제10도 및 제15도 참조)와 지연회로 (51)를 경유하여 크로스 페이더(cross-fader)(52)의 한쪽 입력단자에 공급된다. 크로스 패이터(52)의 다른쪽 입력단자에는 인서어트 되어야 할 새로운 음향 PCM 신호가 단자(53)로부터 공급된다.

이 새로운 음향 PCM 신호는 다른 PCM 신호기로 재생장치의 재생신호, 또는 동일 자기 테이프에 기록되어 있는 다른 채널의 것이다.

크로스 페이터(52)의 출력이 상기 기록계(54)(제 9도 및 제11도 참조)와 기록 게이트 회로(55)를 경유하여 기록헤드 HP₀'에 공급된다. 재생헤드 HP₀와 기록헤드 HR₀'사이의 거리에 상당하는 시간지연량을 지연회로(51)가 가지게 되며, 따라서 재생헤드 HP₀의 출력을 지연회로(51), 크로스 페이더(52) 및 기록계(54) 그리고 기록 게이트 회로 ( 55)를 경유하여 기록헤드 HR₀' 에 가하여 기록하였을때에는 원래 기록되어 있는 것과 아주 동일한 신호가 재기록되게 된다.

크로스 페이더(52)는 α 및 (1-α)의 정수를 각각 발생하는 정수발생기와 두개의 입력 PCM 신호에 α 및 (1-α)를 각각 승산하는 승산기와, 이 승산기의 출력을 합산하여 출력으로 발생시키는 가산기로 구성된다. 단자(56)로부터 공급되는 크로스 페이더 제어 펄스 P₁이 ″1″의 구간에서 정수 α가 0으로부터 1로 서서히 증대하고, 정수(1-α)가 1로부터 10으로 서서히 감소하도록 동작한다. 이 제어펄스 P₁은 단자(57)로부터의 기록 제어지령 P₂의 입상 및 입하의 직후에 발생한다. 기록 제어지령 P₂는 ″1″이 기록상태와 대응하도록 형성되어 있다.

또한, 클록발생기(58)가 마련되어 있어, 이로써 섹터 주기의 클록펄스 CP₁과 블록주기의 클록펄스 CP₂가 발생한다. 클록펄스 CP₂가 카운터(59)의 클록단자에 공급된다. 카운터(59)는 5비트의 2진 카운터이며, 그 프리셋트 입력으로서 2비트의 ″0″과 재생 섹터 어드레스의 하위의 3비트가 공급된다. 또한, 제어트랙 TC에 기록되어 있는 동기신호가 재생 제어신호로서 분리된다. 클록펄스 CP₁가 재생제어 신호가 도시는 안되었으나 캡스턴 서어보회로에 공급되어, 클록펄스 CP₁에 테이프 주행이 로크되도록 하는 서어보가 걸려진다. 카운터(59)에는 재생 섹터 어드레스의 하위의 3비트[S₂,S₁,S₀]가 모두 ″0″일때에 5비트의 ″0″이 프리셋트 된다. 그리고 클록펄스 CP₂가 32개 공급되므로서 ON/OFF 제어 펄스 CRR 이 한개 발생한다.

이 예에서는 8섹터마다 1회 비율로 섹터 어드레스의 하위 3비트가 모두 ″0″이 되고 또한 1섹터가 4블록 되어 있으므로 제어펄스 CRR는 32블록마다의 소정의 섹터 어드레스로 발생한다. 따라서 제어펄스 CRR의 타이밍은 기록되어 있는 데이타와 항상 일정한 관계가 된다.

또한 크로스 페이더 제어펄스 P₁과 이것은 지연회로(60)에 의해 지연시켜서 생기는 펄스 P₁'와 기록 제어지령 P₂가 OR게이트(61)에 공급되고, OR게이트(61)의 출력이 D플립플롭(62)의 입력단에 공급된다.

이 D플립플롭(62)의 클록 입력단에 제어펄스 CRR이 공급되고 그 출력이 기록 ON/OFF 펄스 P₃로 되어 취출된다. 이 기록 ON/OFF 펄스 P₃는 ″1″의 구간에서 기록게이트회로(55)가 ON되어 기록동작이 형성된다. 지연회로(60)의 지연량은 부호 계열길이 CL과 같은 것이 선택된다.

상기의 구성에 있어서 제17도 A에 표시한 기록 제어 지령 P₂가 발생하고, 도면 B에 표시한 크로스 페이더 제어펄스 P₁가 발생할때의 동작을 설명한다. 제17도 C의 표시에는 펄스 P₁'가 지연회로(60)로부터 발생하고 또한 D에 표시한 ON/OFF 제어펄스 CRR가 형성되어 있다. 이 제어펄스 CRR는 상기와 같이 (T-32 블록)의 주기로 또한 기록되어 있는 데이터의 특정 위상으로 발생한다. 따라서 D플립플롭(62)로 부터 제17도 E의 표시된 바와 같이 제어펄스 CRR에 동기하여 입상하고, 펄스 P₁'이 ″0″에 입하한 후에 제어펄스 CRR에 동기하여 입하하는 기록 ON/OFF 펄스 P₃가 형성되게 된다.

이와같은 기록 ON/OFF 펄스 P₃에 의하여 데이터 트랙 TD₀에는 제17도 F의 표시와 같이 데이터가 인서어트 편집된다. 우선 커트인 때에는 펄스 P₃가 ″1″되는 t₁에서 기록게이트 회로(55)가 ON하고 기록헤드 HR₀'에서 한 기록동작이 개시된다. 크로스 페이트 동작이 개시되는 t₂에서는 원래 기록되어 있는 것과 매우 동일한 신호가 기록된다. t₂내지 t₄까지의 구간에서 경사진 선으로 표시된 바와 같이 크로스 페이드된 신호가 기록된다. 결국 원래 기록되어 있는 신호에 의해 서서히 레벨이 감소하는 것과 새로이 기록되는 신호에 의해 서서히 레벨이 증대하는 것이 혼합되어 형성된 신호가 기록된다. 이와 같은 크로스페이드 처리에 의하여 두개의 PCM 음향신호의 연결점에 있어서의 레벨비약등 불연속성이 눈에 띄지 않게 할 수 있다. 크로스페이드된 신호는 파선 ;도시와 같이 크로스 인터리브의 부호 계열길이와 (=7D)만큼 지연된 구간(t₄내지 t₅)까지 분포되어 있다.

다음에 기록제어지령 P₂가 t₆에서 ″0″이 되면 제17도 B의 도시된 바와 같이 크로스페이드 제어펄스 P₁이 ″1″이 되고 크로스페이드 동작이 시작되고, (t₆~t₈)사이에 크로스페이드 동작이 행하여진다. 또한 크로스페이드된 데이터는(t₇~t₉) 구간까지 분포되어 있다. 그리고 제어펄스 P₁와 펄스 P₁'가 모두 ″0″이 된 직후의 ON/OFF 제어펄스 CRR에 의해 +10에 있어서 기록 ON/OFF펄스 P₃가 ″0″이 되며, 기록 게이트회로(55)가 OFF되어 기록동작이 종료된다. 이와같이 커트 아우트시에는 크로스페이드된 PCM 데이터와 이와 관련하는 패리티 데이터가 기록된 후에 기록동작이 해제될 수 있도록 되어 있다.

상기 본 발명의 한 실시예와 같이 (T=32 블록)마다 ON/OFF 제어펄스 CRR를 발생시키므로 기록된 데이터와의 관계는 제14도 A 및 B에 표시한 것이 된다. 결국 크로스 인터리브의 제1의 패리티 데이터 P₁을 생성하는 위드 W₁내지 W₁₁는(D=17 블록)마다 (P₁과 W₇과의 사이는 2D)에 분포되고 제2의 패리티데이터 Q₁을 생성하는 워어드 W₁~W₁₁'는 (D-d=15 블록)마다 분포되어 있으므로, 32블록마다 제어펄스 CRR를 발생시켰을 때, W₁이 포함된 전송블록과 제어펄스 CRR와 일치되어 있다고 하면 다른 임의의 워드가 포함되는 전송블록도 제어펄스 CRR과 동일 타이밍이 되지 않는다. 더우기 (2D=34) 2((D-d)=30이므로, 제어펄스 CRR과 다른 워드가 포함된 전송블록과는 적어도 2블록의 간격이 존재하게 되며 자기테이프의 신장, 지터등에 의하여 제어펄스 CRR과 기록되어 있는 데이터의 관계에 오차가 생기더라도 이를 허용할 수 있도록 되어 있다.

또한 제17도에 있어서(t₂내지 t₄) 및 (t₃내지 t₅)의 구간[(t₇내지 t₉) 및 (t₆내지 t₈)의 구간도 동일]은 부호 계열길이 CL가 길때는 반드시 오버랩하지는 않는다. 이와같은 경우에 있어서는 P₁과 P₁' 사이에 ″0″의 구간이 생기지 않게 하는 처리가 필요하게 된다.

상기한 실시예의 설명으로부터 이해할 수 있는 바와 같이 본 발명에 의하면 복수워드와 이와 관련하는 에러 정정 코드에 의하여 블록 코드화를 행하였으며, 하나의 부호블록에 포함하는 이들의 데이터를 인터리브하여 기록하는 경우, 같은 점에 몇번이라도 편집(커트인/아우트)을 다시하여도 편집점에 있어서의 기록 및 재생의 변환에 수반되는 에러가 부호의 에러 정정 능력을 초과하게 되는 문제점을 방지할 수가 있다.

상기한 실시예에서는 최초의 예를들어 커트인 동작에 의하여 PCM 워드 W₁를 포함하는 전송블록이 에러를 포함하는 것으로 CRC에 의하여 판정되며, W₁이 에러워드로 되었다고 하면 대략 동일장소에서 두번째 이후의 커트인 동작을 행할때에 W₁과 동일부호 블록에 포함되는 다른 PCM 워드 또는 패리티 워드가 에러워드가 되지 않도록 제어할 수가 있다. 결국 ON/OFF 제어펄스 CRR는 제어트랙 TC에 기록되어 있는 섹터 어드레스에 의하여 형성되므로 두번째 이후의 편집에 있어서도 최초의 편집시와 동일 위상에서 발생하게 된다. 섹터 어드레스에 한하지 않고 기록되어 있는 데이터와 일정한 관계에 있는 신호(데이터 어드레스, 제어신호 등)을 사용하여 ON/OFF 제어펄스 CRR를 형성하여도 좋다.

또한 1채널의 음향 PCM 신호를 복수개의 트랙에 분배하여 기록하는 고정헤드식의 PCM 녹음기나 회전 헤드식의 녹음기에 대하여 본 발명을 적용하여도 좋다. 또한 에러 정정 코드로서는 전가산코드, 인접코드등을 사용할 수가 있다.

인접코드중에서는 그 워드 에러를 정정가능한 것도 있으며 이와같은 에러정정코드를 사용할때에는 1부호 블록중에서 그 워드가 기록 ON/OFF에 의하여 에러워드가 되는 것까지 허용된다.

Claims (1)

1. m중 에러 정정 가능한 에러 정정코드와 인터리브를 사용한 코드화가 행하여져 기록되고 있는 디지탈 데이터 신호와 새로운 디지탈 데이타 신호를 접속하여 기록을 행하는 전자편집방법에 있어서,

   기록되고 있는 디지탈 데이타 신호를 재생하며 편집하는 새로운 디지탈 데이터 신호를 설치하고 재생된 디지탈 데이터 신호와 새로운 디지탈 데이터 신호를 혼합하여 편집된 디지탈 데이타 신호를 발생하고, 상기 편집된 디지탈 데이타 신호의 기록 개시 또는 종료에 의하여 (m+1) 이상의 에러가 생기지 않도록 기록 개시 또는 종료의 가능한 선정된 점을 나타내는 제어신호를 발생하고, 제어신호에 응답하여 새로운 기록의 개시 또는 종료를 정해진 점에서 행하여지게 하는 것을 특지응로 하는 전자편집방법.

Images