JPH0767088B2

JPH0767088B2 - エラ−訂正符号化方法

Info

Publication number: JPH0767088B2
Application number: JP58025815A
Authority: JP
Inventors: 克弥堀; 恒雄古谷
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1983-02-18
Filing date: 1983-02-18
Publication date: 1995-07-19
Anticipated expiration: 2010-07-19
Also published as: JPS59152749A

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、デイジタル情報信号を記録媒体，光フアイ
バーなどの伝送路を介して伝送する場合に適用されるエ
ラー訂正符号化方法に関する。

「背景技術とその問題点」光学式のデイジタルオーデイオデイスク（コンパクトデ
イスクと称される）には、デイジタルオーデイオ信号か
らなるメインチヤンネルと制御用，表示用などのデータ
からなるサブチヤンネルとがスパイラル状の信号トラツ
クに記録される。メインチヤンネルとサブチヤンネルと
の各々でエラー訂正符号化の処理が行なわれる。サブチ
ヤンネルには、P,Q,R,S,T,U,V,Wと称される８チヤンネ
ルが定められている。このうちのＰチヤンネル及びＱチ
ヤンネルは、コンパクトデイスクの再生時のプログラム
の選択に用いられ、残りのＲ〜Ｗの６チヤンネルには、
表示用のデータ或いは音声データが挿入される。例えば
メインチヤンネルに記録されている音楽の作曲者，演奏
者などを解説するためのデータがＲ〜Ｗの６チヤンネル
に記録される。

このサブチヤンネルのデータには、実際に記録されてい
るデータの種類を表わしたり、サブチヤンネルのデータ
を処理するためのインストラクシヨンなどの制御データ
が含まれている。この制御データは、サブチヤンネルの
表示又はオーデイオデータを正しく処理するうえで必要
であり、その重要度は、表示又はオーデイオデータと比
して高く、したがつて、再生時に、この制御データにエ
ラーが含まれることをなるべく防止する必要がある。

このコンパクトデイスクのサブチヤンネルのデータに限
らず、伝送されるデータの種類が同一でない場合があ
る。例えば既存の電話回線網，光伝送路を用いて、家庭
用のテレビ受像機を表示装置として用いるビデオテツク
スシステムにおいては、図形情報を伝送するのに、基本
要素を表すコマンド以外に特殊コマンドとしてコントロ
ールコマンドが用いられる場合がある。

「発明の目的」この発明は、同一の伝送路を通じて伝送されるデータ中
に異なる種類のデータが含まれる場合に、より重要なデ
ータに対しては、それ以外のデータと共に共通にエラー
検出又はエラー訂正の処理がされると共に、独自のエラ
ー検出又はエラー訂正の処理と他のデータに比して伝送
路中の互いの距離がより大きくされるインターリーブ処
理とがされ、より強力なエラー検出又はエラー訂正能力
を与えることによるデータの保護を可能にしたエラー訂
正符号化方法を提案するものである。

「発明の概要」この発明は、第１の情報を有するｎ個のシンボル（又は
ビツト，以下同じ）及び第２の情報を有するｍ個のシン
ボルのデータのエラー訂正符号化方法において、上記ｎ個のシンボルが供給され、このｎ個のシンボルに
対するｋ個のシンボルの冗長コードを発生する第１のエ
ラー検出コード又はエラー訂正コードのエンコードプロ
セスと、上記（ｎ＋ｋ＋ｍ）個のシンボルが供給され、この（ｎ
＋ｋ＋ｍ）個のシンボルに対するｌ個のシンボルの冗長
コードを発生する第２のエラー検出コード又はエラー訂
正コードのエンコードプロセスと、上記（ｎ＋ｋ＋ｍ＋ｌ）個のシンボルを複数のシンボル
の所定長の系列に分散すると共に、この所定長の系列内
で上記（ｎ＋ｋ）個のシンボルの互いの距離を（ｍ＋
ｌ）個のシンボルの互いの距離より大きくするインター
リーブプロセスとからなるエラー訂正符号化方法である。

「実施例」この発明の一実施例は、コンパクトデイスクのサブチヤ
ンネルのデータのエラー訂正符号化方法に対してこの発
明を適用したものである。

コンパクトデイスクに記録される信号のデータ構成につ
いて第１図及び第２図を参照して説明する。

第１図は、コンパクトデイスクに記録されているデータ
ストリームを示すものである。記録データの588ビツト
を１フレームとし、この１フレーム毎の特定のビツトパ
ターンのフレーム同期パルスFSが先頭に付加されてい
る。フレーム同期パルスFSの後には、３ビツトの直流分
抑圧ビツトRBが設けられ、更に、その後に各々が14ビツ
トの０〜32番のデータビツトDBと、３ビツトの直流分抑
圧ビツトRBとが交互に設けられている。このデータビツ
トDBのうちで０番目のものは、サブコーデイング信号あ
るいはユーザーズビツトと呼ばれ、デイスクの再生制
御，関連する情報の表示などに使用されるものである。
１〜12,17〜28番目のデータビツトDBは、メインチヤン
ネルのオーデイオデータに割当てられ、残る13〜16,29
〜32番目のデータビツトDBは、メインチヤンネルのエラ
ー訂正コードのパリテイデータに割当てられる。各デー
タビツトDBは、記録時に８−14変換により８ビツトのデ
ータが14ビツトに変換されたものである。

上述のデイジタル信号の98フレームが１ブロツクと呼ば
れ、この１ブロツク単位で各種の処理が行なわれてい
る。

第２図は、直流分抑圧ビツトを除き、各データビツトDB
を８ビツトとして、１ブロツク（98フレーム）を順に並
列に並べた状態を示す。０及び１のフレームのサブコー
デイング信号Ｐ〜Ｗは、所定のビツトパターンであるシ
ンクパターンを形成している。また、Ｑチヤンネルに関
しては、98フレームのうちの終端側の16フレームにエラ
ー検出用のCRCコードが挿入されている。

Ｐチヤンネルは、ポーズ及び音楽を示すフラツグであつ
て、音楽で低レベル，ポーズで高レベルとされ、リード
アウト区間で2Hz周期のパルスとされる。したがつて、
このＰチヤンネルの検出及び計数を行なうことによつ
て、指定された音楽を選択して再生することが可能とな
る。Ｑチヤンネルは、同種の制御をより複雑に行なうこ
とができ、例えばＱチヤンネルの情報をデイスク再生装
置に設けられたマイクロコンピユータに取り込んで、音
楽の再生途中でも直ちに他の音楽の再生に移行するなど
のランダム選曲を行なうことができる。これ以外のＲチ
ヤンネル〜Ｗチヤンネルは、デイスクに記録されている
曲の作詞者，作曲者，その解説，詩などを表示したり、
音声で解説するために用いられる。

また、この１ブロツクのうちのシンクパターン及びＰチ
ヤンネル,Qチヤンネルを除く、96フレームのデータがパ
ケツトとされる。第３図Ａに示すように、この（６×9
6）ビツトのパケツトは、更に、24シンボルずつの４個
のパツクに分割される。各パツクの最初のシンボルがコ
マンドであつて、その次の19シンボルがデータであつ
て、残りの４シンボルが各パツクのエラー訂正コードの
パリテイである。このコマンドは、第３図Ｂに示すよう
に、３ビツトのモードと３ビツトのアイテムからなる６
ビツトのものである。

モードの３ビツトが表わす情報は、次のように定められ
ている。

（000）：ゼロモード（001）：グラフイツクモード（010）：静止画モード（011）：スピーチモードアイテムの３ビツトは、上述の各動作モードのより細か
な動作モードの情報を表わす。ゼロモードは、サブコー
デイング信号のＲ〜Ｗチヤンネルに対して、全く情報を
記録していない場合である。つまり、このゼロモードで
は、第４図に示されるように、モード及びアイテムの６
ビツトを始めとして、パツク中の全てのビツトが０とさ
れる。

また、モードの３ビツトが（001）とされるグラフイツ
クモードでは、第４図に示すように、各パツクのデータ
が配される。このグラフイツクモードで、文字，文章な
どのフオントのグラフイツクを行なう場合に、アイテム
の３ビツトが（001）とされ、表示装置の表示領域全体
のデータを制御するフルグラフイツクの場合に、アイテ
ムの３ビツトが（010）とされる。このグラフイツクモ
ードの各パツクの第２番目のシンボルがインストラクシ
ヨンとされる。このインストラクシヨンは、モード及び
アイテムからなるコマンドで規定される動作モード中
で、必要とされる制御用の指令を与えるものである。

このグラフイツクモードのコマンド及びインストラクシ
ヨンの２個のシンボルに対してエラー訂正符号化の処理
がなされ、その結果の２個のシンボルのパリテイが付加
される。また、パツク中の16個のシンボルがデータ領域
とされる。そして、パツク中の計20個のシンボルに対し
てエラー訂正符号化の処理がなされ、その結果の４個の
シンボルのパリテイが付加される。

静止画モード或いはスピーチモードにおいても、所定の
コマンド及びインストラクシヨンが用いられる場合に
は、上述と同様にエラー訂正符号化の処理がなされる。

（６×24）ビツトのパツクに対するエラー訂正符号とし
て、（24,20）リードソロモン符号が用いられる。この
リードソロモン符号は、GF（2⁶）（但し、GFはガロア
体）上で、多項式が（Ｐ（Ｘ）＝X⁶＋Ｘ＋１）のもので
ある。このリードソロモン符号のパリテイ検査行列H
_Pは、第５図に示すものが用いられる。GF（2⁶）上の原
始元ａはａ＝〔000010〕のものである。

また、再生データの１パツクを第５図に示すように再生
データ行列V_Pで表わす。24シンボルの夫々に対して付さ
れたサフイツクスは、サブコーデイング信号のシンボル
番号を示し、このサフイツクス中のｎは、パツクの番号
を意味している。S_24nは、コマンドであり、S_24n+1は、
インストラクシヨンであり、Q_24n+2及びQ_24n+3は、この
コマンド及びインストラクシヨンに対するパリテイシン
ボルであり、P_24n+20,P_24n+21,P_24n+22,P_24n+23は、前
述のようなパツクのパリテイシンボルである。この４個
のシンボルのパリテイは、（H_P・V_P＝０）を満足するの
である。

コマンド及びインストラクシヨンに対するエラー訂正符
号として、（4,2）リードソロモン符号が用いられる。
このリードソロモン符号は、GF（2⁶）上で多項式が（Ｐ
（Ｘ）＝X⁶＋Ｘ＋１）のものである。パリテイ検査行列
H_q及び再生データ行列V_qは、第６図に示すものである。
GF（2⁶）上の原始元ａはａ＝〔000010〕のものである。パリテイシンボルQ_24n+2及びQ_24n+3は、
（H_q・V_q＝０）を満足するものである。この一実施例
は、（ｎ＝２）（ｋ＝２）（ｍ＝16）（ｌ＝４）の場合
である。

４個のＰパリテイシンボルを含むリードソロモン符号
は、１個及び２個のシンボルエラーを訂正し、３個以上
のシンボルエラーを検出することが可能である。また、
２個のＱシンボルを含むリードソロモン符号は、１個の
シンボルエラーを訂正し、２個以上のシンボルエラーを
検出することが可能である。

第７図は、コンパクトデイスクに記録されるデータを形
成するための基本的構成を示す。第７図において、１及
び２は、ステレオなど２チヤンネルのオーデイオ信号が
テープレコーダなどのソースから供給される入力端子を
示す。各チヤンネルのオーデイオ信号がローパスフイル
タ３及び４を介してサンプルホールド回路５及び６に供
給され、更に、A/Dコンバータ７及び８によつて１サン
プルが16ビツトに変換される。この２チヤンネルのオー
デイオPCM信号がマルチプレクサ９によつて１チヤンネ
ルのものに変換されて、エラー訂正エンコーダ10に供給
される。

エラー訂正エンコーダ10では、オーデイオPCM信号をク
ロスインターリーブ処理してリードソロモン符号による
エラー訂正可能な符号化がなされる。クロスインターリ
ーブ処理は、各シンボルが異なる２個のエラー訂正符号
系列に含まれるように、データの順序を並び変えるもの
である。このエラー訂正エンコーダ10の出力がマルチプ
レクサ11に供給される。

また、サブコーデイング信号のＰチヤンネル及びＱチヤ
ンネルに関するエンコーダ12とＲチヤンネル〜Ｗチヤン
ネルに関するエンコーダ13とが設けられ、これらの出力
がマルチプレクサ14によつて合成され、マルチプレクサ
11に供給される。マルチプレクサ11の出力は、デイジタ
ル変調回路15に供給され、（８→14）変換の変調を受け
る。この場合，同期信号発生回路16からのフレームシン
クが混合され、出力端子17に取り出される。Ｐチヤンネ
ル及びＱチヤンネルに関するエンコーダ12は、Ｑチヤン
ネルに対して16ビツトのCRCコードを付加する構成とさ
れ、Ｒチヤンネル〜Ｗチヤンネルに関するエンコーダ13
は、リードソロモン符号及びインターリーブを用いたエ
ラー訂正符号化を行なうものである。

また、サンプルホールド回路5,6,A/Dコンバータ7,8,マ
ルチプレクサ9,11,14などの各回路に対して、タイミン
グ発生回路18で形成されたクロツクパルス，タイミング
信号が供給される。19は、マスタークロツクを発生する
ための発振器である。

第８図は、コンパクトデイスクの再生信号を処理するた
めの再生系の構成を示し、20で示す入力端子に光学的に
コンパクトデイスクから再生された信号が供給される。

この再生信号が波形整形回路21を介してデイジタル復調
回路22、クロツク再生回路23及び同期検出回路24に供給
される。PLLの構成のクロツク再生回路23によつて、再
生データと同期したビツトクロツクが取り出される。ま
た、同期検出回路24は、フレームシンクを検出すると共
に、再生データと同期するタイミング信号を発生する構
成とされており、再生系の各回路に対して所定のタイミ
ング信号を供給する。

デイジタル復調回路22の出力のうちで、メインチヤンネ
ルのデータがエラー訂正回路25においてエラー検出，エ
ラー訂正及び補間の処理を受ける。また、サブコーデイ
ング信号がデコーダ33においてエラー検出及びエラー訂
正の処理を受ける。

エラー訂正回路25の出力がデマルチプレクサ26に供給さ
れ、２つのチヤンネルに分けられ、各チヤンネル毎に、
D/Aコンバータ27,28とローパスフイルタ29,30を介さ
れ、出力端子31,32に各チヤンネルの再生オーデイオ信
号が現れる。

また、デコーダ33から得られるサブコーデイング信号の
Ｐチヤンネル及びＱチヤンネルのデータがマイクロコン
ピユータによるシステムコントロール34に供給され、頭
出し動作，ランダム選曲などの動作を行なうのに用いら
れる。Ｑチヤンネルに含まれているタイムコードが表示
部35に供給されて表示される。

また、Ｒチヤンネル〜Ｗチヤンネルに含まれている表示
データがD/Aコンバータ36によりアナログ化され、ロー
パスフイルタ37を介して出力端子38に取り出される。こ
の表示信号は、CRTデイスプレイに供給される。更に、
Ｒチヤンネル〜Ｗチヤンネルに含まれている曲の解説な
どのオーデイオデータは、D/Aコンバータ39及びローパ
スフイルタ40を介して出力端子41に取り出され、図示せ
ずも低周波アンプを介してスピーカに供給される。

Ｒチヤンネル〜Ｗチヤンネルに関するエンコーダ13は、
第９図に示すエラー訂正エンコーダを備えている。

エラー訂正エンコーダは、破線で示すように、前述の
（4,2）リードソロモン符号のＱパリテイ発生器51と、
前述の（24,20）リードソロモン符号のＰパリテイ発生
器52と、インターリーブ回路53とから構成されている。
このエラー訂正エンコーダには、ｎ番目のパツクの
S_24n,S_24n+1,S_24n+4〜S_24n+19の計18個のシンボルが入
力される。

２個のシンボルS_24n,S_24n+1がＱパリテイ発生器51に供
給され、Q_24n+2,Q_24n+3のパリテイシンボルが発生す
る。このＱパリテイを含む20個のシンボルがＰパリテイ
発生器52に入力され、４個のパリテイシンボルが発生す
る。このＰパリテイ発生器52から出力される24個のシン
ボルがインターリーブ回路53に供給される。

インターリーブ回路53は、RAM及びそのアドレスコント
ローラで構成され、ライトアドレス及びリードアドレス
を制御することにより、入力データの各シンボルに対し
て所定の遅延量が付加された出力データを発生する。第
９図では、各シンボルに対して所定の遅延量を与える手
段を理解の容易のために複数の遅延素子として表わして
いる。この遅延素子としては、１パツク（24シンボル）
の遅延量を与えるための遅延素子61,71,81と２パツクの
遅延量を与えるための遅延素子62,72,82と３パツクの遅
延量の遅延素子63,73,83と４パツクの遅延量の遅延素子
64,74,84と５パツクの遅延量の遅延素子65,75,85と６パ
ツクの遅延量の遅延素子66,76,86と７パツクの遅延量の
遅延素子67,77,87とが用いられる。また、遅延素子が挿
入されていないシンボルに関しては、遅延量が０であ
る。このように、０〜７パツクの８通りの遅延量の組が
３個設けられている。

このインターリーブ回路53は、第10図に示すようなイン
ターリーブを行なう。入力データ系列の連続する８個の
パツクと、これと同一の長さの出力データ系列が第10図
に平行して示されている。入力データ系列の最初の１パ
ツク（斜線領域で示す）に注目すると、このパツク中の
24個のシンボルが出力データ系列において８シンボル又
は９シンボルの距離だけ離れた位置に分散される。出力
データ系列を８シンボルの間隔で等分すると、最初から
３番目までの８シンボルの各組の先頭のシンボルとして
注目しているパツクの３個のシンボルが配される。４番
目から６番目までの８シンボルの各組の第２第目のシン
ボルとして、上記パツクの３個のシンボルが配される。

以下、同様にして、８シンボルの組の３個毎に１シンボ
ルずつずれた位置に上記パツクの３個のシンボルが配さ
れる。したがつて、第10図に示される出力データ系列中
の最後の８シンボルの３個の組には、各組の第８番目の
シンボルとして上記パツク３個のシンボルが配される。
この８シンボルの組の３個からなる24個のシンボル中で
は、上記パツクのシンボルが８シンボルずつの距離で配
置される。また、８シンボルの３個の組の境界では、１
シンボルのずれがあるため、９シンボルの距離が存在す
る。

また、８シンボルの組の中で、上記パツクのシンボルの
位置より前に生じた位置には、上記パツクより後のタイ
ミングの複数のパツクのシンボルが上記パツクと同様に
インターリーブされて配される。更に、８シンボルの組
の中で、上記パツクのシンボルの位置より後の位置に
は、上記パツクより前のタイミングの複数のパツクのシ
ンボルが上記パツクと同様にインターリーブされて配さ
れている。

コンパクトデイスクの再生サブコーデイング信号中のエ
ラー状態を測定すると、４シンボル以上のバーストエラ
ーが殆ど発生しない。したがつて、（24,20）リードソ
ロモン符号の同一系列に含まれる24個のシンボルを上述
のように分散して記録することによつて、２個のシンボ
ル以上がエラーシンボルとなり、エラー訂正が不可能と
なることを有効に防止することができる。

また、第９図に示すように、インターリーブ回路53は、
同一パツクに含まれるコマンド，インストラクシヨン及
びこれらのＱパリテイのシンボル同士の距離を、それ以
外のシンボルと比べてより大きくするようなインターリ
ーブを行なう構成とされている。このために、第９図に
示すように、遅延素子の各々に対する入力シンボルの供
給ラインが全て平行でなく、６本の斜めの供給ラインを
インターリーブ回路53が含んでいる。

この発明の特徴を明確とするために、入力シンボルの供
給ラインが全て平行と仮定すると、１パツクの24個のシ
ンボルとインターリーブ後の出力系列中のデータ位置と
の対応関係は、第11図に示すものとなる。この第11図及
び次に説明する第12図では、入力データの１パツクの時
間幅が本来のものの８倍に拡大されている。

第11図に示すように、入力シンボルの最初の８個のシン
ボルS_24n,S_24n+1,Q_24n+2,Q_24n+3……S_24n+7は、夫々0,1
パツク,2パツク,3パツク……７パツクの遅延量が与えら
れる。したがつて、この８個のシンボルは、出力データ
系列中において、シンボル番号が（−24），（−24×
２），（−24×３）……（−24×７）のものに変化す
る。入力シンボルの次の８個のシンボルS_24n+8……S
_24n+15にも、夫々、0,1パツク……７パツクの遅延量が
与えられ、更に次の８個のシンボルS_24n+16……S_24n+23
にも、同様の遅延量が与えられる。このようなインター
リーブの結果、パツクの最初の４個のシンボルの互いの
距離は、等しく24シンボルとなる。

この発明の一実施例では、シンボルS_24n+1を遅延素子82
に供給すると共に、シンボルS_24n+18を遅延素子61に供
給し、シンボルQ_24n+2を遅延素子65に供給すると共に、
シンボルS_24n+5を遅延素子62に供給し、シンボルQ_24n+3
を遅延素子87に供給すると共に、シンボルP_24n+23を遅
延素子63に供給するインターリーブ回路53を用いてい
る。したがつて、上述のシンボルのペアの互いの位置が
入れ替えられ、入力データ系列とインターリーブ後のデ
ータ系列との対応関係が第12図に示すものとなる。この
第12図から明かなように、パツクの最初の４個のシンボ
ルの互いの距離は、次に示すものとなる。

S_24n及びS_24n+1の距離:65シンボル S_24n+1及びQ_24n+2の距離:58シンボル Q_24n+2及びQ_24n+3の距離:65シンボルこのように、４個のシンボルの互いの距離を25シンボル
に比べて２倍以上に拡大することができ、再生データ中
に発生するバーストエラーに対するエラー訂正能力をよ
り高くすることができる。

第13図は、再生系のサブコーデイング信号のデコーダ33
に設けられているＲチヤンネル〜Ｗチヤンネルに関する
エラー訂正デコーダを示す。

このエラー訂正デコーダは、破線図示のように、再生さ
れたサブコーデイング信号の１パツクの24個のシンボル
が供給されるデインターリーブ回路91と、このデインタ
ーリーブ回路91の出力が供給される（24,20）リードソ
ロモン符号のＰデコーダ92と、このＰデコーダ92から出
力される４個のシンボルが供給される（4,2）リードソ
ロモン符号のＱデコーダ93とから構成されている。

Ｐデコーダ92とＱデコーダ93の接続順序は、第13図と逆
に、Ｑデコーダ93を前段に設ける構成としても良い。ま
た、Ｐデコーダ92（又はＱデコーダ93）においてなされ
たエラー検出及びエラー訂正の内容（エラー無し、１個
のシンボルエラーの訂正,2個のシンボルのエラーの訂
正,3個以上のシンボルエラーの検出）を示すフラツグコ
ードを発生させ、Ｑデコーダ93（又はＰデコーダ92）に
おけるエラー訂正処理のためにこのフラツグコードを用
いる構成としても良い。

デインターリーブ回路91に対する入力データは、第９図
のインターリーブ回路53の出力データである。このイン
ターリーブ回路53で与えられた遅延量をキヤンセルし
て、各シンボルが等しく７パツク分の遅延を有するよう
なデインターリーブが行なわれる。実際には、このデイ
ンターリーブは、RAMのライトアドレス及びリードアド
レスを制御することで行なわれる。第13図では、所定の
遅延量を有する遅延素子が各シンボルの伝送ラインに配
された構成として、デインターリーブ回路91が示されて
いる。インターリーブ回路53における遅延量が０のシン
ボルの伝送ラインには、７パツクの遅延素子が夫々挿入
される。また、インターリーブ回路53における遅延量が
１パツク、２パツク,3パツク,4パツク,5パツク,6パツク
のシンボルの伝送ラインには、夫々６パツク,5パツク,4
パツク,3パツク,2パツク１パツクの遅延素子が挿入さ
れ、インターリーブ回路53における遅延量が７パツクで
あつたシンボルの伝送ラインには、遅延素子が挿入され
ない。

Ｐデコーダ92は、（H_P・V_P）の演算により、４個のシン
ドロームを生成するシンドローム発生器を有している。
エラー無しの場合には、この４個のシンドロームが全て
０となる。また、この４個のシンドロームから１サンボ
ルエラー,2シンボルエラー、３個以上のシンボルのエラ
ーを検出できると共に、１シンボルエラー及び２シンボ
ルエラーのエラーロケーシヨンを求め、エラー訂正する
ことができる。

Ｑデコーダ93は、（H_q・V_qの演算により、２個のシンド
ロームを生成するシンドローム発生器を有し、この２個
のシンドロームを用いて、１シンボルエラーの訂正及び
２シンボル以上のエラー検出する構成とされている。

「応用例」インターリーブとしては、複数パツクのシンボルをRAM
に書込み、このライトアドレスの変化と異なるシーケン
スのリードアドレスを用いてRAMから上記の複数パツク
のシンボルを読出す完結形のインターリーブを用いるよ
うにしても良い。

また、制御データのシンボルの距離がインターリーブ後
に最大となるようにするのが好ましい。しかし、使用す
る伝送路で生じる可能性があるバーストエラーの長さを
考慮して、必ずしも、最大の距離としない場合もありう
る。

更に、この発明は、コンパクトデイスクに記録されるデ
ータに限らず、他の磁気テープなどの記録媒体に記録さ
れるデータや、ビデオテツクス方式の伝送データのエラ
ー訂正符号化に対して適用することが可能である。

エラー訂正符号としては、リードソロモン符号以外の符
号を用いても良い。また、２種類のデータの一方には、
CRC符号のようなエラー検出符号を用い、その他方に
は、エラー訂正符号を用いることも可能である。シンボ
ル単位のエラー訂正符号でなく、BCH符号のようなビツ
ト単位のエラー訂正符号を用いても良い。

「発明の効果」この発明に依れば、伝送データとして、２種類のデータ
が存在する場合、その一方に対してその他方に比してよ
り強力なエラー訂正能力を有する符号化を行なうことが
できる。

コンパクトデイスクのサブコーデイング信号の例では、
動作モード及び制御内容の情報を有する４個のシンボル
が（24,20）リードソロモン符号と、独自の（4,2）リー
ドソロモン符号との２重のエラー訂正符号化がされてい
る。また、この４個のシンボルは、インターリーブ後
に、他のシンボル間と比べて頗る大きな距離を有するよ
うにされる。この２つの処理によつて４個のシンボルに
対するエラー訂正能力は、より高いものとされている。
然も、このような処理によつて、パツク単位でなされる
エラー訂正符号化に対して、そのエラー訂正能力を低下
させるような影響は、全く生じない。

【図面の簡単な説明】

第１図及び第２図はこの発明の一実施例のコンパクトデ
イスクのデータ構成の説明に用いる略線図、第３図及び
第４図はコンパクトデイスクのサブコーデイング信号の
説明に用いる略線図、第５図及び第６図はこの発明の一
実施例におけるエラー訂正符号のパリテイ検査行列及び
再生データ行列を示す図、第７図はこの発明の一実施例
の記録系の構成を示すブロツク図、第８図はこの発明の
一実施例の再生系の構成を示すブロツク図、第９図はこ
の発明の一実施例におけるエラー訂正エンコーダの構成
を示すブロツク図、第10図，第11図及び第12図はエラー
訂正エンコーダのインターリーブ処理の説明に用いる略
線図、第13図はこの発明の一実施例におけるエラー訂正
デコーダの構成を示すブロツク図である。 10……メインチヤンネルのエラー訂正エンコーダ、12…
…Ｐチヤンネル及びＱチヤンネルに関するエンコーダ、
13……Ｒチヤンネル〜Ｗチヤンネルに関するエンコー
ダ、20……コンパクトデイスクの再生信号が供給される
入力端子、25……メインチヤンネルのエラー訂正回路、
33……サブコーデイング信号のデコーダ、51……Ｑパリ
テイ発生器、52……Ｐパリテイ発生器、53……インター
リーブ回路、91……デインターリーブ回路、92……Ｐデ
コーダ、93……Ｑデコーダ。

Claims

【特許請求の範囲】

【請求項１】第１の情報を有するｎ個のシンボル（又は
ビット、以下同じ）及び第２の情報を有するｍ個のシン
ボルのデータのエラー訂正符号化方法において、上記ｎ個のシンボルが供給され、このｎ個のシンボルに
対するｋ個のシンボルの冗長コードを発生する第１のエ
ラー検出コード又はエラー訂正コードのエンコードプロ
セスと、上記（ｎ＋ｋ＋ｍ）個のシンボルが供給され、この（ｎ
＋ｋ＋ｍ）個のシンボルに対するｌ個のシンボルの冗長
コードを発生する第２のエラー検出コード又はエラー訂
正コードのエンコードプロセスと、上記（ｎ＋ｋ＋ｍ＋ｌ）個のシンボルを複数のシンボル
の所定長の系列に分散すると共に、この所定長の系列内
で上記（ｎ＋ｋ）個のシンボルの互いの距離を（ｍ＋
ｌ）個のシンボルの互いの距離より大きくするインター
リーブプロセスとからなるエラー訂正符号化方法。
【請求項２】上記（ｎ＋ｋ＋ｍ＋ｌ）個のシンボルは、
情報信号がメインチャンネルとして記録されたディスク
のサブチャンネルとして記録されるデータであって、上
記ｍ個のシンボルが有する第２の情報は上記サブチャン
ネルのデータ中の表示のためのデータ又は音声データで
あり、上記ｎ個のシンボルが有する第１の情報は上記サ
ブチャンネルの制御データであることを特徴とする特許
請求の範囲第１項記載のエラー訂正符号化方法。