JPH0544750B2

JPH0544750B2 -

Info

Publication number: JPH0544750B2
Application number: JP58040959A
Authority: JP
Inventors: Tsuneo Furuya; Katsuya Hori
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1983-03-12
Filing date: 1983-03-12
Publication date: 1993-07-07
Also published as: JPS59167810A

Description

【発明の詳細な説明】「産業上の利用分野」この発明は、デイジタル情報信号を記録媒体、
光フアイバーなどの伝送路を介して伝送する場合
に適用されるエラー訂正装置に関する。

「背景技術とその問題点」光学式のデイジタルオーデイオデイスク（コン
パクトデイスクと称される）には、デイジタルオ
ーデイオ信号からなるメインチヤンネルと制御
用、表示用などのデータからなるサブチヤンネル
とがスパイラル状の信号トラツクに記録される。
メインチヤンネルとサブチヤンネルとの各々でエ
ラー訂正符号化の処理が行なわれる。サブチヤン
ネルには、Ｐ、Ｑ、Ｒ、Ｓ、Ｔ、Ｕ、Ｖ、Ｗと称
される８チヤンネルが定められている。このうち
のＰチヤンネル及びＱチヤンネルは、コンパクト
デイスクの再生時のプログラムの選択に用いら
れ、残りのＲ〜Ｗの６チヤンネルには、表示用デ
ータ或いは音声データが挿入される。例えばメイ
ンチヤンネルに記録されている音楽の作曲者、演
奏者などを解説するためのデータがＲ〜Ｗの６チ
ヤンネルに記録される。

このサブチヤンネルのデータには、実際に記録
されているデータの種類を表わしたり、サブチヤ
ンネルのデータを処理するためのインストラクシ
ヨンなどの制御データが含まれている。この制御
データは、サブチヤンネルの表示又はオーデイオ
データを正しく処理するうえで必要であり、その
重要度は、表示又はオーデイオデータと比して高
く、したがつて、再生時に、この制御データにエ
ラーが含まれることをなるべく防止する必要があ
る。例えば制御データの１ビツトでもエラーにな
ると、表示用のデータがオーデイオデータとして
誤つて処理され、スピーカから異常音が発生する
事態が生じる。

このコンパクトデイスクのサブチヤンネルのデ
ータに限らず、伝送されるデータの種類が同一で
ない場合がある。例えば既存の電話回線網、光伝
送路を用いて、家庭用のテレビ受像機を表示装置
として用いるビデオテツクスシステムにおいて
は、図形情報を伝送するのに、基本要素を表わす
コマンド以外に特殊コマンドとしてコントロール
コマンドが用いられる場合がある。

「発明と目的」この発明は、同一の伝送路を通じて伝送される
データ中に異なる種類のデータが含まれる場合
に、より重要なデータに対しては、それ以外のデ
ータと共に共通にエラー検出又はエラー訂正の処
理がされると共に、独自のエラー検出又はエラー
訂正の処理がされている場合のエラー訂正復号の
処理を行なうエラー訂正装置を提案するものであ
る。

「発明の概要」この発明は、第１の情報を有するｎ個のシンボ
ル（又はビツト、以下同じ）及びｍ個のシンボル
のデータに対し、ｎ個のシンボルに対するｋ個のシンボルの冗長
コードを発生する第１のエラー検出コード又はエ
ラー訂正コードのエンコードプロセスと、（ｎ＋ｋ＋ｍ）個のシンボルに対する１個のシ
ンボルの冗長コードを発生する第２のエラー訂正
コードのエンコードプロセスと、からなるエラー訂正符号化の処理により得られた
（ｎ＋ｋ＋ｍ＋ｌ）個のシンボルのデータのエラ
ー訂正装置であつて、（ｎ＋ｋ）個のシンボルが供給され、少なくと
も、エラー検出を行なうことにより、エラーの状
態を示す第１のフラツグ信号を発生する第１の復
号器と、第１の複号器により訂正された（ｎ＋ｋ）個の
シンボルと受信された（ｍ＋ｌ）個のシンボルが
供給され、エラー検出を行なうことにより、エラ
ーの状態を示す第２のフラツグ信号を発生し、第
１のフラツグ信号及び第２のフラツグ信号を用い
てエラー訂正を行なう第２の復号器とを備えるエラー訂正装置である。

「実施例」この発明の一実施例は、コンパクトデイスクの
サブチヤンネルのデータのエラー訂正装置に対し
てこの発明を適用したものである。

コンパクトデイスクに記録される信号のデータ
構成について第１図及び第２図を参照して説明す
る。

第１図は、コンパクトデイスクに記録されてい
るデータストリームを示すものである。記録デー
タの588ビツトを１フレームとし、この１フレー
ム毎に特定のビツトパターンのフレーム同期パル
スFSが先頭に付加されている。フレーム同期パ
ルスFSの後には、３ビツトの直流分抑圧ビツト
RBが設けられ、更に、その後に各々が14ビツト
の０〜32番のデータビツトDBと、３ビツトの直
流分抑圧ビツトRBとが交互に設けられている。
このデータビツトDBのうちで０番目のものは、
サブコーデイング信号あるいはユーザーズービツ
トと呼ばれ、デイスクの再生制御、関連する情報
の表示などに使用されるものである。１〜12、17
〜28番目のデータビツトDBは、メインチヤンネ
ルのオーデイオデータに割当てられ、残る13〜
16、29〜32番目のデータビツトDBは、メインチ
ヤンネルのエラー訂正コードのパリテイデータに
割当てられる。各データビツトDBは、記録時に
８−14変換により８ビツトのデータが14ビツトに
変換されたものである。

上述のデイジタル信号の98フレームが１ブロツ
クと呼ばれ、この１ブロツク単位で各種の処理が
行なわれている。

第２図は、直流分抑圧ビツトを除き、各データ
ビツトDBを８ビツトとして、１ブロツク（98フ
レーム）を順に並列に並べた状態を示す。０及び
１のフレームのサブコーデイング信号Ｐ〜Ｗは、
所定のビツトパターンであるシンクパターンを形
成している。また、Ｑチヤンネルに関しては、98
フレームのうちの終端側の16フレームにエラー検
出用のCRCコードが挿入されている。

Ｐチヤンネルは、ポーズ及び音楽を示すフラツ
グであつて、音楽で低レベル、ポーズで高レベル
とされ、リードアウト区間で２Hz周期のパルスと
される。したがつて、このＰチヤンネルの検出及
び計数を行なうことによつて、指定された音楽を
選択して再生することが可能となる。Ｑチヤンネ
ルは、同種の制御をより複雑に行なうことがで
き、例えばＱチヤンネルの情報をデイスク再生装
置に設けられたマイクロコンピユータに取り込ん
で、音楽の再生途中でも直ちに他の音楽の再生に
移行するなどのランダム選曲を行なうことができ
る。これ以外のＲチヤンネル〜Ｗチヤンネルは、
デイスクに記録されている曲の作詞者、作曲者、
その解説、詩などを表示したり、音声で解説する
ために用いられる。

また、この１ブロツクのうちのシンクパターン
及びＰチヤンネル、Ｑチヤンネルを除く、96フレ
ームのデータがバケツトとされる。第３図Ａに示
すように、この（６×96）ビツトのバケツトは、
更に、24シンボルずつの４個のパツクに分割され
る。各パツクの最初のシンボルがコマンドであつ
て、その次の19シンボルがデータであつて、残り
の４シンボルが各パツクのエラー訂正コードのパ
リテイである。このコマンドは、第３図Ｂに示す
ように、３ビツトのモードと３ビツトのアイテム
からなる６ビツトのものである。

モードの３ビツトが表わす情報は、次のように
定められている。

（000）：ゼロモード（001）：グラフイツクモード（010）：静止画モード（011）：スピーチモードアイテムの３ビツトは、上述の各動作モードの
より細かな動作モードの情報を表わす。ゼロモー
ドは、サブコーテイング信号のＲ〜Ｗチヤンネル
に対して、全く情報を記録していない場合であ
る。つまり、このゼロモードでは、第４図に示さ
れるように、モード及びアイテムの６ビツトを始
めとして、パツク中の全てのビツトが０とされ
る。

また、モードの３ビツトが（001）とされるグ
ラフイツクモードでは、第４図に示すように、各
パツクのデータが配される。このグラフイツクモ
ードで、文字、文章などのフオントのグラフイツ
クを行なう場合に、アイテムの３ビツトが（001）
とされ、表示装置の表示領域全体のデータを制御
するフルグラフイツクの場合に、アイテムの３ビ
ツトが（010）とされる。このグラフイツクモー
ドの各パツクの第２番目のシンボルがインストラ
クシヨンとされる。このインストラクシヨンは、
モード及びアイテムからなるコマンドで規定され
る動作モード中で、必要とされる制御用の指令を
与えるものである。

このグラフイツクモードのコマンド及びインス
トラクシヨンの２個のシンボルに対してエラー訂
正符号化の処理がなされ、その結果の２個のシン
ボルのバリテイが付加される。また、パツク中の
16個のシンボルがデータ領域とされる。そして、
パツク中の計20個のシンボルに対してエラー訂正
符号化の処理がなされ、その結果の４個のシンボ
ルのパリテイが付加される。

静止画モード或いはスピーチモードにおいて
も、所定のコマンド及びインストラクシヨンが用
いられる場合には、上述と同様にエラー訂正符号
化の処理がなされる。

グラフイツクモードのフオントグラフイツクに
ついてより詳細に説明すると、表示画面中の使用
される領域は、スクリーン領域と呼ばれ、それ以
外の領域がボーダー（BORDER）領域と呼ばれ
る。また、表示装置としては、第５図Ａに示すラ
インデイスプレイと第５図Ｂに示すCRTデイス
プレイとの何れかを用いる。

ラインデイスプレイのスクリーン領域は、０及
び１の２個の行アドレス（ROW）と０〜39の40
個の列アドレス（COLUMN）とによつてフオン
トの位置が指定されるもので、各フオントがパツ
クのデータによつて規定される。１個のフオント
は、（６×12）画素からなるものである。アルフ
アベツトの表示の場合は、（６×12）画素で充分
であるが、日本語（特に漢字）の表示の場合は、
（24×24）画素でもつて、１個の文字の表示が行
なわれる。

また、CRTデイスプレイのスクリーン領域は、
ラインデイスプレイを８個並べた大きさとされて
いる。したがつて、０〜15の行アドレスと０〜39
の列アドレスとによつて位置が指定されるもので
ある。

上述のラインデイスプレイ又はCRTデイスプ
レイのスクリーン領域に表示されるフオントの前
景の色又はその背景の色は、Ｒ（レツド）、Ｇ（グ
リーン）、Ｂ（ブルー）の各成分と対応する３ビツ
トによつて指定される。第６図は３ビツトで表現
される色を示すカラーテーブルである。

フオントグラフイツクのインストラクシヨン
（RSTUVWの６ビツト）は、次のように規定さ
れる。

１＝000001：プリセツトスクリーン２＝000010：プリセツトボーダ４＝000100：ライトフオント（フラツシユ無し）５＝000101：ライトフオント（フラツシユ有り）８＝001000：ラインデイスプレイ上で所定の行を
スクロールレフト 16＝010000：CRTデイスプレイ上で所定の行を
スクロールレフト 17＝010001：CRTデイスプレイ上で所定の列を
スクロールアツプ 18＝010010：CRTデイスプレイ上でスクロール
レフト 19＝010011：CRTデイスプレイ上でスクロール
ライト 20＝010100：CRTデイスプレイ上でスクロール
アツプ上述のインストラクシヨンで、プリセツトスク
リーン又はプリセツトボーダ（インストラクシヨ
ン１又は２）の場合には、１パツク中の４番目の
シンボルから19番目のシンボルからなるデータ領
域は、第７図Ａに示すように、４番目のシンボル
中の（RST）の３ビツトが色を指定するデータ
（COLCR）とされ、それ以外が全て０とされる。
プリセツトスクリーン（インストラクシヨン１）
は、ラインデイスプレイ及びCRTデイスプレイ
のスクリーン領域を指定された色にプリセツトす
る。プリセツトボーダ（インストラクシヨン２）
は、ラインデイスプレイ及びCRTデイスプレイ
のボーダー領域を指定された色にプリセツトす
る。

ライトフオント（インストラクシヨン４）の場
合のパツク中のデータ領域は、第７図Ｂに示すフ
オーマツトとされる。３ビツト（COL0）は、フ
オント中の背景の色を指定し、（COL1）は、前
景の色を指定する。RL及びCOLUMN−Ｌは、
ラインデイスプレイ上のフオントのアドレスであ
る。ROW−Ｃ及びCOLUMN−Ｃは、CRTデイ
スプレイ上のフオントのアドレスである。パツク
のデータ領域の（６×12）ビツトがフオントの画
素のデータであり、ｙで示すものがフオント中の
左側のトツプの画素であり、ｚで示すものがフオ
ント中の右側の一番下の画素である。画素が０の
時には、背景色とされ、これが１の時には、前景
色とされる。また、ライトフオント（フラツシユ
有）（インストラクシヨン５）の時のフオントは、
前景色と背景色とを交互に切替える。

また、インストラクシヨン８及びインストラク
シヨン１６は、指定された行を１個のアドレスだ
け左へシフトさせる。インストラクシヨン１７
は、指定された列を１個のアドレスだけ右へシフ
トさせる。インストラクシヨン１８は、CRTデ
イスプレイ上の全てのフオントを１個のアドレス
だけ左へシフトさせる。インストラクシヨン１９
は、CRTデイスプレイ上の全てのフオントを１
個のアドレスだけ右へシフトさせる。インストラ
クシヨン２０は、CRTデイスプレイ上の全ての
フオントを１個のアドレスだけ上へシフトさせ
る。これらのインストラクシヨンと対応して、図
示せずも、パツクのデータ領域が所定のフオーマ
ツトとされる。

上述のサブコーテイング信号に関するエラー訂
正符号について説明する。（６×24）ビツトのパ
ツクに対するエラー訂正符号として、（24、20）
リードソロモン符号が用いられる。このリードソ
ロモン符号は、GF（2⁶）（但し、GFはガロア体）
上で、多項式が（Ｐ(X)＝X⁶＋Ｘ＋１）のもので
ある。このリードソロモン符号のパリテイ検査行
列Hpは、第８図に示すものが用いられる。GF
（2⁶）上の原始元ａはａ＝〔000010〕のものである。

また、再生データの１パツクを第８図に示すよ
うに再生データ行列Vpで表わす。24シンボルの
夫々に対して付されたサフイツクスは、サブコー
デイング信号のシンボル番号を示し、このサフイ
ツクス中のｎは、パツクの番号を意味している。
S_24oは、コマンドであり、S_24o+1は、インストラ
クシヨンであり、Q_24o+2及びQ_24o+3は、このコマ
ンド及びインストラクシヨンに対するパリテイシ
ンボルであり、P_24o+20、P_24o+21、P_24o+22、
P_24o+23は、前述のようなパツクのパリテイシン
ボルである。この４個のシンボルのパリテイは、
（Hp・Vp＝０）を満足するものである。

コマンド及びインストラクシヨンに対するエラ
ー訂正符号として、（４、２）リードソロモン符
号が用いられる。このリードソロモン符号は、
GF（2⁶）上で多項式が（Ｐ(X)＝X⁶＋Ｘ＋１）の
ものである。パリテイ検査行列Hq及び再生デー
タ行列Vqは、第９図に示すものである。GF（2⁶）
上の原始元ａはａ＝〔000010〕のものである。パリテイシンボルQ_24o+2及び
Q_24o+3は、（Pq・Vq＝０）を満足するものであ
る。この一実施例は、（ｎ＝２）（ｋ＝２）（ｍ＝
16）（１＝４）の場合である。

４個のＰパリテイシンボルを含むリードソロモ
ン符号は、１個及び２個のシンボルエラーを訂正
し、３個以上のシンボルエラーを検出することが
可能である。また、２個のＱシンボルを含むリー
ドソロモン符号は、１個のシンボルエラーを訂正
し、２個以上のシンボルエラーを検出することが
可能である。

第１０図は、コンパクトデイスクに記録される
データを形成するための基本的構成を示す。第１
０図において、１及び２は、ステレオなど２チヤ
ンネルのオーデイオ信号がテープレコーダなどの
ソースから供給される入力端子を示す。各チヤン
ネルのオーデイオ信号がローパスフイルタ３及び
４を介してサンプルホールド回路５及び６に供給
され、更に、Ａ／Ｄコンパータ７及び８によつて
１サンプルが16ビツトに変換される。この２チヤ
ンネルのオーデイオPCM信号がマルチプレクサ
９によつて１チヤンネルのものに変換されて、エ
ラー訂正エンコーダ１０に供給される。

エラー訂正エンコーダ１０では、オーデイオ
PCM信号をクロスインターリーブ処理してリー
ドソロモン符号によるエラー訂正可能な符号化が
なされる。クロスインターリーブ処理は、各シン
ボルが異なる２個のエラー訂正符号系列に含まれ
るように、データの順序を並び変えるものであ
る。このエラー訂正エンコーダ１０の出力がマル
チプレクサ１１に供給される。

また、サブコーテイング信号のＰチヤンネル及
びＱチヤンネルに関するエンコーダ１２とＲチヤ
ンネル〜Ｗチヤンネルに関するエンコーダ１３と
が設けられ、これらの出力がマルチプレクサ１４
によつて合成され、マルチプレクサ１１に供給さ
れる。マルチプレクサ１１の出力は、デイジタル
変調回路１５に供給され、（８→14）変換の変調
を受ける。この場合、同期信号発生回路１６から
のフレームシンクが混合され、出力端子１７に取
り出される。Ｐチヤンネル及びＱチヤンネルに関
するエンコーダ１２は、Ｑチヤンネルに対して16
ビツトのCRCコードを付加する構成とされ、Ｒ
チヤンネル〜Ｗチヤンネルに関するエンコーダ１
３は、リードソロモン符号及びインターリーブを
用いたエラー訂正符号化を行なうものである。

また、サンプルホールド回路５，６、Ａ／Ｄコ
ンバータ７，８、マルチプレクサ９，１１，１４
などの各回路に対して、タイミング発生回路１８
で形成されたクロツクパルス、タイミング信号が
供給される。１９は、マスタークロツクを発生す
るための発振器である。

第１１図は、コンパクトデイスクの再生信号を
処理するための再生系の構成を示し、２０で示す
入力端子に光学的にコンパクトデイスクから再生
された信号が供給される。

この再生信号が波形整形回路２１を介してデイ
ジタル復調回路２２、クロツク再生回路２３及び
同期検出回路２４に供給される。PLLの構成の
クロツク再生回路２３によつて、再生データと同
期したビツトクロツクが取り出される。また、同
期検出回路２４は、フレームシンクを検出すると
共に、再生データと同期するタイミング信号を発
生する構成とされており、再生系の各回路に対し
て所定のタイミング信号を供給する。

デイジタル復調回路２２の出力のうちで、メイ
ンチヤンネルのデータがエラー訂正回路２５にお
いてエラー検出、エラー訂正及び補間の処理を受
ける。また、サブコーデイング信号がデコーダ３
３においてエラー検出及びエラー訂正の処理を受
ける。

エラー訂正回路２５の出力がデマルチプレクサ
２６に供給され、２つのチヤンネルに分けられ、
各チヤンネル毎に、Ｄ／Ａコンバータ２７，２８
とローパスフイルタ２９，３０を介され、出力端
子３１，３２に各チヤンネルの再生オーデイオ信
号が現れる。

また、デコーダ３３から得られるサブコーデイ
ング信号のＰチヤンネル及びＱチヤンネルのデー
タがマイクロコンピユータによるシステムコント
ロール３４に供給され、頭出し動作、ランダム選
曲などの動作を行なうのに用いられる。Ｑチヤン
ネルに含まれているタイムコードが表示部３５に
供給されて表示される。

また、Ｒチヤンネル〜Ｗチヤンネルに含まれて
いる表示データがＤ／Ａコンバータ３６によりア
ナログ化され、ローパスフイルタ３７を介して出
力端子３８に取り出される。この表示信号は、
CRTデイスプレイに供給される。更に、Ｒチヤ
ンネル〜Ｗチヤンネルに含まれている曲の解説な
どのオーデイオデータは、Ｄ／Ａコンバータ３９
及びローパスフイルタ４０を介して出力端子４１
に取り出され、図示せずも低周波アンプを介して
スピーカに供給される。

Ｒチヤンネル〜Ｗチヤンネルに関するエンコー
ダ１３は、第１２図に示すエラー訂正エンコーダ
を備えている。

エラー訂正エンコーダは、破線で示すように、
前述の（４、２）リードソロモン符号のＱパリテ
イ発生器５１と、前述の（24、20）リードソロモ
ン符号のＰパリテイ発生器５２と、インターリー
ブ回路５３とから構成されている。このエラー訂
正エンコーダには、ｎ番目のパツクのS_24o、
S_24o+1、S_24o+4〜S_24o+19の計18個のシンボルが入
力される。

２個のシンボルS_24o、S_24o+1がＱパリテイ発生
器５１に供給され、S_24o+2〜S_24o+3のパリテイシ
ンボルが発生する。このＱパリテイを含む20個の
シンボルがＰパリテイ発生器５２に入力され、４
個のパリテイシンボルが発生する。このＰパリテ
イ発生器５２から出力される24個のシンボルがイ
ンターリープ回路５３に供給される。

インターリープ回路５３は、RAM及びそのア
ドレスコントローラで構成され、ライトアドレス
及びリードアドレスを制御することにより、入力
データの各シンボルに対して所定の遅延量が付加
された出力データを発生する。第１２図では、各
シンボルに対して所定の遅延量を与える手段を理
解の容易のために複数の遅延素子として表わして
いる。この遅延素子としては、１パツク（24シン
ボル）の遅延量を与えるための遅延素子６１，７
１，８１と２パツクの遅延量を与えるための遅延
素子６２，７２，８２と３パツクの遅延量の遅延
素子６３，７３，８３と４パツクの遅延量の遅延
素子６４，７４，８４と５パツクの遅延量の遅延
素子６５，７５，８５と６パツクの遅延量の遅延
素子６６，７６，８６と７パツクの遅延量の遅延
素子６７，７７，８７とが用いられる。また、遅
延素子が挿入されていないシンボルに関しては、
遅延量が０である。このように、０〜７パツクの
８通りの遅延量の組が３個設けられている。

このインターリーブ回路５３は、第１３図に示
すようなインターリーブを行なう。入力データ系
列の連続する８個のパツクと、これと同一の長さ
の出力データ系列が第１０図に平行して示されて
いる。入力データ系列の最初の１パツク（斜線領
域で示す）に注目すると、このパツク中の24個の
シンボルが出力データ系列において８シンボル又
は９シンボルの距離だけ離れた位置に分散され
る。出力データ系列を８シンボルの間隔で等分す
ると、最初から３番目までの８シンボルの各組の
先頭のシンボルとして注目しているパツクの３個
のシンボルが配される。４番目から６番目までの
８シンボルの各組の第２番目のシンボルとして、
上記パツクの３個のシンボルが配される。

以下、同様にして、８シンボルの組の３個毎に
１シンボルずつずれた位置に上記パツクの３個の
シンボルが配される。したがつて、第１３図に示
される出力データ系列中の最後の８シンボルの３
個の組には、各組の第８番目のシンボルとして上
記パツクの３個のシンボルが配される。この８シ
ンボルの組の３個からなる24個のシンボル中で
は、上記パツクのシンボルが８シンボルずつの距
離で配置される。また、８シンボルの３個の組の
境界では、１シンボルのずれがあるため、９シン
ボルの距離が存在する。

また、８シンボルの組の中で、上記パツクのシ
ンボルの位置より前に生じた位置には、上記パツ
クより後のタイミングの複数のパツクのシンボル
が上記パツクと同様にインターリーブされて配さ
れる。更に、８シンボルの組の中で、上記パツク
のシンボルの位置より後の位置には、上記パツク
より前のタイミングの複数のパツクのシンボルが
上記パツクと同様にインターリーブされて配され
ている。

コンパクトデイスクの再生サブコーデイング信
号中のエラー状態を測定すると、４シンボル以上
のパーストエラーが殆ど発生しない。したがつ
て、（24、20）リードソロモン符号の同一系列に
含まれる24個のシンボルを上述のように分散して
記録することによつて、２個のシンボル以上がエ
ラーシンボルとなり、エラー訂正が不可能となる
ことを有効に防止することができる。

また、第１２図に示すように、インターリーブ
回路５３は、同一パツクに含まれるコマンド、イ
ンストラクシヨン及びこれらのＱパリテイのシン
ボル同士の距離を、それ以上のシンボルと比べて
より大きくするようなインターリーブを行なう構
成とされている。このために、第１２図に示すよ
うに、遅延素子の各々に対する入力シンボルの供
給ラインが全てに平行でなく、６本の斜めの供給
ラインをインターリーブ回路５３が含んでいる。

このインターリーブの特徴を明確とするため
に、入力シンボルの供給ラインが全て平行と仮定
すると、１パツクの24個のシンボルとインターリ
ーブ後の出力系列中のデータ位置との対応関係
は、第１４図に示すものとなる。この第１４図及
び次に説明する第１５図では、入力データの１パ
ツクの時間幅が本来のものの８倍に拡大されてい
る。

第１４図に示すように、入力シンボルの最初の
８個のシンボルS_24o、S_24o+1、Q_24o+2、Q_24o+3……
S_24o+7は、夫々０、１パツク、２パツク、33パツ
ク……７パツクの遅延量が与えられる。したがつ
て、この８個のシンボルは、出力データ系列中に
おいて、シンボル番号が（−24）、（−24×２）、
（−24×３）……（−24×７）のものに変化する。
入力シンボルの次の８個のシンボルS_24o+8……
S_24o+15にも、夫々、０、１パツク……７パツク
の遅延量が与えられ、更に次の８個のシンボル
S_24o+16……S_24o+23にも、同様の遅延量が与えら
れる。このようなインターリーブの結果、パツク
の最初の４個のシンボルの互いの距離は、等しく
24シンボルとなる。

この発明の一実施例では、シンボルS_24o+1を遅
延素子８２に供給すると共に、シンボルS_24o+18
を遅延素子６１に供給し、シンボルQ_24o+2を遅延
素子６５に供給すると共に、シンボルS_24o+5を遅
延素子６２に供給し、シンボルQ_24o+3を遅延素子
８７に供給すると共に、シンボルP_24o+23を遅延
素子６３に供給するインターリーブ回路５３を用
いている。したがつて、上述のシンボルのペアの
互いの位置が入れ替えられ、入力データ系列とイ
ンターリーブ後のデータ系列と対応関係が第１５
図に示すものとなる。この第１５図から明かなよ
うに、パツクの最初の４個のシンボルの互いの距
離は、次に示すものとなる。

S_24o及びS_24o+1の距離：65シンボル S_24o+1及びQ_24o+2の距離：58シンボル Q_24o+2及びQ_24o+3の距離：65シンボルこのように、４個のシンボルの互いの距離を25
シンボルに比べて２倍以上に拡大することがで
き、再生データ中に発生するパーストエラーに対
するエラー訂正能力をより高くすることができ
る。

第１６図は、再生系のサブコーデイング信号の
デコーダ３３の設けられているＲチヤンネル〜Ｗ
チヤンネルに関するエラー訂正デコーダを示す。

このエラー訂正デコーダは、破線図示のよう
に、再生されたサブコーデイング信号の１パツク
の24個のシンボルが供給されるデインターリーブ
回路９１と、このデインターリーブ回路９１の出
力のうちで最初の４個のシンボルが供給される
（４、２）リードソロモン符号のＱ復号器９２と、
このＱ復号器９２でエラー訂正された上述の４個
のシンボル及びデインターリーブ回路９１からの
20個のシンボルからなる１パツクのシンボルが供
給される（24、20）リードソロモン符号のＰ復号
器９３とからなる。Ｑ復号器９２からのエラーシ
ンボルの個数（０を含む）を示す第１フラツグ
（Ｑフラツグと呼ぶ）がＰ復号器９３に供給され、
Ｐ復号器９３で発生するエラーシンボルの個数
（０を含む）及びエラーロケーシヨンを示すフラ
ツグとＱフラツグとがＰ復号器９３におけるエラ
ー訂正に用いられる。

デインターリーブ回路９１に対する入力データ
は、第１２図のインターリーブ回路５３の出力デ
ータである。このインターリーブ回路５３で与え
られた遅延量をキヤンセルして、各シンボルが等
しく７パツク分の遅延を有するようなデインター
リーブが行なわれる。実際には、このデインター
リーブは、RAMのライトアドレス及びリードア
ドレスを制御することで行なわれる。第１６図で
は、所定の遅延量を有する遅延素子が各シンボル
の伝送ラインに配された構成として、デインター
リーブ回路９１が示されている。インターリーブ
回路５３における遅延量が０のシンボルの伝送ラ
インには、７パツクの遅延素子が夫々挿入され
る。また、インターリーブ回路５３における遅延
量が１パツク、２パツク、３パツク、４パツク、
５パツク、６パツクのシンボルの伝送ラインに
は、夫々６パツク、５パツク、４パツク、３パツ
ク、２パツク、１パツクの遅延素子が挿入され、
インターリーブ回路５３における遅延量が７パツ
クであつたシンボルの伝送ラインには、遅延素子
が挿入されない。

上述のＱ復号器９２及びＰ復号器９３によりな
されるエラー訂正動作について第１７図Ａ及び第
１７図Ｂのフローチヤート並びに第１８図の表を
参照して説明する。

第１７図Ａは、Ｑ復号器９２でなされる復号プ
ロセスを示し、第１７図Ｂは、Ｐ復号器９３でな
される復号プロセスを示す。基本的に、Ｑ復号器
９２は、４個のシンボルうちの１シンボルエラー
の訂正が可能で、Ｐ復号器９３は、２４個のシン
ボルのうちで１個及び２個のシンボルエラーの訂
正が可能である。Ｑ復号器９２では、まずシンド
ロームSr₀、Sr₁の生成（ステツプ101）がなされ
る。この計算は、シンボルをｉとすると Sr₀＝₃ 〓ⁱ⁼⁰ Si Sr₁＝₃ 〓ⁱ⁼⁰ α^3-iSi で表わされる。なお、演算は、全て（mod.2）で
なされる。次に、これらのシンドロームを用いて
エラーの大きさの判別（ステツプ102）がなされ
る。

１シンボルエラーかどうかの判別（ステツプ
103）がなされ、１シンボルエラーでない場合に
は、エラー無し（即ちSr₀＝０、Sr₁＝０）かどう
かの判別（ステツプ104）がなされる。１シンボ
ルエラーの場合には、エラーロケーシヨンの計算
（ステツプ105）がなされる。エラーロケーシヨン
ｉは３−logαSr₁／Sr₀＝ｉで求められる。このように求められたエラーロケ
ーシヨンｉが（０≦ｉ≦３）の範囲に含まれるか
どうかが判別（ステツプ106）される。

エラーロケーシヨンｉがこの範囲に含まれる場
合には、エラー訂正（ステツプ107）がなされる。
エラー訂正は、再生シンボルをとすると、（
＋Sr₀＝Si）の演算でなされる。もし、求められ
たエラーロケーシヨンｉが上述の範囲に含まれな
い場合には、この24シンボルのパツクがイリーガ
ル（不正常でエラーすべきでない）パツクとし
て、全てのシンボルがすてられる（ステツプ
108）。つまり、コマンド、インストラクシヨンが
エラーの場合のパツクのシンボルは、全て無効な
ものとされる。

また、エラー無し（１シンボルエラーの訂正が
された場合を含む）を示すＱフラツグがＰ復号器
９３に伝達され（ステツプ109）、２シンボル以上
のエラーがある場合を示すＱフラツグがＰ復号器
９３に伝達される（ステツプ110）。

Ｐ復号器９３では、第１７図Ｂに示すように、
まず、シンドロームSr₀、Sr₁、Sr₂、Sr₃が次式の
ように計算される（ステツプ121）。

Sr₀＝₂₃ 〓ⁱ⁼⁰ Si Sr₁＝₂₃ 〓ⁱ⁼⁰ α^23-iSi Sr₂＝₂₃ 〓ⁱ⁼⁰ α^2(23-i)Si Sr₃＝₂₃ 〓ⁱ⁼⁰ α^3(23-i)Si この４個のシンドロームSr₀〜Sr₃を用いて、エ
ラーの大きさ及びエラーロケーシヨンを求める演
算がなされる。この演算を簡単且つ高速に行なう
ために、次式のような定数Ａ、Ｂ、Ｃ、Ｄが計算
される（ステツプ122）。

Ａ＝Sr₀Sr₂＋S² _r1 Ｂ＝Sr₁Sr₂＋Sr₀Sr₃ Ｃ＝Sr₁Sr₃＋S² _r2 次に、上述のシンドローム及び定数を用いて、
エラーの大きさの判別（ステツプ123）がなされ
る。この判別と後述するエラーロケーシヨンの計
算とにより、エラーの大きさ及びエラーロケーシ
ヨンを示す第２フラツグが形成される。（Sr₀≠
０、Sr₃≠０、Ａ≠０、Ｂ≠０、Ｃ≠０）が成立
するかどうかを調べることによつて２シンボルエ
ラーかどうかの判定（ステツプ124）がなされる。

２シンボルエラーでない場合には、エラー無し
かどうかの判定（ステツプ125）がなされる。
（Sr₀＝０、Sr₃＝０、Ａ＝Ｂ＝Ｃ＝０）が成立す
る場合には、エラー無しと判定される。

エラー無しでない場合には、１シンボルエラー
かどうかの判定（ステツプ126）がなされる。
（Sr₀≠０、Sr₃≠０、Ａ＝、Ｂ＝、Ｃ＝）が成立
する場合は、１シンボルエラーである。１シンボ
ルエラーでもない場合には、３個以上のシンボル
のエラーであるので、バツドパツク（正しくない
パツク）としての処理（ステツプ127）がなされ
る。バツドパツクのシンボルは、イリーガルパツ
クの場合と同様に、全てすてられる。

２シンボルエラーの場合には、エラーロケーシ
ヨンの計算（ステツプ128）がなされる。エラー
ロケーシヨンｉ、ｊは、次のようにして求められ
る。

ｉ＝23−logα（Ｂ／Ａ／１＋α^-(j-i)）ｊ＝23−logα（Ｂ／Ａ／１＋α^(j-i)）このエラーロケーシヨンｉ、ｊが正しいかどう
かのチエツクがＱフラツグを用いてなされる（ス
テツプ129）。Ｑフラツグがエラー無しか又は２個
のシンボル以上のエラーの何れかを示すか調べら
れる（ステツプ130）。

Ｑフラツグがエラー無しを示している場合に、
ロケーシヨチエツク（ステツプ131）がなされる。
（４≦ｉ＜ｊ≦23）が成立する場合には、エラー
ロケーシヨンが正しいので、２シンボルエラーの
訂正（ステツプ133）がなされる。上述の関係が
成立しない場合には、Ｑ復号器９２のエラー検出
の結果と矛盾するので、そのパツクはイリーガル
パツクとして処理される（ステツプ134）。これ
は、第１８図の表で３及び７のケースに該当す
る。このケース７では、０から３までのうちの何
れかのエラーロケーシヨンの１シンボルがＱ復号
器９２により訂正され、４から23までに含まれる
エラーロケーシヨンの２シンボルがＰ復号器９３
により訂正されることになり、１パツク中の３シ
ンボルのエラーを訂正することができる。

Ｑフラツグが２シンボル以上のエラーを示して
いる場合にロケーシヨンチエツク（ステツプ132）
がなされる。このロケーシヨンチエツクは、（０
≦ｉ＜ｊ≦３）が成立するかどうかを調べるもの
で、この関係が成立すれば、２シンボルエラーの
訂正（ステツプ133）がなされる。これは、第１
８図のケース１１に該当する。また、この関係が
成立しなければ、イリーガルパツクとして処理さ
れる。

２シンボルエラーの訂正（ステツプ133）は、
エラーパターンei、ejを求め、これを再生シンボ
ルに加算する処理である。即ち ei＝Sr₁／Ｂ／Ａ＋Sr₀／１＋α^j-i eJ＝Sr₁／Ｂ／Ａ＋Sr₀／１＋α^-(j-i) ＋ei＝Si ＋ej＝Sj Ｐ復号器９３でのエラー検出の結果がエラー無
しの場合には、Ｑフラツグがエラー無しを示して
いるかどうかのチエツク（ステツプ135）がなさ
れる。Ｑフラツグがエラー無しのものであれば、
このパツクは、本当にエラーシンボルを含まない
ものと判定される。これは、第１８図の表でケー
ス１及びケース５に該当する。これに対して、Ｑ
フラツグが２シンボル以上のエラーの存在を示す
時には、Ｐ復号器９３の復号結果と矛盾している
ので、そのパツクは、イリーガルパツクとして処
理される。これは、第１８図の表でケース９に該
当する。

Ｐ復号器９３でのエラー検出の結果が１シンボ
ルエラーの場合には、エラーロケーシヨンｉの計
算（ステツプ136）がなされる。これはｉ＝（23−logαSr₁／Sr₀）の計算である。次に、Ｑフラツグがチエツクされ
る。Ｑフラツグがエラー無しの場合には、ロケー
シヨンチエツク（ステツプ138）がなされる。（４
≦ｉ≦23）が成立していれば、Ｑ復号の結果との
矛盾が生じないので、（＋Sr₀＝Si）のエラー訂
正（ステツプ139）がなされる。これは、第１８
図でケース２及びケース６に該当する。もし、上
述の関係が成立しなければ、イリーガルパツクと
して処理される。

Ｐ復号器の結果が１シンボルエラーでＱフラツ
グが２シンボル以上のエラーを示す場合は、本
来、生じえないものなので、そのパツクは、イリ
ーガルパツクとして処理される。これは、第１８
図でケース１０に該当する。

更に、Ｐ復号の結果、３シンボル以上のエラー
が検出される場合には、そのパツクがバツドパツ
クとして処理される（ステツプ127）。これは、第
１８図のケース４、ケース８、ケース１２に該当
する。

「応用例」上述の一実施例と異なり、第１及び第２のエラ
ー訂正コードとして隣接符号など他の符号を用い
るようにしても良い。また、第１のコードは、エ
ラー検出の機能しか有さないコード（CRCコー
ド、単純パリテイ）であつても良い。更に、
BCH符号のようなビツト単位のエラー訂正符号
を用いても良い。

「発明の効果」この発明に依れば、エラー訂正符号化がされて
いる（ｎ＋ｋ＋ｍ＋ｌ）個のシンボルの中で、
（ｎ＋ｋ）個のシンボルに対しては、独自のエラ
ー検出又はエラー訂正符号化を行なつている場合
に、最初に（ｎ＋ｋ）個のシンボルについてのエ
ラーシンボルの個数を示すフラツグを発生させ、
このフラツグを次段の（ｎ＋ｋ＋ｍ＋ｌ）個のシ
ンボルのエラー訂正に用いているので、エラー訂
正能力の向上及び誤つたエラー訂正の防止を行な
うことができる。また、（ｎ＋ｋ）個のシンボル
のエラー訂正を行なう場合では、このエラー訂正
が誤つていることを検出することができ、コンパ
クトデイスクのサブコーデイング信号における動
作モード及び制御内容の情報を有するシンボルの
ように、重要度の高いデータのエラー検出能力を
高めることができる。

【図面の簡単な説明】

第１図及び第２図はこの発明の一実施例のコン
パクトデイスクのデータ構成の説明に用いる略線
図、第３図及び第４図はコンパクトデイスクのサ
ブコーデイング信号の説明に用いる略線図、第５
図、第６図及び第７図はサブコーデイング信号に
よるフオントグラフイツクモードの説明に用いる
略線図、第８図及び第９図はこの発明の一実施例
におけるエラー訂正符号のパリテイ検査行列及び
再生データ行列を示す図、第１０図はこの発明の
一実施例の記録系の構成を示すブロツク図、第１
１図はこの発明の一実施例の再生系の構成を示す
ブロツク図、第１２図はこの発明の一実施例にお
けるエラー訂正エンコーダの構成を示すブロツク
図、第１３図、第１４図及び第１５図はエラー訂
正エンコーダのインターリーブ処理の説明に用い
る略線図、第１６図はこの発明の一実施例におけ
るエラー訂正デコーダの構成を示すブロツク図、
第１７図及び第１８図はエラー訂正デコーダの説
明に用いるフローチヤート及び表である。１０……メインチヤンネルのエラー訂正エンコ
ーダ、１２……Ｐチヤンネル及びＱチヤンネルに
関するエンコーダ、１３……Ｒチヤンネル〜Ｗチ
ヤンネルに関するエンコーダ、２０……コンパク
トデイスクの再生信号が供給される入力端子、２
５……メインチヤンネルのエラー訂正回路、３３
……サブコーデイング信号のデコーダ、５１……
Ｑパリテイ発生器、５２……Ｐパリテイ発生器、
５３……インターリーブ回路、９１……デインタ
ーリーブ回路、９２……Ｐ復号器、９３……Ｑ復
号器。

Claims

【特許請求の範囲】１第１の情報を有するｎ個のシンボル（又はビ
ツト、以下同じ）及び第２の情報を有するｍ個の
シンボルのデータに対し、上記ｎ個のシンボルに対するｋ個のシンボルの
冗長コードを発生する第１のエラー検出コード又
はエラー訂正コードのエンコードプロセスと、上記（ｎ＋ｋ＋ｍ）個のシンボルに対する１個
のシンボルの冗長コードを発生する第２のエラー
訂正コードのエンコードプロセスと、からなるエラー訂正符号化処理により得られた
（ｎ＋ｋ＋ｍ＋ｌ）個のシンボルのデータのエラ
ー訂正装置であつて、上記（ｎ＋ｋ）個のシンボルが供給され、少な
くともエラー検出を行うことにより、エラーの状
態を示す第１のフラツグ信号を発生する上記第１
のエラー検出又はエラー訂正コードの第１の復号
器と、該第１の復号器により検出又は訂正された（ｎ
＋ｋ）個のシンボル及び上記（ｍ＋ｌ）個のシン
ボルが供給され、エラー検出を行うことによりエ
ラーの状態を示す第２のフラツグ信号を発生し、
上記第１のフラツグ信号及び上記第２のフラツグ
信号を用いてエラー訂正を行う上記第２のエラー
訂正コードの第２の復号器と、を有することを特徴とするエラー訂正装置。２上記第１のフラツグ信号は、（ｎ＋ｋ）個の
シンボルに関し、エラーシンボルの個数（０を含
む）を示す信号であり、上記第２のフラツグ信号
は、（ｎ＋ｋ＋ｍ＋ｌ）個のシンボルに関し、上
記第２の復号器によるエラー訂正前のエラーシン
ボルの個数（０を含む）を示す信号であり、上記
第１及び第２のフラツグ信号を照合し、その結果
に応じて上記第２の復号器のエラー訂正処理が制
御されることを特徴とする特許請求の範囲第１項
記載のエラー訂正装置。３上記第１のフラツグ信号は、（ｎ＋ｋ）個の
シンボルに関し、エラーシンボルの個数（０を含
む）を示す信号であり、上記第２のフラツグ信号
は、上記第２の復号器によるエラー訂正前の（ｎ
＋ｋ＋ｍ＋ｌ）個のシンボルのうちのエラーロケ
ーシヨンを示す信号であり、上記第１及び第２の
フラツグ信号を照合し、その結果に応じて上記第
２の複号器のエラー訂正処理が制御されることを
特徴とする特許請求の範囲第１項記載のエラー訂
正装置。４上記（ｎ＋ｋ＋ｍ＋ｌ）個のシンボルは、情
報信号がメインチヤンネルとして記録されたデイ
スクのサブチヤンネルとして記録されるデータで
あつて、上記ｍ個のシンボルが有する第２の情報
は上記サブチヤンネルのデータ中の表示のための
データ又は音声データであり、上記ｎ個のシンボ
ルが有する第１の情報は上記サブチヤンネルの制
御データであることを特徴とする特許請求の範囲
第１項記載のエラー訂正装置。