JPS59202750A - エラ−訂正のための符号化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

「産業上の利用分野」 この発明は９例えばオーディオＰＣＭ信号を回転ヘッド
により磁気テープに記録するのに適用されるエラー訂正
のための符号化方法に関する。 「背景技術とその問題点」 マトリクス状Ｑこ配ぎれたディジタル情報データの縦方
向及び横方向の夫々にエラー検出又はエラー訂正符号の
符号化を行なう方法が知られている。 この符号２各列毎に伝送し、受信側で復号を行なう場合
のひとつの方法として、各列毎に第１のエラー検出符号
によってエラー検出を行ない、その結果のポインタを形
成し、また、各列のデータ及びポインタ企メモリに記憶
し１次に、このポインタを参照して第２のエラー訂正符
号によって各行毎にエラー訂正を行なうことが考えられ
る。 この復号時に、メモリに列（以下、ブロック２称する）
ごとのデータを正しい時系列で書込むたりに、ブロック
アドレスが付加される０しかし。 １ブロツクごとにエラー検出を行なう構成では。 ブロックアドレスが誤っているために、メモリの正しく
ないアドレスにデータが書込まれることを検出できず、
第２のエラー訂正符号によって、ポインタを用いたイレ
ージヤ訂正を行なうと、誤ったエラー訂正がなされる問
題点があった。 「発明の目的」 この発明は、第１のエラー検出符号の符号系列が複数ブ
ロック例えば２ブロツクにまたがっているので、復号時
に誤ったブロックアドレスにデータが書込まれた場合の
エラー検出を確実に行なうことができるものである。し
たがって、この発明に依わば、第２のエラー訂正符号に
よるエラー訂正として、ポインタを用いたイレージヤ訂
正を行なうことができ、エラー訂正能カを充分に発揮す
せることができる。 「発明の概要」 この発明は、複数個のシンボルからなるブロックを複数
個並べたディジタル情報データの−の方向の符号化に適
用されるエラー検出可能な第１のエラー検出符号の符号
系列が複数個のブロックのうちの一部の複数ブロックに
またがるようにぎれ。 第１のエラー検出符号の符号系列の相異なるものに夫々
含まれる複数個のシンボルにより他の方向に第２のエラ
ー訂正符号の符号系列が形成され。 ディジタル情報データのシンボル及び第１のエラー検出
符号の冗長データからなるブロックと第２のエラー訂正
符号の冗長データ及び第１のエラー検出符号の冗長デー
タからなるブロックとを順次伝送するようにしたもので
ある。 「実施例」 この発明の一実施例は、オーディオＰ　ＣＭ信号を回転
ヘッド

【こより磁気テープに記録するものであり、第１
図は２回転ヘッドの１回の走査で形成ぎｎる１セグメン
トに記録されるオーディオＰＣＭ信号及びエラー訂正符
号の冗長データの符号構成を示すものである。 第１図において、縦方向の各列が１ブロツクであり、０
〜１２７のブロックアドレスが付された１２８個のブロ
ックが横方向に配列される。この２次元配列の縦方向に
対して第１のエラー訂正符号Ｃ１が施され、その横方向
に対して第２のエラー訂正符号Ｃ２が施されている。エ
ラー訂正符号Ｃ１は、　　（３２，３０）のＧＦ　（２
）上のリードソロモン符号で、符号系列は、２ブロツク
完結のインターリーブ企とる。 一例として、第１図に示すように、隣接する２個のブロ
ックＧこ関して、ブロックアドレス０の中のブロック内
アドレスが偶数である１６個のシンボルとブロックアド
レス１の中のブロック内アドレスが奇数である１６個の
シンホ゛ルとにより、１個の符号系列が形成され、ブロ
ックアドレス０の中の奇数のブロック内アドレスを有す
る１６個のシンボルとブロックアドレス】の中の偶数の
ブロック内アドレスを有する１６個のシンボルとにより
、他の１個の符号系列が形成ざちる。ブロックアドレス
３０及び３１には、エラー訂正符号ｃ１のパリティシン
ボルが配される。この２ブロツク完結のインターリーブ
は、１２８個のブロックの全てについてなされる。エラ
ー訂正符号ｃ１のＨマトリックスの一例を下記に示す。 エラー訂正符号Ｃ１のデコードは、２個のパリティシン
ボルを含む３２個のシンボルの再生データの系列のマト
リックスをＶとし、その転置行列を■とすると、Ｈ・■
　の演算により２個のシンドローム２形成することでな
される。これらのシンドロームが共に０の時は、エラー
が無いことを意味し、これ以外の時は、エラーが有るこ
とを意味する。エラー訂正符号Ｃ１は、１重エラーの訂
正が可能で２重以上のエラー検出が可能な符号である。 また、１２８個のブロックが４ブロツクごとに３２個に
分割され、各４ブロツクから取り出された３２個のシン
ボルによって第２のエラー訂正符号Ｃ２の符号系列が形
成ざｎる。このエラー訂正符号Ｃ２は、（３２，２４）
の（）Ｆ　（２）上のリードソロモン符号であり、ブロ
ックアドレスが（０〜９５）の９６個のブロックの４ブ
ロツクごとのブロック　（例えば０，４．８．・・　　
、８８．９２のブロックアドレス）の計２４個のシンボ
ルに対する８個のパリティシンボルが形成され、このパ
リティシンボルが４ブロツクごとのアドレス（例えば９
６，１００，１０４・・・・１２０，１．２４のブロッ
クアドレス）に配ぎｎる０ つまり、エラー訂正符号Ｃ２＆こついて、４ブロツクの
インターリーブが施されており、ブロックアドレスが（
９６〜１２７）の３２ブロツクＧこは。 エラー訂正符号Ｃ２のパリティシンボルが位置する。但
し、ブロック内アドレスの３０及び３１（こけ、このパ
リティシンボルに対テるエラー訂正符号Ｃ１のパリティ
シンボルが配されている。 エラー訂正符号Ｃ２は、４重エラーの訂正が可能で、ポ
インタを用いたイレージヤ訂正を行なう時に８重エラー
の訂正が可能である。エラー訂正符号Ｃ２のＨマ）　Ｉ
Ｊラックス一例を下記に示す。 このように、エラー訂正符号Ｃ１３Ｃ２は、共に符号長
が３２シンボルと等しいものとぎれており。 ハードウェアを簡単なものとできる。また、デコート時
には、エラー訂正符号Ｃ１によって、エラー検出を行な
うのしことどめて、エラーが有る時には、その符号系列
Ｇこポインタを立て３次に、エラー訂正符号Ｃ２によっ
てエラー訂正を行なう。このエラー訂正は、ブロック内
アドレスの０〜２９の各々・についてなざわ、３０回の
デコード動作がなされる。更に、磁気テープに記録する
場合には。 各ブロックを直列データとして順次記録するようになさ
れる。 第２　ＦＡ　Ａ及び第２図Ｂは、この発明の一実施例の
より具体的な符号構成を示すもので、第２図Ａが１２８
ブロツクのうちの（０〜６３）のブロックアドレスの部
分を示し、第２図Ｂが（６４〜１２７）のブロックアド
レスの部分を示す。この第２図でＬ及びＲは、２チヤン
ネルのオーディオ信号の各チャンネルのオー≠イオＰＣ
Ｍ信号を表わＴｏ例えばサンプリング周波数７ｓとして
、４８ＫＨｚが用いられ、１サンプルが１６ビツトに変
換される。 このとき、１セグメントにはｌ　　（Ｌｏ　”Ｌ？ＩＱ
　）及び（Ｒｏ〜Ｒ７□、）の両チャンネルで計１４４
０ワードのデータが記録される。 エラー訂正の符号化は、８ビツトを１シンボルとして行
なわれるので、ｌワードを上位８ビツトと下位８ビツト
に分割しており、これがサフィックスＡ及びＢとして表
わされる。したがって、１セグメントには、２８８０シ
ンボルのオーディオＰＣＭデータが含まｎ、これが３０
シンボルずつ９６ブロツクに分割される。また、ブロッ
クアドレスの０から１，２．・・・・・と１ブロツクご
とにｉｌｌす番に記録される。一般に１回転ヘッド形の
テープレコーダでは、磁気テープと回転ヘッドとが摺接
を開始する端部及び摺接を終了する端部において、ヘッ
ドと磁気テープとの当りが悪いことなどに起因してエラ
ーレートが高くなる。そこで、これらの端部に対応する
（０〜１５）のブロックアドレスと（１１２〜１２７）
のブロックアドレスとに夫々エラー訂正符号Ｃ２のパリ
ティシンボルＱ及びこれに対するエラー訂正符号Ｃ７の
パリティシンボルＰを配し、中央部に対応する（１６〜
１１１）のブロックアドレスにオーディオＰＣＭデータ
及びこれに対するパリティシンボルＰを配している０ま
た。記録再生時のエラーによって訂正ができないワード
は１時間的に前後に位置する正しいワードによって補間
するようになきちる。この補間を有効に行なうために、
各チャンネルのＰＣＭデータの偶数番目のものとその奇
数番目のものとの記録位置を離すことが好ましい。そこ
で、ブロックアドレスの（１６〜６３）（第２図Ａ）に
は。 オーディオＰＣＭデータの偶数番目のデータが配され、
ブロックアドレスの（６４〜１１１）（第２図Ｂ）　Ｇ
こは、オーディオＰＣＭデータの奇数番目のデータが配
ぎれる〇 一例として、第２図Ａに示すブロックアドレス１６及び
１７に含まれるエラー訂正符号Ｃ１のひとつの符号系列
は５次のものとなる。 （ＬｏＡ、　ＬＯＢＩＲ４’８Ａ＋　Ｒ４８Ｂ、　Ｌ９
６Ａ、　Ｌ９６Ｅ。 Ｒ１４４ＡＩ　Ｒ１４４Ｂ、　Ｌ＋９２ＡＩ　Ｌ１９２
ＢＩ　Ｒ２４０Ａ＋Ｒ２４０ＢＩ　Ｌ２８８Ａ、　Ｌ２
８８ＢＩ　Ｒ３３６Ａ、　Ｒ３３６Ｂ。 Ｌ３８４ＡＩ　Ｌ３８４Ｂ・Ｒ４３２ＡＩ　Ｒ４Ｂ２Ｂ
、　Ｌ４８０ＡＩＬ４８０ＢＩ　　Ｒ５２８ＡＩ　　Ｒ
５２８Ｂ、　　Ｌ５７６Ａ、　　Ｌ５７６Ｂ＋Ｒ６２４
Ａ＋　Ｒ６２４ＢＩＬ６７２Ａ＋　Ｌ６７２Ｅ＋　Ｐ　
１６０　ｌＰ］６１） この例から分かるように、第２図に示す符号構成では、
第１に、エラー訂正符号Ｃ１の同一の符号系列（こ同一
のワードを構成する２シンボルが含まれるようＧこなぎ
れる。こｎは、この符号系列がエラーとして検出され、
然も、エラー訂正符号Ｃ２により訂正できない場合に、
１５ワードの補間で丁ませるためである。 第２の点として、エラー訂正符号Ｃ１の同一の符号系列
に含まれる１５ワードとして、隣接したものを含まない
ようＧこ２　ｔｚる。上述のように、各チャンネルで４
８ワードずつ離れたワードが含まれるようにぎれ、補間
能力の向上が図られている。 これは、エラー訂正符号Ｃ２についても同様である。例
えばブロック内アドレスがＯのシンボルについては２次
の３２ワードについて、エラー訂正符号Ｃ２の系列が構
成される。 （ＬＯＡＩ　Ｌ４ＡＩ　Ｌ８ＡＩ　Ｌ］２ＡＩ　Ｌ１６
ＡＩ　Ｌ２ＯＡＩＬ２４Ａ・Ｌ２８Ａ・Ｌ３２Ａ・Ｌ３
６Ａ・Ｌ４０Ａ・Ｌ４４Ａ・ＲＩＡ・Ｒ５Ａｌ　Ｒ９Ａ
ｌ　Ｒ１３Ａ、　Ｒ１７ＡＩ　Ｒ２１Ａ’、　Ｒ２５Ａ
Ｒ２９ＡＩＲａ３ＡＩＲ３７ＡＩＲ４１ＡＩＲＩＩ５Ａ
ＩＱＯ，Ｃ４・Ｃ８，Ｃ１２，Ｑ１０．Ｃ２０，Ｃ２４
，Ｃ２８）更に、エラー訂正符号Ｃ１及びＣ２の符号系
列の夫々には、２つのチャンネルのデータがなるべく同
じ数だけ含まれるようにぎれる。これは１片側のチャン
ネルにエラーが集中することを防止するためである。 ソシて、各ブロックは、第３図に示すデータフォーマッ
トとされる。つまり、先頭に８ビツト（１シンボル）の
ブロック同期信号が付加され。 次に、各８ビジトのセグメントアドレス及びブロックア
ドレスが付加され、このセグメントアドレス及びブロッ
クアドレスのエラー検出用のＣＲＣコード（８ビツト）
が伺加すワる。ブロックアドレスのＭＳＢは、データの
ブロックアドレスとサブコードのブロックアドレスとを
区別するために用いられる。更に、このＣＲＣコードの
後に３０シンボルのデータ　（オーディオデータ又はエ
ラー訂正符号Ｃ２のパリティシンボルＱ）が配すれ。 最後Ｏこエラー訂正符号Ｃ１の２個のパリティシンボル
Ｐが配される。 また１回転ヘッドによって形成ぎれる１セグメントのデ
ータは、第３図Ｂに示すデータフォーマットとぎれる。 この一実施例では、直径３０ｍｍのテープ案内ドラムに
８４．８°にわたって巻付けられた磁気テープの斜め方
向に１本のセグメントが回転ヘッドＧこより形成される
。このセグメントの両端部と中央部とに、自動トラック
追従用のパイロット信号Ａ、　Ｔ　Ｆが３の区間にわた
って記録される。３箇所にパイロット信号を記録してい
るのは。 ドロップアウトによりパイロット信号を再生できなくな
るおそれを防止するためである０このパイロット信号Ａ
ＴＦの再生出力によって、トラッキングエラーが検出さ
れ、この検出Ｇこ基いて回転ヘッドを支持する圧電素子
をドライブし、トラッキングエラーを除失するようにな
ぎれる。 また、第２図Ａに示Ｔ　（０〜６３）のブロックアドレ
スのデータが２９．７の範囲にわたってＪ＠次記録され
る。更Ｇこ、タイムコード、表示データなどの４ブロツ
クのサブコードが中央部のパイロット信号ＡＴＦの前後
に２重書き２０でいる。そして、第２図Ｂに示Ｔ（６４
〜１２７）のブロックアドレスのデータが２９．７°の
範囲にわたって順次記録されている。また、第３図Ｂに
おいて、斜線を付した夫々１．５°の区間は、データの
記録を行なわないインターブロックギャップで、この区
間には、一定周波数のパルス信号が記録されている。 第４図は、この発明の一実施例の記録回路の構成を示し
、１で示す入力端子にアナログオーディオ信号が供給さ
れる。このアナログオーディオ信号がＡ／’Ｄコンバー
タ２によってディジタル化される。２チヤンネルのオー
ディオ信号の場合には。 ２個のＡ／’］）コンバータが必要とぎれるＯ　”／Ｄ
コンバータ２からのオーディオＰ　ＣＭ信号がＲＡＭ３
及びｐ、Ａ］ｔ４のデータ入力とされる。ＲＡＭ３Ｈび
ＲＡＭ４は、エラー訂正符号の符号化を行なう単位（ｌ
述の例では２８８０シンボル）のデータを記憶できるメ
モリ容量のものである。 ＲＡＭ３及びＲＡＭ４に関連してアドレス発生回路５と
タイミング発生回路６とが設けら２ｔており。 バイト単位でＲＡＭ　３及びＲＡＭ４がデータの書込み
及び読出しを行なうように制御ｇ　２する。２個のＲＡ
Ｍ３及びＲＡＭ４を設けているのは、一方のＴ（Ａｌｖ
ｌに入力オーディオＰＣＭ信号を書込むと共に。 他方のＲＡ　ＭからオーディオＰ　ＣＭ信号を読出して
エラー訂正符号のエンコードを行なうためである。 ＲＡＭ３又はＲＡＭ４の一方から読出ぎゎだ所定のオー
ディオＰＣＭ信号がエラー訂正符号ｃ１及びＣ２のエン
コーダ７に供給され、夫々のパリティシンボルが形成キ
ワ、このパリティシンボルがＲＡＭ３又はＲＡ、Ｍ　４
の一方に書込まれる。そして。 パリティシンボルの形成が終了すると、この）ぐリテイ
シンボルを含むデータがブロックごとにＲＡ　Ｍ３又は
ＲＡＭ４から読出され、パラレル→シリアル変換器８に
供給ぎわ、シリアルデータに変換される。 パラレル→シリアル変換器８の出力データカ加算器９に
供給される。加算器９には、ブロックアドレス及びセグ
メントアドレス発生回路１１で形成され、ＣＲＣエンコ
ーダ１０を介されることによって、ＣＲＣコードを付加
されたブロックアドレス及びセグメントアドレスが供給
される。この加算器９の出力がチャンネルエンコーダ１
２に供給され、チャンネルエンコーディングの処理を受
ける。更に、加算回路１３において、同期発生器１４か
らのブロック同期信号が付加され、記録アンプ１５及び
回転トランス１６を介して回転ヘッド１７に供給される
。この回転ヘッド１．７　Ｇこよって磁気テープに記録
される。 図示せずも、磁気テープから回転ヘッド１７＆こより再
生された信号の処理は、再生データをＲＡＭに格納する
ことでなされる。つまり、１セク゛メント中の再生デー
タを再生ブロックアドレスＧこ基しＡてＲＡＭＧこ書込
み、このＲＡＭから読出された隣接する２ブロツクにま
たがる３２個のシンボルＧこよってエラー訂正符号Ｃ１
のデコードを行ない、このデコードで得られるポインタ
をメモリに記憶し。 次に、Ｒ，ＡＭから読出された３２個のシンボルＯこよ
ってエラー訂正符号Ｃ２のデコードを行なう。上述のポ
インタは、エラー訂正符号Ｃ２のデコード時に、求めら
れたエラーロケーションが正ししＡかどうかのチェック
及びイレージヤ訂正のために用いられる。更に、この一
実施例では、再生ぎイまたブロックアドレスが正しいか
どうかを独自に検出しているので、再生ブロックアドレ
スが正しくない場合には、そのブロックのデータをＲＡ
　Ｍに書込まず９丁てるようになされる。 第５図Ａ及び第５図Ｂは、１セグメン）Ｇこ記録ぎちる
データの符号構成の例の他のものを示Ｔ。 前述と同様に、エラー訂正符号Ｃ１の符号系列の各々に
同一ワードを構成する２個のシンボルが含まれること、
エラー訂正符号Ｃ１及びＣ２の各符号系列に含まわるオ
ーディオＰＣＭ信号は、隣接するワードでないこと、エ
ラー訂正符号Ｃ１及びＣ２の各符号系列に含まわるオー
ディオＰ　ＣＭ信号は。 ２つのチャンネルのワード数がなるべく同数含まれるこ
との３点を考慮して、第５図Ａ及び第５図Ｂに示す符号
構成とぎれている０更に、この符号構成では、第２図の
符号構成と異なり、隣り合う２ブロツクに配されるオー
ディオＰＣＭ信号が離れた位置のデータとされ、また、
エラー訂正符号Ｃ１のパリティシンボルを隣り合う２ブ
ロツクの一方のブロックにまとめており、更に、オーデ
ィオＰＣＭ信号の同一のワードに含まれる２個のシンボ
ルが同一のブロックに含まれるようにされている。この
ようにすると、２ブロツクにまたがるバーストエラーに
よってエラーとなるワード数を減少させることができる
。 「応用例」 エラー訂正符号Ｃ□　としてリードソロモン符号ナトの
ＧＦ　（２）上の符号を用いずに、エラー検出符号例え
ばｃＲｃ：Ｉ−ドを用いても良い。 また、エラー訂正符号ｃ１によってエラー検出のみなら
ず、エラー訂正を行なうようにしても良い。このエラー
訂正符号ｃ１は、２ブロツク以外の複数ブロックにまた
がるインターリーブでも良く、このインターリーブによ
って、エラー訂正を行なう時に、エラー訂正が不可能と
なる場合を少なくできる。 更に、この発明は、ディジタルビデオ信号などのディジ
タルオーディオ信号以外のディジタル情報を伝送する場
合にも適用できる。勿論１回転ヘッド形記録装置以外の
磁気ディスク記録装置などを用いる場合にもこの発明を
適用することができる。、 「発明の効果」 この発明に依れば、第１のエラー検出符号に関し、複数
ブロックのインターリーブを行なっているので、メモリ
の正しくないブロックアドレスにブロックのデータを書
込むことを確実に検出することができ、第２のエラー訂
正符号のデコードが誤ったものとなるインターリーブエ
ラーを防止することができる。また、第１のエラー検出
符号Ｏこよるポインタは、第２のエラー訂正符号の各符
号系列ごとに異なったものとならず、複数パターン（第
１のエラー検出符号のま−たがっているブロック数）し
かないので、ポインタを用いたイレージヤ訂正を行なう
ことが容易となる。

【図面の簡単な説明】

第１図はこの発明の符号構成の説明に用いる路線図、第
２図は２チヤンネルのオーディオＰＣＭ信号を回転ヘッ
ドにより記録する場合にこの発明を適用した一実施例に
おける符号構成を示す路線図、第３図はこの発明の一実
施例の記録データのデータフォーマットを示す路線図、
第４図はこの発明の一実施例のブロック図、第５図はこ
の発明が適用された符号構成の他の例の説明に用いる路
線図である。 ２・・・・・・Ａ／Ｄコンバータ、３．４・・・・・・
ＲＡＭ。 １γ・・・・・・回転ヘッド。 代理人　　杉　浦 手続補正書（方式） 特許庁長官　若　杉　和　夫　殿 １、事件の表示 昭和５８年特許願第７７２６０　　　号２　発明の名称
エラー訂正のための符号化方法３、補正をする者 事件との関係　　　特許出願人 ４代理人 第５図Ａ及び第５図Ｂを添付図面の通り訂正する。（原
図面と内容の変更なし。）

Claims (1)

1. 【特許請求の範囲】 複数個のシンボルからなるブロック、を複数個並べたデ
   ィジタル情報データの一方の方向及び他の方向の夫々に
   対してエラー検出又はエラー訂正用の冗長データを付加
   するエラー訂正のための符号化方法Ｇこおいて。 上記−の方向の符号化Ｇこ適用される少なくともエラー
   検出可能な第１のエラー検出符号の符号系列が上記複数
   個のブロックのうちの一部の複数ブロックにまたがるよ
   うにぎれ、上記第１のエラー検出符号の符号系列の相異
   なるものに夫々含まれる複数個のシンボルにより上記他
   の方向に第２のエラー訂正符号の符号系列が形成され、
   上記ディジタル情報データのシンボル及び上記第１のエ
   ラー検出符号の冗長データからなるブロックと上記第２
   のエラー訂正符号？長データ及び」−記憶１のエラー検
   出符号の冗長データからなるブロックとを順次伝送する
   ことを特徴とするエラー訂正のための符号化方法。