JPS6391874A - デイジタル信号記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、回転ヘッド武ディジタルオーディオチーブ
レコーダ（以下、Ｒ−ＤＡＴと称す）における記録再生
に適用される装置に関し、詳しくは、オーディオ信号な
どの情報信号をディジタル化し、または、もともとディ
ジタル信号として与えられる情報信号を回転ヘッドを用
いて記録再生するようにしたディジタル信号記録再生装
置に関するものである。

［従来の技術］ この種の代表的な装置であるところの、上記Ｒ−ＤＡＴ
を例にとってみると、通常一般のＲ−ＤＡＴにおいては
、第３図に示すような回転ヘッド式記録再生装置が用い
られる。同図において、（１）は回転ドラム、（２）は
記録媒体である磁気テープ、（３Ａ）、（３Ｂ）はヘッ
ドであり、それぞれ互いに異なるアジマス角を有し、高
密度記録が可能であり、また、１８０度の角間隔をもっ
て配置され、上記磁気テープ（２）は上記回転ドラム（
１）に対して約９０度の巻付角を有する。

このような装置において、一般に回転ドラム（Ｉ）の径
は３０ＩＩＩｌであり、１．００Ｏｒｐｍ　〜２，００
０ｒｐＩ１１の速度で矢印（Ｘ）の方向に回転し、また
、磁気テープ（２）は矢印（Ｙ）の方向に所定の速度で
走行し、テープ（２）上に斜めの一木づつのトラックを
形成して信号の記録再生を行なうようになっている。　
上記のような構成をもつＲ−ＤＡＴにおける記録再生袋
打において、従来は次のような信号処理を行なっていた
。

すなわち、再生系において、ヘッドから得られた信号を
いったんバッファメモリに書込み、誤り訂正処理を行な
ったのち、読出してアナログ信号に戻して出力する。こ
こで、上記バッファメモリは時間軸伸長とディンターリ
ーブの働きを兼ねることとなる。そして、このメモリに
対しては、そのデータの読み書きのアドレスを指定する
ためのアドレス設定回路が必要であるが、そのアドレス
設定回路として、ヘッドから得られた信号をメモリに書
込むためのもの、誤り訂正を行なうためのもの、メモリ
から時間軸伸長しなからＰＣＭデータを読出すためのも
の、といった３系統のアドレス設定回路を設けていた。

［発明が解決しようとする問題点］ 従来のディジタル信号記録再生装置は以上のように構成
されていたので、メモリに対してデータの読み書きのア
ドレスを設定するためのアドレス設定回路が複雑であり
、それにともなって回路規模が大きくなり、ＬＳＩ化な
どをする場合に、規模の点、コストの点で非常に不利で
あった。

この発明は上記のような問題点を解消するためになされ
たもので、アドレス設定回路を簡単化し、回路規模の削
減化、コストの低減化を図り得るディジタル信号記録再
生装置を提供することを目的とする。

［問題点を解決するための手段］ この発明にかかるディジタル信号記録再生装置は、メモ
リのアドレス設定回路として、２系統の７Ｆレスカウン
タを有し、そのうちの１つが信号の符号化復号化を行な
うためと、記録時には記録媒体に記録するためのデータ
をメモリから読出し、かつ、再生時にはヘッドから再生
したデータをメモリに書込むためとの（動きをするよう
にしたことを特徴とする。

［作用］ この発明においては、上記のアドレスカウンタに対して
供給される複数系統のクロック信号が、ヘッドと記録媒
体との対接区間とそうでない区間とで切換えられると同
時に、そのアドレスカウンタの出力である各ビットの異
なる組合せによるアドレスがメモリに供給される。

［実施例］ 以下、この発明の一実施例を図面にもとづいて説明する
。

第１図はこの発明の一実施例によるディジタル信号記録
再生装置の構成を示すブロック図である。同図において
、（２１Ａ）および（２１Ｂ）はそれぞれ左チャンネル
及び右チャンネルのオーディオ信号入力端子で、（２２
）はその両チャンネルの信号を交互に切換えるスイッチ
、（２３）はＡ／Ｄ変換器、（２４）は８ビツトのデー
タバス、（２５Ａ）および（２５Ｂ）はそれぞれデータ
を記憶するランダム・アクセス・メモリ（以下、ＲＡＭ
と称す）　、　（２Ｂ）は符号化復号化回路であり、シ
ステムが再生系として働くときにはデータの誤り訂正を
行ない、記録系として働くときには符号化を行なうもの
である。

（２７）は変調回路および同期信号付加回路、（２８）
は記録信号を２ヘツドに振分けるスイッチ、（２９Ａ）
および（２９Ｂ）は記録アンプ、（３０）および（３１
）はヘッドに接続する回路を記録再生時に切換えるスイ
ッチ、（３２Ａ）および（３２Ｂ）は再生アンプ、（３
３）は２ヘツドから得られた再生信号を選択して出力す
るスイッチ、（３４）は同期信号検出回路およびデータ
復調回路、（３５）はデータ補正回路、（３８）はＤ／
Ａ変換器、（３７）はＤＡ比出力左右チャンネルに分離
するスイッチ、（３８Ａ）および（３８Ｂ）はオーディ
オ信号出力端子である。

さらに、（４１）および（４２）はそれぞれＲＡ　Ｍ　
（２５Ａ）および（２５Ｂ）に対して設定されるべきＲ
ＡＭアドレスを選択する第１のスイッチ、（４３）は第
２のアドレスカウンタで、記録時にはＡ／Ｄ変換器（２
３）によってＲＯＭ化した信号をＲＡＭに書込むアドレ
スを設定し、また、再生時には補正回路（３５）を介し
てＤ／Ａ変換器（３６）へ供給するデータをＲＡＭから
読出すアドレスを設定する。

（４４）はＲＡＭアドレスを選択するための第２のスイ
ッチ、（４５）は第１のアドレスカウンタで、記録時に
は、ＰＣＭデータに対し訂正符号を生成付加し、ＲＡＭ
から読み出してテープ上に記録するときのＲＡＭアドレ
スを設定し、また、再生時には、再生ＰＣＭデータをＲ
ＡＭへ書込み、誤り訂正を行なうときのＲＡＭアドレス
を設定する。

（４６）は第１のアドレスカウンタ（４５）に供給する
クロック信号を切換えるスイッチ、（４７）は上記第１
のアドレスカウンタ（４５）に供給するロードすべきデ
ータ値を切換えるスイッチ、（４８）は第１のアドレス
カウンタ（４５）に供給するクロック信号を記録再生時
に切換えるスイッチ、（４９）は上記第２のアドレスカ
ウンタ（４３）に必要な所定のクロックを生成する第３
のクロッ・・り発生回路、（５０）は第１のアドレスカ
ウンタ（４５）が符号化または復号化の動作を行なうの
に必要な所定のクロックを生成する第１のクロック発生
回路、（５１）は第１のアドレスカウンタ（４５）が記
録時にＲＡＭからデータを読み出すときに必要な所定の
クロックを生成する第２のクロック発生回路、そして、
（５２）は水晶発振器およびその出力を分周して、各回
路に必要なりロックを生成するマスタークロック発生回
路である。

なお、第１図には図示していないが、サーボ回路がドラ
ムの回転制御やテープ走行制御を行なうために設けられ
、また、マイクロコンピータ等のシーケンス制御回路が
システム全体のモード制御や表示等を行なうために設け
られている。

つぎに、上記構成の装置における記録系の動作を、第２
図で示す動作タイミング図を参照しながら説明する。

入力端子（２１Ａ）および（２１Ｂ）に供給されたオー
ディオ信号は、Ａ／Ｄ変換器（２３）におけるサンプリ
ング周波数と同一の周波数、たとえば４８ＫＨ２にて切
り換えられるスイッチ（２２）により両チャンネルの信
号が交互に選択され、Ａ／Ｄ変換器（２３）に入力され
る。ここで、１チヤンネル当たりサンプリング周波数４
８ＫＨ２でサンプリングされたデータは１サンプル、た
とえば１６ビツトのＰＣＭ信号に変換される。このＰＣ
Ｍ信号は、上位、下位、各８ビツトづつの２シンボルの
データに分割され、データバス（２４）を介して、ＲＡ
　Ｍ　（２５Ａ）または（２５Ｂ）に書込まれる。この
とき、データバス（２４）に供給するＰＣＭデータを第
２図（Ａ）のように表わすと、データの書込まれるべき
ＲＡＭは、ドラム１回転毎にハイレベル、ローレベルの
周期をもつＲＭＳ　Ｌの信号により交互に切り換わる。

したがって、第２（Ｂ）および（Ｃ）に示すように、（
ＤＩ）　、（Ｄ３）のデータはＲＡ　Ｍ　（２５Ａ）に
、（Ｄ２）のデータはＲＡ　Ｍ　（２５Ｂ）に書込まれ
る。このデータを書込むべきアドレスの設定は、アドレ
スカウンタ（４３）にて行なわれ、その出力はスイッチ
（４１）および（４２）を通じてＲＡＭに与えられるか
ら、実際には、スイッチ（４１）および（４２）がＲＭ
ＳＬの信号によって切換わることにより、上述の書込む
ＲＡＭの切換えが実現される。すなわち、ＲＭＳＬがロ
ーレベルの期間では、図示のようにスイッチ（４１）　
、（４２）は設定され、ＲＡ　Ｍ　（２５Ａ）にデータ
（Ｄｉ）、（Ｄ３）が書込まれ、ＲＭＳＬがハイレベル
の期間ではスイッチ（４１）、（４２）は逆の設定とな
り、ＲＡ　Ｍ　（２５Ｂ）に対してデータ（Ｄ２）が書
込まれる。

ところで、サーボ回路により、ヘッドの１８０　’角回
転期間を１４期とする信号ＰＣＭＧがローレベルの期間
において、ヘッドはテープに対接するように位相制御さ
れ、かつ、ヘッドの１回転を周期とする信号ＲＨ５Ｌが
ローレベルの期間に正のアジマス角を有するヘッド（３
Ａ）が、ハイレベルの期間に負のアジマス角を右するヘ
ット頁３Ｂ）がテープに対接するようになされている。

したがって、上述のようにＲＡ　Ｍ　（２５Ａ）および
（２５Ｂ）に書込まれたＰＣＭデータは、ヘッド頁３Ａ
）および（３Ｂ）がテープ（２）に対接する期間（ＲＡ
）および（ＲＢ）のそれぞれ手前の９０°回転期間（Ｇ
Ａ）および（ＣＢ）において、誤り訂正符号が生成付加
され、期間（ＲＡ）および（ＲＢ）において訂正符号の
付加されたデータが記録される。この場合、正アジマス
のヘッド（３Ａ）にて、すなわち、期１１ｆｌ（ＲＡ）
にて記録されるべきＰＣＭデータは、左チャンネルの偶
数番目のデータと右チャンネルの奇数番目のデータであ
り、負アジマスのヘッド（３Ｂ）にて、すなわち。

期間（ＲＢ）にて記録されるべきＰＣＭデータは、右チ
ャンネルの偶数番目のデータと左チャンネルの浴数番目
のデータとなっている。

このときのアドレスの設定を行なうのが上記第１のアド
レスカウンタ（４５）である、そして、スイッチ（４４
）、（４６）および（４７）は、いずれもＰＣＭＧの信
号によって切換わるようになっている。すなわち、ＰＣ
ＭＧがハイレベルの期間（ＯＡ）、（ＣＢ）においては
、各スイッチの設定は図示のようになっており、符号化
復号化系クロック発生回路（５０）にて生成された所定
のクロックが第１のアドレスカウンタ（４５）に供給さ
れるとともに、ロードデータ値としてはローレベルが与
えられる。ただし、このロードデータの値は、実際の第
１のアドレスカウンタ（４５）の構成等により他の固定
した値の場合もある。

この第１のアドレスカウンタ〔４５）の出力は、スイッ
チ（４４）を介して上述したようにＲＭＳＬの信号によ
って切換わるスイッチ（４１）および（４２）を通して
、ＲＡ　Ｍ　（２５Ａ）または（２５Ｂ）にＲＡＭアド
レスとして供給される。たとえば、ＲＭＳ　Ｌがハイレ
ベル期間の期間（ＯＡ）においては、ＲＡ　Ｍ　（２５
Ａ）に対してアドレスを指定し、所定の順序にてＲＡＭ
　（２５Ａ）内に記憶されている（Ｄｌ）のうち、左チ
ャンネルの偶数番目のデータと右チャンネルの奇数番目
のＰＣＭデータが読出され、データバス（２４）を介し
て符号化復号化回路（２６）に供給され、ここで誤り訂
正符号が生成される。この符号はデータバス（２４）に
戻されてＲＡ　Ｍ　（２５Ａ）の所定のアドレスに再び
書込まれる。

つぎに、引き続く期間（ＲＡ）においては、スイッチ（
４４）　、（４［（）および（４７）は図の状態と逆に
切換わる。また、スイッチ（４８）は記録か再生かのモ
ードによって切換わるスイッチであって、記録のときニ
ハ図の状態に設定されるで、第１のアドレスカウンタ（
４５）へは記録読出し系クロック発生回路（５１）から
水晶に基づく所定のクロックが供給される。このとき、
第１のアドレスカウンタ（４５）の出力は、先の期間（
ＣＡ）とは異なるビットの組み合せによりアドレスが形
成され、スイッチ（４４）、（４１）を介してＲＡ　Ｍ
　（２５Ａ）に対して供給され１期間（ＣＡ）に訂正符
号の付加されたＰＣＭデータが所定の順序で読出される
。

期間（ＣＢ）および（ＲＢ）においても同様に、　（Ｃ
Ｂ）期間にＲＡ　Ｍ　（２５Ａ）内に記憶されている（
Ｄｌ）の残りの右チャンネルの偶数番口のデータと左チ
ャンネルの奇数番目のＰＣＭデータに訂正符号が生成付
加され、期間（ＲＢ）に読出される。

他方、１−述のように、ＲＭＳＬがローレベルの期間で
は、スイッチ（４１）および（４２）が図の状態となる
ので、ＲＭＳＬがハイレベルの期間にＲＡＭ（２５Ｂ）
内に書込まれた（Ｄ２）に対し、同様の処理が施されて
読出しがなされるのである。以上のＲＡｕｌつｒ、Ａ）
　−ｂ　　＋−＋Ｒ／’＋馴１１’ｌ　　、ｙ＋ｉｈ＆
二　　　Ｌ４ｍ　　Ｑ　　ＦＷｌｏ）および（Ｃ）に示
す。

このようにして読出されたＲ　Ａ　Ｍ　（２５Ａ）およ
び（２５Ｂ）からのデータは、データバス（２４）を通
して変調回路（２７）に供給される。この変調回路（２
７）ではテープ上へ記録するのに適当な信号列にするた
め、８ビツト毎に１０ビツトに変換するなどの変調がな
されるとともに、所定のシンボル数のデータをブロック
とし、そのブロックの先頭に同期信号およびブロックア
ドレス信号、さらにブロックアドレスの誤りを検出する
パリティワードを付加してスイッチ（２８）の入力端に
供給する。スイッチ（２８）は、たとえば、ＲＨ３Ｌの
ような信号により切換わり、記録４８号を各ヘッド毎に
設けられている記録アンプ（２９Ａ）および（２９Ｂ）
に振分ける役目をし、それぞれの信号はスイッチ（３０
）および（３１）を通して回転ヘッド（３Ａ）および（
３Ｂ）に供給され、テープ（２）上に斜めの一本づつの
トラックを形成するように記録される。

つぎに、再生系の動作について説明する。このとき、ス
イッチ（３０）　、（３１）、（４８）は第１図とは逆
の状態に切換えられる。

再生時には、ＲＣＭＧがローレベルの期間においてヘッ
ドがテープに対接するように５　また、ＰＨＳ　Ｔ、が
ローレベル期間においてヘッド（３Ａ）が。

さらにハイレベル期間においてヘッド（３Ｂ）がそれぞ
れ対接するように位相同期がかけられるとともに、ヘッ
ドがトラック上を正しく走査するように、トラッキング
サーボがかけられる。

ヘッド（３Ａ）および（３Ｂ）から得られた再生出力は
、スイッチ（３０）および（３１）を介してそれぞれ再
生アンプ（３２Ａ）および（３２Ｂ）にて増幅之し、ス
イッチ（３３）の入力端に供給される。このスイッチ（
３３）は、たとえばＰＨ３Ｌのような信号にて切換えら
れ、交互に各再生アンプの出力が選択されることにより
、第２図（Ｇ）の状態の信号が得られる。

この信号は同期信号検出および復調回路（３４）に与え
られ、１０ビツトから８ビツトデータへの変換が行なわ
れ、元のディジタル信号列が復元されるとともに、ビッ
ト同期、ブロック同期がとられ、各ブロック、各シンボ
ルに対応したクロックが抽出される。そして、復調デー
タはデータバス（２４）に供給され、ＲＡ　Ｍ　（２５
Ａ）　、（２５１３）のいずれかに書込まれる。

ＲＡＭの動作モードは基本的には、記録時と同様であり
、書込みと読出しが逆になり、符号化が訂正（復号化）
となる、また、各ＲＡ　Ｍ　（２５Ａ）　、（２５Ｂ）
にアドレスを与える。スイッチ（４１）、（４２）は、
ＲＭＳ　Ｌの信号によって切換わり、ＲＭＳ　Ｌがロー
レベルの期間では、図とは逆の状態にスイッチ（４１）
、（４２）が設定され、ＲＡ　Ｍ　（２５Ａ）は第１の
アドレスカウンタ（４５）の出力によってアドレスが指
定され、復調データを書込むようになされる。また、Ｒ
ＡＳ　Ｌがハイレベルの期間では、スイッチ（４１）、
（４２）は図の状態となり、ＲＡＭ（２５Ｂ）に対し復
調データが書込まれる。

再生時には、スイッチ（４８）は第１図と逆の状態に設
定され、また、スイッチ（４４）　、　（４Ｂ）　、（
４７）は記録時と同様にしてＰＣＭＧにより切換わるの
で。

ＰＭＳ　Ｌがハイレベル期間を例として考えてみると、
ヘッド（３Ａ）からの再生出力が得られる期間（ＰＡ）
には、同期信号検出および復調回路（３４）にて再生信
号より抽出されたクロックが、スイッチ（４８）および
（４Ｂ）を介して第１のアドレスカウンタ（４５）に供
給される。また、アドレスカウンタ（４５）のロード値
としては、記録時に付加されるブロックアドレス信号を
利用し、たとえば、このブロックアドレス信号に対して
付加されているパリティに誤りが検出されない場合に、
スイッチ（４７）を介してデータバス（２４）よりアド
レスカウンタ（４５）に入力されているブロックアドレ
ス信号をロードする。

このクロックとロード値に基づいて発生した第１のアド
レスカウンタ（４５）の出力は、スイッチ（４４）およ
び（４２）を通じＲＡ　Ｍ　（２５Ｂ）にアドレスとし
て供給され、データバス（２４）から復調されたＰＣＭ
データを書込んでいる。このとき書込まれるデータは、
上述したように記録時にドラム１回転する間に発生した
データの内の左チャンネルの偶数番目のデータと、右チ
ャンネルの奇数番目のデータと、その誤り訂正符号であ
る。

つぎに引き続く、（ＥＡ）期間においては、スイッチ（
４４）　、（４Ｂ）　、　（４７）は、第１図の状態に
切換わり、第１のアドレスカウンタ（４５）に対し、符
号化復号化系クロック発生回路（５０）から所定のクロ
ックが供給され、ロード値としてはローレベルに固定さ
れる。第１のアドレスカウンタ（４５）の出力に関して
は、スイッチ（４４）によって先の期間（ＰＡ）とは異
なるビットの組合せによりアドレスが形成され、スイッ
チ（４２）を通じてＲＡ　Ｍ　（２５Ｂ）に与えられる
。

このとき、ＲＡ　Ｍ　（２５Ｆ？）から所定の順序にて
、先の期間（ＰＡ）に書込まれたデータが読出され、デ
ータバス（２４）を介して符号化復号化回路（２８）に
供給され、誤り検出および誤り訂正処理が施され、誤っ
ているデータに対しては、訂正されたデータがデータバ
ス（２４）を介してＲＡ　Ｍ　（２５Ｂ）に与えられて
書き替えられる。

つぎの期間（ＰＢ）　、（ＥＢ）においても同様に、ま
ず、期間（Ｐａ）にて残りの右チャンネルの偶数番目の
データと、左チャンネルの奇数番目と、その訂正符号が
ＲＡ　Ｍ　（２５Ｂ）内に書込まれ、期間（ＥＢ）にて
誤り検出および訂正処理が施される。

他方、ＲＭＳ　Ｌがローレベルの期間においては、ＲＡ
　Ｍ　（２５Ａ）に対して上述と全く同様の一連の動作
が行なわれる。

このようにして書込み訂正の終了したＰＣＭデータは、
引き続くドラム１回転期間に元の時間軸の長さに伸長さ
れながら読出される。すなわち、上述のようにＦＭＳＬ
がハイレベルの期間に訂正の完了したＰＣＭデータは、
スイッチ（４１）、（４２）が切換わるＦＭＳＬのロー
レベル期間に読出され、データバス（２４）を介して補
正回路（３５）へ供給される。

このときのＰ　Ａ　Ｍ　（２５Ｂ）のアドレス設定は、
水晶のクロックに基づき所定のクロックを発生するＡＤ
／ＤＡ系クロッフクロツク発生回路の出力クロックによ
って動作する第２のアドレスカウンタ（４３）にて行な
われる０以上のＲＡ　Ｍ　（２５Ａ）および（２５Ｂ）
の動作モードを第２図（Ｊ）および（Ｋ）に示す。

補正回路（３５）においては、符号化復号化回路（２６
）にて訂正されなかったが、誤りが検出され、エラーフ
ラグの立っているデータに対して前値保持や平均値補間
を行ない、耳障りな音とならないようにしている。そし
て、この補正回路（３５）の出力は、Ｄ／Ａ変換器（３
８）に供給されて元のアナログ信号に戻され、サンプリ
ング周波数と同一の周波数４８．ＯＫ）＋２にて切換え
られるスイッチ（３７）によって、交互に左チャンネル
と右チャンネルの信号に分離され、それぞれ出力端子（
３８Ａ）および（３８Ｂ）よりオーディオ信号として出
力される。

なお、上記実施例では、第３図に示すような回転ヘッド
装置を用いる場合について述べたが、それに限らず、た
とえば、第４図で示すような回転ヘッド装置を用いた場
合にも適用できる。この装置では、ドラム（１００）と
しては、ドラム（１）の径の　１／２　　の　１５＋ｓ
ｍのものとし、２個のヘッド（３Ａ）、　（３Ｂ）はき
わめて近接して取り付ける。また、ドラム（１００）の
回転数は、ドラム（１）の倍の２，０００〜４，００Ｏ
ｒｐ層とすることにより、第３図に示した装置とほぼ同
じタイミングにて記録再生が行なえる。

また、上記実施例では、ＰＣＭ化したオーディオ信号の
取扱いについてのみ言及したが、たとえばＲ−ＤＡＴで
は、トラック内に領域分割して付加情報信号が記録され
る。これらの処理についても、時分割にて行なえる範囲
においては、アドレスカウンタを共用化して実現できる
。

［発明の効果］ 以上のように、この発明によれば、符号化復号化のため
のアドレスカウンタと、記録時にはテープに記録するた
めにＲＡＭからデータを読出し、再生時にはテープから
再生したデータをＲＡＭに書込むためのアドレスカウン
タとを共用化するようにしたので、アドレスを指定する
ためのアドレス設定回路の構成が簡単になり、回路規模
を削減できる。したがって、ＬＳＩ化などに際して、小
規模化とともに、コスト的にも非常に有利な装置を得る
ことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるディジタル信号記録
再生装置の構成を示すブロック図、第２図は実施例装置
の動作を示すタイミング図、第３図はこの発明の装置に
用いる回転ヘッド装置の一実施例を示す概略図、第４図
は回転ヘッド装設の他の実施例を示す概略図である。 （２５Ａ）　、　（２５Ｂ）・・・ＲＡＭ、（３４）・
・・同期検出および復調回路、（４４）　、　（４Ｂ）
　、　（４７）　、　（４Ｂ）・・・スイッチ、（４３
）・・・第２のアドレスカウンタ、（４５）・・・第１
のアドレスカウンタ、（４９）　、（５０）、（５１）
・・・クロック発生回路。 なお、図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）情報信号をディジタル化した信号またはデジタル
   信号として与えられる情報信号を符号化して記録媒体に
   記録し、かつ、復号化してディジタル信号またはアナロ
   グ信号として再生出力するようにしたディジタル信号記
   録再生装置において、上記ディジタル信号を一時記憶す
   るためのメモリ手段と、そのメモリ手段に対してメモリ
   アドレスを設定するためのアドレスカウンタと、このア
   ドレスカウンタを動作させる複数系統のクロック信号を
   切換える第１の切換え手段と、上記第１の切換え手段の
   切換え信号に対応して上記アドレスカウンタの出力の各
   ビットの異なる組合せをアドレスとして上記メモリ手段
   に供給するための第２の切換え手段とを備えたことを特
   徴とするディジタル信号記録再生装置。