JP2702674B2 - データ記録方法 - Google Patents

データ記録方法

Info

Publication number
JP2702674B2
JP2702674B2 JP6195183A JP19518394A JP2702674B2 JP 2702674 B2 JP2702674 B2 JP 2702674B2 JP 6195183 A JP6195183 A JP 6195183A JP 19518394 A JP19518394 A JP 19518394A JP 2702674 B2 JP2702674 B2 JP 2702674B2
Authority
JP
Japan
Prior art keywords
signal
block
information
blocks
pcm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6195183A
Other languages
English (en)
Other versions
JPH0773596A (ja
Inventor
宏夫 岡本
正治 小林
敬治 野口
孝雄 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6195183A priority Critical patent/JP2702674B2/ja
Publication of JPH0773596A publication Critical patent/JPH0773596A/ja
Application granted granted Critical
Publication of JP2702674B2 publication Critical patent/JP2702674B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、PCM信号などのデー
タを記録する回転ヘッドレコーダの各ブロックに対応す
るブロックアドレス及び付加情報信号に係り、特に、ブ
ロック毎の冗長度を低減し、付加情報信号をブロック内
に配置するのに好適なデータ記録方法に関する。 【0002】 【従来の技術】アナログ信号をディジタル信号に変換
し、このディジタル信号を記録媒体に記録,再生を行な
うPCMレコーダは、従来のアナログ式のオーディオレ
コーダと比較して、飛躍的な音質向上が実現できる。し
かし、反面その伝送情報量はアナログ式に比べて約50
倍となり、記録媒体として磁気テープを用いた場合に
は、トラック数を増やすか、回転ヘッド方式のようにテ
ープとヘッドの相対速度を上げることによって単位時間
当りの伝送情報量を増加させる必要がある。 【0003】現在のところ、PCMレコーダの方式とし
ては、マルチトラックを有する固定ヘッド型や回転ヘッ
ド型があるが、PCMレコーダの一般ユーザへの普及の
ためには、低価格化は勿論のこと、ランニングコストや
多機能化などを考慮すると、回転ヘッド型には多くの可
能性が秘められている。回転ヘッド型では実現できる
が、固定ヘッド型では実現困難な機能の1つに倍速モー
ドのアドレスサーチ機能がある。この機能は、PCMデ
ータの各ブロック毎に特定のアドレス番号を付加し、通
常の再生時では、ブロック単位で曲の位置を表示するの
と同時に、倍速モードにおいて特定のアドレスを見い出
す機能である。 【0004】回転ヘッド型のPCMレコーダでは、数シ
ンボル(1シンボル=8ビット)、例えば12シンボル
単位にPCM信号を分割し、この数シンボルを1ブロッ
クとする。そして、数ブロック、例えば128ブロック
を1トラックに記録する。 【0005】図2は回転ヘッドPCMレコーダのデータ
ブロック構成を示すものである。 【0006】同図において、1は同期信号であり、デー
タ再生時の基準となる。2は制御信号であり、PCM信
号に関係する情報などを記録する。3はPCM信号であ
り、4は誤り検出訂正を行なうためのパリティである。
制御信号には、PCM信号を正しく再生するために必要
な情報を記録しておかなければならない。 【0007】図3は図2での従来の制御信号2の構成例
を示すものである。 【0008】同図において、5は曲間信号であり、例え
ば曲中は“0”、曲間は“1”とする。この信号は曲の
頭出しやランダム選曲に使用する。6はPCM信号に関
係する情報(PCM信号情報)であり、サンプリング周
波数や量子化ビット数,量子化方法(直線量子化,折線
圧縮など),アナログ特性(エンファシス,ノイズダク
ションなど),ダビング禁止コード,ミュート信号,信
号の種類などの情報である。これらの情報をBCDコー
ドで記録しようとすると、24ビット程度必要となる。
7はトラック識別信号であり、再生中にトラックジャン
プが生じた場合の検出に使用する。この信号は4ビット
程度必要である。8はブロックアドレスであり、再生時
のインターリーブずれを防止するための信号である。1
トラックに128ブロック記録する場合には、7ビット
必要である。 【0009】 【発明が解決しようとする課題】このように、制御信号
は36ビット程度必要であるが、これはPCM信号(1
2シンボル=96ビット)の4割にもなり、冗長度が悪
化してしまう。 【0010】本発明の目的は、冗長度が少なく、かつ確
実に検出できる制御情報のデータ記録方法を提供するこ
とにある。 【0011】 【課題を解決するための手段】上記目的を達成するため
に、本発明は、m個のデータに同期信号,制御信号及び
誤り検出訂正のためのパリティ信号を付加して1ブロッ
クとし、nブロックの信号を磁気テープ上の1トラック
に記録する回転ヘッドレコーダにおいて、制御信号は、
1ビットまたはkビットのデータに関連した付加情報信
号とブロックに対応したブロックアドレスとを有し、付
加情報信号は、1ビットまたはkビットをn1ブロック
についてまとめたn1ビットまたはn1×kビットで構
成され、n1ビットまたはn1×kビットの付加情報信
号を1トラック上のブロックアドレスの異なるブロック
に複数回多重記録する。 【0012】 【作用】付加情報信号は、n1ブロックで情報を構成す
るため、冗長度を低減でき、かつ、その情報をブロック
アドレスの異なるブロックに複数回多重記録するため、
再生時に確実に検出することができる。 【0013】 【実施例】以下、本発明の実施例を図面により説明す
る。 【0014】図4は本発明によるデータ記録方法の一実
施例での制御信号2の構成を示す図である。 【0015】同図において、制御信号2は16ビットで
構成されている。曲間信号5,トラック識別信号7及び
ブロックアドレス8は図3と同様である。この制御信号
2の第1ビットの曲間信号5は、ランダムアクセス時の
検出を容易にするために、各ブロックに付加しておく方
がよい。また、トラック識別信号7とブロックアドレス
8は各ブロックに付加する。これに対して、PCM信号
情報6はトラック単位で付加すれば充分である。 【0016】図1は本発明によるデータ記録方法の一実
施例を示す図であって、1トラック分のブロックを縦方
向に配列して示している。各ブロックは図2と同様の構
成をなしており、各ブロックでの制御信号2は図4に示
す構成をなしている。ここでは、1トラックに128ブ
ロックが記録されるものとし、各ブロックの番号を上か
ら順に0,1,2,……,127としている。 【0017】図1において、制御信号2の第2ビットの
32ブロック分、即ち、32ビットでPCM信号情報6
の全体を表わす。そして、同じPCM信号情報6が0〜
31ブロックと32〜63ブロックと64〜95ブロッ
クと96〜127ブロックとに記録され、従って、4箇
所に同じPCM信号情報6を多重書きしている。 【0018】図5は32ビットのPCM信号情報の構成
である。6−1はサンプリング周波数、6−2は量子化
ビット数、6−3は量子化方法の直線/非直線の表示、
6−4はエンファシスの有無、6−5はダビング禁止コ
ード、6−6はミュート信号、6−7は信号の種類、6
−8は誤り検出用パリティである。6−1〜6−7の情
報は勿論他の構成でもよい。また、誤り検出用パリティ
6−8を8ビットとし、24ビットの情報を入れること
もできる。 【0019】このように、複数のブロックの信号をまと
めて情報を表わすことにより、1ブロック当りのPCM
信号情報6のビット数を少なくすることができる。ま
た、これに誤り検出用パリティを付加することにより、
データ誤りによる誤動作を防止することができる。 【0020】前述したように、PCM信号情報6は、1
トラックに4回に多重書きされている。これにより、テ
ープ上の傷などにより再生信号の1部が欠落したような
場合でも、情報を正しく再生することができる。 【0021】制御信号2の第3,第4ビットにはその他
の情報9,10を記録する。この部分も、数ブロックで
情報を表わすようにすることにより、多くの情報を記録
することができる。 【0022】図6は図4に示した構成のデータの記録を
行なう回転ヘッドPCMレコーダを示すブロック図であ
って、13は同期信号生成回路、14は制御信号生成回
路、15はタイミング生成回路、16はA/D変換回
路、17は信号処理回路、18は信号切換回路、19は
記録回路である。 【0023】同図において、入力端子11,12より入
力された2チャンネルのオーディオ信号は、A/D変換
回路16によってPCMディジタル信号に変換される。
そして、信号処理回路17によりインターリーブ処理さ
れ、パリティ信号が付加される。 【0024】制御信号は制御信号生成回路14により生
成される。21は曲間信号発生回路であり、曲間信号5
を発生する。22はPCM信号情報発生回路であり、3
2ビットのシフトレジスタにより構成されている。この
シフトレジスタには、図5に示した32ビットのデータ
をロードしておく。シフトレジスタは入力と出力が接続
されており、シフトによりデータが巡回するようになっ
ている。制御信号の記録時に、このシフトレジスタをブ
ロック周期でシフトすることにより、各ブロックに記録
するPCM信号情報6を発生することができる。23及
び24は図4情報9,10を発生する回路であり、PC
M信号情報発生回路22と同様の動作を行なう。 【0025】記録時には、同期信号生成回路13により
生成された同期信号1、制御信号生成回路14により生
成された信号、タイミング生成回路15により生成され
たトラック識別信号及びブロックアドレス、信号処理回
路17により生成されたPCM信号及びパリティを信号
切換回路18により順次切り換え、図2及び図4に示し
た1ブロックのデータを生成する。そして、記録回路1
9により所定の信号に変換され、シリンダ上のヘッド2
5によりテープ26に記録される。 【0026】図7は本発明によるデータ記録方法の他の
実施例での制御信号の構成を示す図である。 【0027】この実施例では、制御信号を8ビットで構
成しており、図7Aは偶数ブロックの制御信号を、図7
Bは奇数ブロックの制御信号を夫々示している。かかる
制御信号の第1ビットは偶数ブロックであるか奇数ブロ
ックであるかを示すものであり、“0”の場合は偶数ブ
ロック、“1”の場合は奇数ブロックとしている。図7
Aに示す偶数ブロックでは、残りの7ビットにブロック
アドレスを記録する。当然、ブロックアドレスの最下位
ビットは記録しなくてよい。図7Bに示す奇数ブロック
では、第2ビットが曲間信号5、第3ビットがPCM信
号情報6、第4ビットがその他の情報9、第5〜8ビッ
トがトラック識別信号7である。PCM信号情報6及び
その他の情報9は、図1と同様に、32ブロックで1つ
の情報を表わす。この場合、奇数ブロックは64個ある
ため、2重書きとなる。 【0028】なお、多重書き回数は、ブロック数及び情
報量に応じて任意に決めることができる。例えば、1ト
ラックが240ブロックで構成される場合には、PCM
信号情報6を40ビットで表わし、3重書きにすること
ができる。 【0029】図8は図7に示した制御信号2をもつデー
タを記録する回転ヘッドPCMレコーダを示すブロック
図であって、27は信号切換回路であり、図6に対応す
る部分には同一符号をつけている。 【0030】図8において、信号切換回路18に入力さ
れる制御信号は、タイミング生成回路15で生成された
ブロックアドレスの最下位ビットによって切り換えられ
る。即ち、信号切換回路27では、ブロックアドレスの
最下位ビットが“0”の場合にはブロックアドレスの最
下位ビットを除いたものを選択し、“1”の場合には制
御信号生成回路14の出力及びタイミング生成回路15
で生成されたトラック識別信号を選択する。そして、信
号切換回路27の出力及びブロックアドレスの最下位ビ
ットにより制御信号を構成する。 【0031】以上述べたように、トラック単位で記録す
ればよいような情報については、数ブロックの制御信号
で表わすことにより、制御信号のビット数を少なくする
ことができる。また、数ブロックで表わした情報につい
ても、1トラック中に複数回多重書きすることにより、
テープ上の傷などによる再生データの欠落にも対処でき
る。 【0032】 【発明の効果】以上説明したように、本発明によれば、
付加情報信号を所定数のブロックで構成し、かつ、それ
をブロックアドレスの異なるブロックに複数回多重記録
することにより、冗長度を低減することができ、さら
に、再生信号の欠落が生じても、情報を確実に再生する
ことができる。
【図面の簡単な説明】 【図1】本発明によるデータ記録方法の一実施例での1
トラックのデータの構成を示す図である。 【図2】回転ヘッドPCMレコーダのブロック構成を示
す図である。 【図3】図2における制御信号の構成の従来例を示す図
である。 【図4】本発明によるデータ記録方法の一実施例での制
御信号の構成を示す図である。 【図5】図1に示したデータ構成でのPCM信号情報の
構成を示す図である。 【図6】図1に示した構成のデータを記録する回転ヘッ
ドPCMレコーダの一具体例を示すブロック図である。 【図7】本発明によるデータ記録方法の他の実施例の制
御信号の構成を示す図である。 【図8】図7に示した構成の制御信号を含むデータを記
録する回転ヘッドPCMレコーダの一具体例を示すブロ
ック図である。 【符号の説明】 1 同期信号 2 制御信号 3 PCM信号 4 パリティ 5 曲間信号 6 PCM信号情報 7 トラック識別信号 8 ブロックアドレス 13 同期信号生成回路 14 制御信号生成回路 15 タイミング生成回路 17 信号処理回路 18 信号切換回路 21 曲間信号発生回路 22 PCM信号情報発生回路 27 信号切換
フロントページの続き (72)発明者 荒井 孝雄 神奈川県横浜市戸塚区吉田町292番地 株式会社 日立製作所 家電研究所内 (56)参考文献 特開 昭56−144682(JP,A) 特開 昭58−133689(JP,A)

Claims (1)

  1. (57)【特許請求の範囲】 1.m個のデータに同期信号,制御信号及び誤り検出訂
    正のためのパリティ信号を付加して1つのブロックと
    し、n個のブロックの信号を磁気テープ上の1トラック
    に記録する回転ヘッドレコーダにおいて、 前記制御信号は、前記データの性質などを示す付加情報
    信号と前記ブロックに対応したブロックアドレスとを有
    し、前記トラック上のn1個(但し、n1は複数であって、
    n1<n/2)ずつの前記ブロックを夫々ブロック群と
    し、 前記付加情報信号を、前記ブロック群をなすn1個のブ
    ロック夫々に1またはkビットずつ分配するようにし
    て、同一トラック上の複数の前記ブロック群夫々に付加
    し、 同一トラック上に前記付加情報信号を 複数回多重記録す
    ることを特徴とするデータ記録方法。
JP6195183A 1994-08-19 1994-08-19 データ記録方法 Expired - Lifetime JP2702674B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6195183A JP2702674B2 (ja) 1994-08-19 1994-08-19 データ記録方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6195183A JP2702674B2 (ja) 1994-08-19 1994-08-19 データ記録方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP24385983A Division JPS60136958A (ja) 1983-12-26 1983-12-26 デ−タ記録方法

Publications (2)

Publication Number Publication Date
JPH0773596A JPH0773596A (ja) 1995-03-17
JP2702674B2 true JP2702674B2 (ja) 1998-01-21

Family

ID=16336838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6195183A Expired - Lifetime JP2702674B2 (ja) 1994-08-19 1994-08-19 データ記録方法

Country Status (1)

Country Link
JP (1) JP2702674B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56144682A (en) * 1980-04-11 1981-11-11 Sony Corp Recording and reproducing device for digital video signal and audio signal
JPS58133689A (ja) * 1982-02-02 1983-08-09 Sony Corp デイジタルオ−デイオデイスク装置

Also Published As

Publication number Publication date
JPH0773596A (ja) 1995-03-17

Similar Documents

Publication Publication Date Title
US4622600A (en) Rotary-head type PCM data recording/reproducing method and apparatus with a redundancy-reduced control data format
JPS6240780B2 (ja)
KR850006958A (ko) 로터리 헤드 방식의 pcm 기록 및 재생 방법과 그 시스템
JPS607651A (ja) デイジタル情報信号の記録装置
JP2702674B2 (ja) データ記録方法
JPH03119573A (ja) 磁気記録再生装置
JPH0563860B2 (ja)
JPH087945B2 (ja) デ−タ記録方法
US5361178A (en) Digital data recording apparatus
JP3381628B2 (ja) 情報の記録方法及び再生方法
KR100207616B1 (ko) 에러플래그 처리방법 및 회로
JPS60136954A (ja) デイジタル信号記録方法
JP3823443B2 (ja) メモリ管理方式
KR100265446B1 (ko) 복수 채널 데이타 레코더
JP2584822B2 (ja) データ記録装置
JPS59110012A (ja) Pcm信号記録方式
JPS6151348B2 (ja)
JPS61229275A (ja) ディジタル信号処理装置
JPH04330669A (ja) ディジタル磁気記録再生装置
JPH0550067B2 (ja)
JPH0817470B2 (ja) 記録再生装置
JPH0377590B2 (ja)
JPH08287619A (ja) デジタル信号記録及び再生装置
JPH0690858B2 (ja) 情報記録再生装置
KR970071692A (ko) 디지털신호의 기록장치와 기록/재생장치 및 기록방법

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term