JPH0773596A - データ記録方法 - Google Patents
データ記録方法Info
- Publication number
- JPH0773596A JPH0773596A JP19518394A JP19518394A JPH0773596A JP H0773596 A JPH0773596 A JP H0773596A JP 19518394 A JP19518394 A JP 19518394A JP 19518394 A JP19518394 A JP 19518394A JP H0773596 A JPH0773596 A JP H0773596A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- block
- blocks
- information
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【目的】 付加情報を含む制御信号を有するブロック
を、１トラック当り、複数記録するに際し、冗長度を少
なくして確実に付加情報を検出できるようにする。 【構成】 １ブロックが同期信号１と制御信号２とＰＣ
Ｍ信号３とパリティ４とからなっており、１トラック毎
にかかるブロックが例えば１２８個ずつ記録される。各
ブロックの制御信号２での第２ビットはＰＣＭ信号３に
関係したＰＣＭ信号情報６であり、各ブロック１ビット
ずつ付加されていて、例えば３２ブロックのＰＣＭ信号
情報６で１つの全体をなしている。かかるＰＣＭ信号情
報６は、１トラック中、０〜３１ブロック，３２〜６３
ブロック，６４〜９５ブロック，９６〜１２７ブロック
に同じものが記録され、これにより、同じ内容のＰＣＭ
信号情報６が同じトラックに４回多重記録される。
を、１トラック当り、複数記録するに際し、冗長度を少
なくして確実に付加情報を検出できるようにする。 【構成】 １ブロックが同期信号１と制御信号２とＰＣ
Ｍ信号３とパリティ４とからなっており、１トラック毎
にかかるブロックが例えば１２８個ずつ記録される。各
ブロックの制御信号２での第２ビットはＰＣＭ信号３に
関係したＰＣＭ信号情報６であり、各ブロック１ビット
ずつ付加されていて、例えば３２ブロックのＰＣＭ信号
情報６で１つの全体をなしている。かかるＰＣＭ信号情
報６は、１トラック中、０〜３１ブロック，３２〜６３
ブロック，６４〜９５ブロック，９６〜１２７ブロック
に同じものが記録され、これにより、同じ内容のＰＣＭ
信号情報６が同じトラックに４回多重記録される。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＰＣＭ信号などのデー
タを記録する回転ヘッドレコーダの各ブロックに対応す
るブロックアドレス及び付加情報信号に係り、特に、ブ
ロック毎の冗長度を低減し、付加情報信号をブロック内
に配置するのに好適なデータ記録方法に関する。 【０００２】 【従来の技術】アナログ信号をディジタル信号に変換
し、このディジタル信号を記録媒体に記録，再生を行な
うＰＣＭレコーダは、従来のアナログ式のオーディオレ
コーダと比較して、飛躍的な音質向上が実現できる。し
かし、反面その伝送情報量はアナログ式に比べて約５０
倍となり、記録媒体として磁気テープを用いた場合に
は、トラック数を増やすか、回転ヘッド方式のようにテ
ープとヘッドの相対速度を上げることによって単位時間
当りの伝送情報量を増加させる必要がある。 【０００３】現在のところ、ＰＣＭレコーダの方式とし
ては、マルチトラックを有する固定ヘッド型や回転ヘッ
ド型があるが、ＰＣＭレコーダの一般ユーザへの普及の
ためには、低価格化は勿論のこと、ランニングコストや
多機能化などを考慮すると、回転ヘッド型には多くの可
能性が秘められている。回転ヘッド型では実現できる
が、固定ヘッド型では実現困難な機能の１つに倍速モー
ドのアドレスサーチ機能がある。この機能は、ＰＣＭデ
ータの各ブロック毎に特定のアドレス番号を付加し、通
常の再生時では、ブロック単位で曲の位置を表示するの
と同時に、倍速モードにおいて特定のアドレスを見い出
す機能である。 【０００４】回転ヘッド型のＰＣＭレコーダでは、数シ
ンボル（１シンボル＝８ビット）、例えば１２シンボル
単位にＰＣＭ信号を分割し、この数シンボルを１ブロッ
クとする。そして、数ブロック、例えば１２８ブロック
を１トラックに記録する。 【０００５】図２は回転ヘッドＰＣＭレコーダのデータ
ブロック構成を示すものである。 【０００６】同図において、１は同期信号であり、デー
タ再生時の基準となる。２は制御信号であり、ＰＣＭ信
号に関係する情報などを記録する。３はＰＣＭ信号であ
り、４は誤り検出訂正を行なうためのパリティである。
制御信号には、ＰＣＭ信号を正しく再生するために必要
な情報を記録しておかなければならない。 【０００７】図３は図２での従来の制御信号２の構成例
を示すものである。 【０００８】同図において、５は曲間信号であり、例え
ば曲中は“０”、曲間は“１”とする。この信号は曲の
頭出しやランダム選曲に使用する。６はＰＣＭ信号に関
係する情報（ＰＣＭ信号情報）であり、サンプリング周
波数や量子化ビット数，量子化方法（直線量子化，折線
圧縮など），アナログ特性（エンファシス，ノイズダク
ションなど），ダビング禁止コード，ミュート信号，信
号の種類などの情報である。これらの情報をＢＣＤコー
ドで記録しようとすると、２４ビット程度必要となる。
７はトラック識別信号であり、再生中にトラックジャン
プが生じた場合の検出に使用する。この信号は４ビット
程度必要である。８はブロックアドレスであり、再生時
のインターリーブずれを防止するための信号である。１
トラックに１２８ブロック記録する場合には、７ビット
必要である。 【０００９】 【発明が解決しようとする課題】このように、制御信号
は３６ビット程度必要であるが、これはＰＣＭ信号（１
２シンボル＝９６ビット）の４割にもなり、冗長度が悪
化してしまう。 【００１０】本発明の目的は、冗長度が少なく、かつ確
実に検出できる制御情報のデータ記録方法を提供するこ
とにある。 【００１１】 【課題を解決するための手段】上記目的を達成するため
に、本発明は、ｍ個のデータに同期信号，制御信号及び
誤り検出訂正のためのパリティ信号を付加して１ブロッ
クとし、ｎブロックの信号を磁気テープ上の１トラック
に記録する回転ヘッドレコーダにおいて、制御信号は、
１ビットまたはｋビットのデータに関連した付加情報信
号とブロックに対応したブロックアドレスとを有し、付
加情報信号は、１ビットまたはｋビットをｎ１ブロック
についてまとめたｎ１ビットまたはｎ１×ｋビットで構
成され、ｎ１ビットまたはｎ１×ｋビットの付加情報信
号を１トラック上のブロックアドレスの異なるブロック
に複数回多重記録する。 【００１２】 【作用】付加情報信号は、ｎ１ブロックで情報を構成す
るため、冗長度を低減でき、かつ、その情報をブロック
アドレスの異なるブロックに複数回多重記録するため、
再生時に確実に検出することができる。 【００１３】 【実施例】以下、本発明の実施例を図面により説明す
る。 【００１４】図４は本発明によるデータ記録方法の一実
施例での制御信号２の構成を示す図である。 【００１５】同図において、制御信号２は１６ビットで
構成されている。曲間信号５，トラック識別信号７及び
ブロックアドレス８は図３と同様である。この制御信号
２の第１ビットの曲間信号５は、ランダムアクセス時の
検出を容易にするために、各ブロックに付加しておく方
がよい。また、トラック識別信号７とブロックアドレス
８は各ブロックに付加する。これに対して、ＰＣＭ信号
情報６はトラック単位で付加すれば充分である。 【００１６】図１は本発明によるデータ記録方法の一実
施例を示す図であって、１トラック分のブロックを縦方
向に配列して示している。各ブロックは図２と同様の構
成をなしており、各ブロックでの制御信号２は図４に示
す構成をなしている。ここでは、１トラックに１２８ブ
ロックが記録されるものとし、各ブロックの番号を上か
ら順に０，１，２，……，１２７としている。 【００１７】図１において、制御信号２の第２ビットの
３２ブロック分、即ち、３２ビットでＰＣＭ信号情報６
の全体を表わす。そして、同じＰＣＭ信号情報６が０〜
３１ブロックと３２〜６３ブロックと６４〜９５ブロッ
クと９６〜１２７ブロックとに記録され、従って、４箇
所に同じＰＣＭ信号情報６を多重書きしている。 【００１８】図５は３２ビットのＰＣＭ信号情報の構成
である。６−１はサンプリング周波数、６−２は量子化
ビット数、６−３は量子化方法の直線／非直線の表示、
６−４はエンファシスの有無、６−５はダビング禁止コ
ード、６−６はミュート信号、６−７は信号の種類、６
−８は誤り検出用パリティである。６−１〜６−７の情
報は勿論他の構成でもよい。また、誤り検出用パリティ
６−８を８ビットとし、２４ビットの情報を入れること
もできる。 【００１９】このように、複数のブロックの信号をまと
めて情報を表わすことにより、１ブロック当りのＰＣＭ
信号情報６のビット数を少なくすることができる。ま
た、これに誤り検出用パリティを付加することにより、
データ誤りによる誤動作を防止することができる。 【００２０】前述したように、ＰＣＭ信号情報６は、１
トラックに４回に多重書きされている。これにより、テ
ープ上の傷などにより再生信号の１部が欠落したような
場合でも、情報を正しく再生することができる。 【００２１】制御信号２の第３，第４ビットにはその他
の情報９，１０を記録する。この部分も、数ブロックで
情報を表わすようにすることにより、多くの情報を記録
することができる。 【００２２】図６は図４に示した構成のデータの記録を
行なう回転ヘッドＰＣＭレコーダを示すブロック図であ
って、１３は同期信号生成回路、１４は制御信号生成回
路、１５はタイミング生成回路、１６はＡ／Ｄ変換回
路、１７は信号処理回路、１８は信号切換回路、１９は
記録回路である。 【００２３】同図において、入力端子１１，１２より入
力された２チャンネルのオーディオ信号は、Ａ／Ｄ変換
回路１６によってＰＣＭディジタル信号に変換される。
そして、信号処理回路１７によりインターリーブ処理さ
れ、パリティ信号が付加される。 【００２４】制御信号は制御信号生成回路１４により生
成される。２１は曲間信号発生回路であり、曲間信号５
を発生する。２２はＰＣＭ信号情報発生回路であり、３
２ビットのシフトレジスタにより構成されている。この
シフトレジスタには、図５に示した３２ビットのデータ
をロードしておく。シフトレジスタは入力と出力が接続
されており、シフトによりデータが巡回するようになっ
ている。制御信号の記録時に、このシフトレジスタをブ
ロック周期でシフトすることにより、各ブロックに記録
するＰＣＭ信号情報６を発生することができる。２３及
び２４は図４情報９，１０を発生する回路であり、ＰＣ
Ｍ信号情報発生回路２２と同様の動作を行なう。 【００２５】記録時には、同期信号生成回路１３により
生成された同期信号１、制御信号生成回路１４により生
成された信号、タイミング生成回路１５により生成され
たトラック識別信号及びブロックアドレス、信号処理回
路１７により生成されたＰＣＭ信号及びパリティを信号
切換回路１８により順次切り換え、図２及び図４に示し
た１ブロックのデータを生成する。そして、記録回路１
９により所定の信号に変換され、シリンダ上のヘッド２
５によりテープ２６に記録される。 【００２６】図７は本発明によるデータ記録方法の他の
実施例での制御信号の構成を示す図である。 【００２７】この実施例では、制御信号を８ビットで構
成しており、図７Ａは偶数ブロックの制御信号を、図７
Ｂは奇数ブロックの制御信号を夫々示している。かかる
制御信号の第１ビットは偶数ブロックであるか奇数ブロ
ックであるかを示すものであり、“０”の場合は偶数ブ
ロック、“１”の場合は奇数ブロックとしている。図７
Ａに示す偶数ブロックでは、残りの７ビットにブロック
アドレスを記録する。当然、ブロックアドレスの最下位
ビットは記録しなくてよい。図７Ｂに示す奇数ブロック
では、第２ビットが曲間信号５、第３ビットがＰＣＭ信
号情報６、第４ビットがその他の情報９、第５〜８ビッ
トがトラック識別信号７である。ＰＣＭ信号情報６及び
その他の情報９は、図１と同様に、３２ブロックで１つ
の情報を表わす。この場合、奇数ブロックは６４個ある
ため、２重書きとなる。 【００２８】なお、多重書き回数は、ブロック数及び情
報量に応じて任意に決めることができる。例えば、１ト
ラックが２４０ブロックで構成される場合には、ＰＣＭ
信号情報６を４０ビットで表わし、３重書きにすること
ができる。 【００２９】図８は図７に示した制御信号２をもつデー
タを記録する回転ヘッドＰＣＭレコーダを示すブロック
図であって、２７は信号切換回路であり、図６に対応す
る部分には同一符号をつけている。 【００３０】図８において、信号切換回路１８に入力さ
れる制御信号は、タイミング生成回路１５で生成された
ブロックアドレスの最下位ビットによって切り換えられ
る。即ち、信号切換回路２７では、ブロックアドレスの
最下位ビットが“０”の場合にはブロックアドレスの最
下位ビットを除いたものを選択し、“１”の場合には制
御信号生成回路１４の出力及びタイミング生成回路１５
で生成されたトラック識別信号を選択する。そして、信
号切換回路２７の出力及びブロックアドレスの最下位ビ
ットにより制御信号を構成する。 【００３１】以上述べたように、トラック単位で記録す
ればよいような情報については、数ブロックの制御信号
で表わすことにより、制御信号のビット数を少なくする
ことができる。また、数ブロックで表わした情報につい
ても、１トラック中に複数回多重書きすることにより、
テープ上の傷などによる再生データの欠落にも対処でき
る。 【００３２】 【発明の効果】以上説明したように、本発明によれば、
付加情報信号を所定数のブロックで構成し、かつ、それ
をブロックアドレスの異なるブロックに複数回多重記録
することにより、冗長度を低減することができ、さら
に、再生信号の欠落が生じても、情報を確実に再生する
ことができる。
タを記録する回転ヘッドレコーダの各ブロックに対応す
るブロックアドレス及び付加情報信号に係り、特に、ブ
ロック毎の冗長度を低減し、付加情報信号をブロック内
に配置するのに好適なデータ記録方法に関する。 【０００２】 【従来の技術】アナログ信号をディジタル信号に変換
し、このディジタル信号を記録媒体に記録，再生を行な
うＰＣＭレコーダは、従来のアナログ式のオーディオレ
コーダと比較して、飛躍的な音質向上が実現できる。し
かし、反面その伝送情報量はアナログ式に比べて約５０
倍となり、記録媒体として磁気テープを用いた場合に
は、トラック数を増やすか、回転ヘッド方式のようにテ
ープとヘッドの相対速度を上げることによって単位時間
当りの伝送情報量を増加させる必要がある。 【０００３】現在のところ、ＰＣＭレコーダの方式とし
ては、マルチトラックを有する固定ヘッド型や回転ヘッ
ド型があるが、ＰＣＭレコーダの一般ユーザへの普及の
ためには、低価格化は勿論のこと、ランニングコストや
多機能化などを考慮すると、回転ヘッド型には多くの可
能性が秘められている。回転ヘッド型では実現できる
が、固定ヘッド型では実現困難な機能の１つに倍速モー
ドのアドレスサーチ機能がある。この機能は、ＰＣＭデ
ータの各ブロック毎に特定のアドレス番号を付加し、通
常の再生時では、ブロック単位で曲の位置を表示するの
と同時に、倍速モードにおいて特定のアドレスを見い出
す機能である。 【０００４】回転ヘッド型のＰＣＭレコーダでは、数シ
ンボル（１シンボル＝８ビット）、例えば１２シンボル
単位にＰＣＭ信号を分割し、この数シンボルを１ブロッ
クとする。そして、数ブロック、例えば１２８ブロック
を１トラックに記録する。 【０００５】図２は回転ヘッドＰＣＭレコーダのデータ
ブロック構成を示すものである。 【０００６】同図において、１は同期信号であり、デー
タ再生時の基準となる。２は制御信号であり、ＰＣＭ信
号に関係する情報などを記録する。３はＰＣＭ信号であ
り、４は誤り検出訂正を行なうためのパリティである。
制御信号には、ＰＣＭ信号を正しく再生するために必要
な情報を記録しておかなければならない。 【０００７】図３は図２での従来の制御信号２の構成例
を示すものである。 【０００８】同図において、５は曲間信号であり、例え
ば曲中は“０”、曲間は“１”とする。この信号は曲の
頭出しやランダム選曲に使用する。６はＰＣＭ信号に関
係する情報（ＰＣＭ信号情報）であり、サンプリング周
波数や量子化ビット数，量子化方法（直線量子化，折線
圧縮など），アナログ特性（エンファシス，ノイズダク
ションなど），ダビング禁止コード，ミュート信号，信
号の種類などの情報である。これらの情報をＢＣＤコー
ドで記録しようとすると、２４ビット程度必要となる。
７はトラック識別信号であり、再生中にトラックジャン
プが生じた場合の検出に使用する。この信号は４ビット
程度必要である。８はブロックアドレスであり、再生時
のインターリーブずれを防止するための信号である。１
トラックに１２８ブロック記録する場合には、７ビット
必要である。 【０００９】 【発明が解決しようとする課題】このように、制御信号
は３６ビット程度必要であるが、これはＰＣＭ信号（１
２シンボル＝９６ビット）の４割にもなり、冗長度が悪
化してしまう。 【００１０】本発明の目的は、冗長度が少なく、かつ確
実に検出できる制御情報のデータ記録方法を提供するこ
とにある。 【００１１】 【課題を解決するための手段】上記目的を達成するため
に、本発明は、ｍ個のデータに同期信号，制御信号及び
誤り検出訂正のためのパリティ信号を付加して１ブロッ
クとし、ｎブロックの信号を磁気テープ上の１トラック
に記録する回転ヘッドレコーダにおいて、制御信号は、
１ビットまたはｋビットのデータに関連した付加情報信
号とブロックに対応したブロックアドレスとを有し、付
加情報信号は、１ビットまたはｋビットをｎ１ブロック
についてまとめたｎ１ビットまたはｎ１×ｋビットで構
成され、ｎ１ビットまたはｎ１×ｋビットの付加情報信
号を１トラック上のブロックアドレスの異なるブロック
に複数回多重記録する。 【００１２】 【作用】付加情報信号は、ｎ１ブロックで情報を構成す
るため、冗長度を低減でき、かつ、その情報をブロック
アドレスの異なるブロックに複数回多重記録するため、
再生時に確実に検出することができる。 【００１３】 【実施例】以下、本発明の実施例を図面により説明す
る。 【００１４】図４は本発明によるデータ記録方法の一実
施例での制御信号２の構成を示す図である。 【００１５】同図において、制御信号２は１６ビットで
構成されている。曲間信号５，トラック識別信号７及び
ブロックアドレス８は図３と同様である。この制御信号
２の第１ビットの曲間信号５は、ランダムアクセス時の
検出を容易にするために、各ブロックに付加しておく方
がよい。また、トラック識別信号７とブロックアドレス
８は各ブロックに付加する。これに対して、ＰＣＭ信号
情報６はトラック単位で付加すれば充分である。 【００１６】図１は本発明によるデータ記録方法の一実
施例を示す図であって、１トラック分のブロックを縦方
向に配列して示している。各ブロックは図２と同様の構
成をなしており、各ブロックでの制御信号２は図４に示
す構成をなしている。ここでは、１トラックに１２８ブ
ロックが記録されるものとし、各ブロックの番号を上か
ら順に０，１，２，……，１２７としている。 【００１７】図１において、制御信号２の第２ビットの
３２ブロック分、即ち、３２ビットでＰＣＭ信号情報６
の全体を表わす。そして、同じＰＣＭ信号情報６が０〜
３１ブロックと３２〜６３ブロックと６４〜９５ブロッ
クと９６〜１２７ブロックとに記録され、従って、４箇
所に同じＰＣＭ信号情報６を多重書きしている。 【００１８】図５は３２ビットのＰＣＭ信号情報の構成
である。６−１はサンプリング周波数、６−２は量子化
ビット数、６−３は量子化方法の直線／非直線の表示、
６−４はエンファシスの有無、６−５はダビング禁止コ
ード、６−６はミュート信号、６−７は信号の種類、６
−８は誤り検出用パリティである。６−１〜６−７の情
報は勿論他の構成でもよい。また、誤り検出用パリティ
６−８を８ビットとし、２４ビットの情報を入れること
もできる。 【００１９】このように、複数のブロックの信号をまと
めて情報を表わすことにより、１ブロック当りのＰＣＭ
信号情報６のビット数を少なくすることができる。ま
た、これに誤り検出用パリティを付加することにより、
データ誤りによる誤動作を防止することができる。 【００２０】前述したように、ＰＣＭ信号情報６は、１
トラックに４回に多重書きされている。これにより、テ
ープ上の傷などにより再生信号の１部が欠落したような
場合でも、情報を正しく再生することができる。 【００２１】制御信号２の第３，第４ビットにはその他
の情報９，１０を記録する。この部分も、数ブロックで
情報を表わすようにすることにより、多くの情報を記録
することができる。 【００２２】図６は図４に示した構成のデータの記録を
行なう回転ヘッドＰＣＭレコーダを示すブロック図であ
って、１３は同期信号生成回路、１４は制御信号生成回
路、１５はタイミング生成回路、１６はＡ／Ｄ変換回
路、１７は信号処理回路、１８は信号切換回路、１９は
記録回路である。 【００２３】同図において、入力端子１１，１２より入
力された２チャンネルのオーディオ信号は、Ａ／Ｄ変換
回路１６によってＰＣＭディジタル信号に変換される。
そして、信号処理回路１７によりインターリーブ処理さ
れ、パリティ信号が付加される。 【００２４】制御信号は制御信号生成回路１４により生
成される。２１は曲間信号発生回路であり、曲間信号５
を発生する。２２はＰＣＭ信号情報発生回路であり、３
２ビットのシフトレジスタにより構成されている。この
シフトレジスタには、図５に示した３２ビットのデータ
をロードしておく。シフトレジスタは入力と出力が接続
されており、シフトによりデータが巡回するようになっ
ている。制御信号の記録時に、このシフトレジスタをブ
ロック周期でシフトすることにより、各ブロックに記録
するＰＣＭ信号情報６を発生することができる。２３及
び２４は図４情報９，１０を発生する回路であり、ＰＣ
Ｍ信号情報発生回路２２と同様の動作を行なう。 【００２５】記録時には、同期信号生成回路１３により
生成された同期信号１、制御信号生成回路１４により生
成された信号、タイミング生成回路１５により生成され
たトラック識別信号及びブロックアドレス、信号処理回
路１７により生成されたＰＣＭ信号及びパリティを信号
切換回路１８により順次切り換え、図２及び図４に示し
た１ブロックのデータを生成する。そして、記録回路１
９により所定の信号に変換され、シリンダ上のヘッド２
５によりテープ２６に記録される。 【００２６】図７は本発明によるデータ記録方法の他の
実施例での制御信号の構成を示す図である。 【００２７】この実施例では、制御信号を８ビットで構
成しており、図７Ａは偶数ブロックの制御信号を、図７
Ｂは奇数ブロックの制御信号を夫々示している。かかる
制御信号の第１ビットは偶数ブロックであるか奇数ブロ
ックであるかを示すものであり、“０”の場合は偶数ブ
ロック、“１”の場合は奇数ブロックとしている。図７
Ａに示す偶数ブロックでは、残りの７ビットにブロック
アドレスを記録する。当然、ブロックアドレスの最下位
ビットは記録しなくてよい。図７Ｂに示す奇数ブロック
では、第２ビットが曲間信号５、第３ビットがＰＣＭ信
号情報６、第４ビットがその他の情報９、第５〜８ビッ
トがトラック識別信号７である。ＰＣＭ信号情報６及び
その他の情報９は、図１と同様に、３２ブロックで１つ
の情報を表わす。この場合、奇数ブロックは６４個ある
ため、２重書きとなる。 【００２８】なお、多重書き回数は、ブロック数及び情
報量に応じて任意に決めることができる。例えば、１ト
ラックが２４０ブロックで構成される場合には、ＰＣＭ
信号情報６を４０ビットで表わし、３重書きにすること
ができる。 【００２９】図８は図７に示した制御信号２をもつデー
タを記録する回転ヘッドＰＣＭレコーダを示すブロック
図であって、２７は信号切換回路であり、図６に対応す
る部分には同一符号をつけている。 【００３０】図８において、信号切換回路１８に入力さ
れる制御信号は、タイミング生成回路１５で生成された
ブロックアドレスの最下位ビットによって切り換えられ
る。即ち、信号切換回路２７では、ブロックアドレスの
最下位ビットが“０”の場合にはブロックアドレスの最
下位ビットを除いたものを選択し、“１”の場合には制
御信号生成回路１４の出力及びタイミング生成回路１５
で生成されたトラック識別信号を選択する。そして、信
号切換回路２７の出力及びブロックアドレスの最下位ビ
ットにより制御信号を構成する。 【００３１】以上述べたように、トラック単位で記録す
ればよいような情報については、数ブロックの制御信号
で表わすことにより、制御信号のビット数を少なくする
ことができる。また、数ブロックで表わした情報につい
ても、１トラック中に複数回多重書きすることにより、
テープ上の傷などによる再生データの欠落にも対処でき
る。 【００３２】 【発明の効果】以上説明したように、本発明によれば、
付加情報信号を所定数のブロックで構成し、かつ、それ
をブロックアドレスの異なるブロックに複数回多重記録
することにより、冗長度を低減することができ、さら
に、再生信号の欠落が生じても、情報を確実に再生する
ことができる。
【図面の簡単な説明】
【図１】本発明によるデータ記録方法の一実施例での１
トラックのデータの構成を示す図である。 【図２】回転ヘッドＰＣＭレコーダのブロック構成を示
す図である。 【図３】図２における制御信号の構成の従来例を示す図
である。 【図４】本発明によるデータ記録方法の一実施例での制
御信号の構成を示す図である。 【図５】図１に示したデータ構成でのＰＣＭ信号情報の
構成を示す図である。 【図６】図１に示した構成のデータを記録する回転ヘッ
ドＰＣＭレコーダの一具体例を示すブロック図である。 【図７】本発明によるデータ記録方法の他の実施例の制
御信号の構成を示す図である。 【図８】図７に示した構成の制御信号を含むデータを記
録する回転ヘッドＰＣＭレコーダの一具体例を示すブロ
ック図である。 【符号の説明】 １ 同期信号 ２ 制御信号 ３ ＰＣＭ信号 ４ パリティ ５ 曲間信号 ６ ＰＣＭ信号情報 ７ トラック識別信号 ８ ブロックアドレス １３ 同期信号生成回路 １４ 制御信号生成回路 １５ タイミング生成回路 １７ 信号処理回路 １８ 信号切換回路 ２１ 曲間信号発生回路 ２２ ＰＣＭ信号情報発生回路 ２７ 信号切換
トラックのデータの構成を示す図である。 【図２】回転ヘッドＰＣＭレコーダのブロック構成を示
す図である。 【図３】図２における制御信号の構成の従来例を示す図
である。 【図４】本発明によるデータ記録方法の一実施例での制
御信号の構成を示す図である。 【図５】図１に示したデータ構成でのＰＣＭ信号情報の
構成を示す図である。 【図６】図１に示した構成のデータを記録する回転ヘッ
ドＰＣＭレコーダの一具体例を示すブロック図である。 【図７】本発明によるデータ記録方法の他の実施例の制
御信号の構成を示す図である。 【図８】図７に示した構成の制御信号を含むデータを記
録する回転ヘッドＰＣＭレコーダの一具体例を示すブロ
ック図である。 【符号の説明】 １ 同期信号 ２ 制御信号 ３ ＰＣＭ信号 ４ パリティ ５ 曲間信号 ６ ＰＣＭ信号情報 ７ トラック識別信号 ８ ブロックアドレス １３ 同期信号生成回路 １４ 制御信号生成回路 １５ タイミング生成回路 １７ 信号処理回路 １８ 信号切換回路 ２１ 曲間信号発生回路 ２２ ＰＣＭ信号情報発生回路 ２７ 信号切換
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 荒井 孝雄
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所家電研究所内
Claims (1)
- 【特許請求の範囲】 １．ｍ個のデータに同期信号，制御信号及び誤り検出訂
正のためのパリティ信号を付加して１ブロックとし、ｎ
ブロックの信号を磁気テープ上の１トラックに記録する
回転ヘッドレコーダにおいて、 前記制御信号は、１ビットまたはｋビットの前記データ
に関連した付加情報信号と前記ブロックに対応したブロ
ックアドレスとを有し、 前記付加情報信号は、１ビットまたはｋビットをｎ１ブ
ロックについてまとめたｎ１ビットまたはｎ１×ｋビッ
トで構成され、 前記ｎ１ビットまたはｎ１×ｋビットの付加情報信号
を、前記１トラック上の前記ブロックアドレスの異なる
ブロックに複数回多重記録することを特徴とするデータ
記録方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6195183A JP2702674B2 (ja) | 1994-08-19 | 1994-08-19 | データ記録方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6195183A JP2702674B2 (ja) | 1994-08-19 | 1994-08-19 | データ記録方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24385983A Division JPS60136958A (ja) | 1983-12-26 | 1983-12-26 | デ−タ記録方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0773596A true JPH0773596A (ja) | 1995-03-17 |
| JP2702674B2 JP2702674B2 (ja) | 1998-01-21 |
Family
ID=16336838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6195183A Expired - Lifetime JP2702674B2 (ja) | 1994-08-19 | 1994-08-19 | データ記録方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2702674B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144682A (en) * | 1980-04-11 | 1981-11-11 | Sony Corp | Recording and reproducing device for digital video signal and audio signal |
| JPS58133689A (ja) * | 1982-02-02 | 1983-08-09 | Sony Corp | デイジタルオ−デイオデイスク装置 |
-
1994
- 1994-08-19 JP JP6195183A patent/JP2702674B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56144682A (en) * | 1980-04-11 | 1981-11-11 | Sony Corp | Recording and reproducing device for digital video signal and audio signal |
| JPS58133689A (ja) * | 1982-02-02 | 1983-08-09 | Sony Corp | デイジタルオ−デイオデイスク装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2702674B2 (ja) | 1998-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2882302B2 (ja) | 情報の記録方法及び再生方法 | |
| US4622600A (en) | Rotary-head type PCM data recording/reproducing method and apparatus with a redundancy-reduced control data format | |
| KR850006958A (ko) | 로터리 헤드 방식의 pcm 기록 및 재생 방법과 그 시스템 | |
| JPS6220180A (ja) | Ｐｃｍ信号記録再生装置 | |
| JPS607651A (ja) | デイジタル情報信号の記録装置 | |
| JPS623495B2 (ja) | ||
| JP2702674B2 (ja) | データ記録方法 | |
| JPH0563860B2 (ja) | ||
| JPH087945B2 (ja) | デ−タ記録方法 | |
| JPS60136954A (ja) | デイジタル信号記録方法 | |
| JP3381628B2 (ja) | 情報の記録方法及び再生方法 | |
| KR100207616B1 (ko) | 에러플래그 처리방법 및 회로 | |
| KR0124378B1 (ko) | 미니 디스크 플레이어의 곡 정렬방법 | |
| KR100265446B1 (ko) | 복수 채널 데이타 레코더 | |
| KR100545800B1 (ko) | 이중 트랙 구조를 갖는 광디스크와, 광디스크 장치에서의데이터 기록 및 재생방법 | |
| KR940008487B1 (ko) | 디에이티의 효과음 발생방법 | |
| JP2512761B2 (ja) | 情報再生装置 | |
| JPS60167165A (ja) | マルチトラツク方式ｐｃｍレコ−ダ | |
| JPS59110012A (ja) | Ｐｃｍ信号記録方式 | |
| JPH0550067B2 (ja) | ||
| JPS61229275A (ja) | ディジタル信号処理装置 | |
| JPH0927187A (ja) | 再生時間管理方法 | |
| JPH08287619A (ja) | デジタル信号記録及び再生装置 | |
| JPS6151348B2 (ja) | ||
| JPH0377590B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |