JPS61229275A

JPS61229275A - ディジタル信号処理装置

Info

Publication number: JPS61229275A
Application number: JP60071518A
Authority: JP
Inventors: Kazuhito Endo; 和仁遠藤; Masayuki Ishida; 雅之石田; Sadanobu Ishida; 禎宣石田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-04-02
Filing date: 1985-04-02
Publication date: 1986-10-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］　　゛ −この発明はディジタル信号処理装置に関し、特に、再
生された信号や受信された信号をメモリに一時記憶した
優に、エラー訂正などの信号処理を行なうようなディジ
タル信号処理装置に関する。

［従来の技術〕ビデオ信号やオーディオ信号などをゲイジタル化して記
録再生するときに、再生側では再生データを一度バッフ
ァメモリに格納し、エラー訂正の処理を行なって記録再
生に伴うデータのエラーを訂正するという操作が一般に
行なわれる。このエラー訂正を行なう際には、どの位置
のデータワードにエラーが存在するのかというエラー位
置情報すなわちエラーフラグが用いられる。このエラー
フラグは訂正後に、訂正は不可能であったがエラー検出
はなされているワードに対して補正処理が行なわれる場
合にも利用されるので、再生装置のメモリとして、デー
タ用メモリの他にフラグ用メモリが必要となる。さらに
、たとえばコンパクトディスクのように、オーディオ信
号というメインの情報信号以外に、曲番や時開情報やシ
ステムコントロール情報などのサブ情報の記録されてい
る媒体を再生し、これを利用するには、サブ情報用のメ
モリが必要となる。

第８図は上述のような再生装置における従来のディジタ
ル信号処理装置の一例に含まれるメモリの構成を示す図
である。第８図において、Ｘは横方向のメモリアドレス
（以下、×アドレスと称する）を示し、ｙは縦方向のメ
モリアドレス（以下、ｙアドレスと称する）、ＷＯＯな
いしＷｓ＋＋はデータワードエリアを示し、Ｐｏｏない
しＰ、。

フおよびＱ（ＴＯないしＱｓｉは、それぞれＰ訂正ワー
ドおよび訂正ワードの訂正ワードエリアを示している。

１フレームは縦方向のデータワードもしくはＱ訂正ワー
ドとしての４ワードに対し、Ｐ訂正ワードとしての２ワ
ードが付加された６ワードから構成されている。この装
置では、メモリはａおよびｂに分割されていて、ａのメ
モリエリアにデータワードと訂正ワードとが書込まれ、
エラー訂正動作が行なわれている間にｂのメモリエリア
に既に書込まれているデータワードが読出されて出力さ
れる。次の期間は、その逆にａのメモリエリアのデータ
ワードが読出され、ｂのメモリエリアには新規のデータ
ワードおよび訂正ワードが書込まれるという処理が行な
われる。

［発明が解決しようとする問題点］上述のごとく、ディジタル信号処理装置において必要な
メモリ容量は、第８図に示したａ＋ｂのエリアに相当す
るものである。ところが、前述のごと（、システムとし
て必要なメモリというのはこれだけではなく、フラグ用
メモリなども含まれるため、できるだけ安価にシステム
を構成するには、メモリの利用の効率化が不可欠となる
。

それゆえに、この発明の主たる目的は、メモリの利用の
効率化を図り、余ったメモリ容量を他の用途に転用でき
るようなディジタル信号処理装置を提供することである
。

［問題点を解決するための手段］この発明は、再生データを一度記憶手段に書込み、エラ
ー訂正後に読出すというブロック完結型の信号処理を行
なうディジタル信号処理装置において、データを記憶手
段に書込む際に、既に復号手段によって訂正動作が終了
して不要になっている訂正ワードエリアを制御手段によ
り指定してエラー訂正ワードを書込むようにしたもので
ある。

［作用］この発明のディジタル信号処理装置では、既に訂正動作
が終了して不要になっている訂正ワードエリアを選んで
書込む。すなわち、複数回のデータの書込みに際して、
訂正ワードエリアを兼用することによって、メモリの利
用効率化を図ったものである。

［発明の実施例］第１図はこの発明の一実施例を示すメモリ構成を示す図
である。この第１図に示すメモリ構成図において、フレ
ーム構成などは第８図の従来例と同じである。

第２図はこの発明の一実施例が適用されるＰＣＭオーデ
ィオテープレコーダの再生系統を示すブロック図である
。まず、第２図を参照して、この発明の一実施例の構成
について説明する。磁気テープ１に記録されている情報
は、回転ドラム２上に互いに１８０°の位置に設けられ
た２個のヘッド３１．３２によって読取られる。２個の
ヘッド３１．３２によつ、て読取られた情報は選択スイ
ッチ４によって切換えられ、再生アンプ５に与えられる
。再生アンプ５は読取られた情報を増幅するものである
。増幅された信号は復調回路６に与えられ、Ｗ調される
。＊＊回路６の出力は選択スイッチ７によって切換えら
れ、メモリ８１または８２に与えられる。このメモリ８
１．８２はメモリアドレス制御回路９によって書込、読
出時にアドレス指定される。

メモリ８１．８２に関連して復号口１１０が設けられる
。この復号回路１０は記録再生に伴うディジタル信号の
エラーを検出しかつ訂正するものである。メモリ８１．
８２に記憶された信号はメモリ選択スイッチ１１によっ
て選択されて補正回路１２に与えられる。この補正回路
１２は復号回路１０によってエラー訂正されなかったデ
ータワードに対して、平均値補正などの処理を行なうも
のである。補正回路１２によって補正された信号はＤ／
Ａ変換回路１３に与えられ、アナログ信号に変換される
。Ｄ／Ａ変換回路１３の出力はスイッチ１４によって左
チャネルと右チャネルの信号に分離され、アナログ信号
出力端子１５１．１５２から出力される。なお、クロッ
ク発生回路１６は各ブロックに必要なりロックを供給す
るものである。

第３図は第２図に示したＰ　ＣＭオーディオテープレコ
ーダの動作を示すタイミング図である。第３図において
、（Ａ）、＜８＞はそれぞれヘッド３１　＝　３２　（
１）　Ｍ　主出力波形ヲ示Ｌ／、（Ｃ）、（Ｄ）はそれ
ぞれメモリ８１および８２の動作状態を示す。また、Ｔ
はヘッド３１．３２が９０＠回転する期間を示している
。

次に、第１図ないし第３図を参照して、この発明を適用
したＰＣＭオーディオテープレコーダの動作を説明しな
がら、この発明のディジタル信号処理装置の動作につい
て説明する。磁気テープ１は約９０°の期間（−Ｔ）　
、ヘッド３１および３２に接しているので、これより得
られる再生出力は、それぞれ第３図（Ａ）、（Ｂ）に示
すごとくになり、スイッチ４を介して合成されると、再
生アンプ５の入力は信号が存在する期間Ｔと無信号用ｆ
ｌｌＴが交互に発生するものとなる。この信号は再生ア
ンプ５によって増幅されて、復調回路６に与えられる。

復調回路６は再生信号を元のディジタル信号列に復号す
る。このディジタル信号列はフレーム単位にて、そのフ
レームの先頭にフレームの順序を示すフレームアドレス
が付加されたものとなっており、メモリアドレス制御回
路１ｏにおいては、フレームアドレスに対応してメモリ
アドレスを発生し、データはスイッチ７を介してメモリ
８１もしくはメモリ８２の指定されたアドレスに書込ま
れる。

このとき、第３図（Ｃ）、（Ｄ）に示すごとく、ｔ＼ラ
ッド１から得られた信号はメモリ８１に書込まれ、次の
Ｔの無信号期間に、復号回路１ｏにより°Ｃエラ〜訂正
処理が施される。この２Ｔの期間、他のメモリ８２はデ
ータ読出モードとなっており、スイッチ１１を介してデ
ータは補正回路１２に与えられる。これとは逆に、ヘッ
ド３２がらの信号はメモリ８２に書込まれてからエラー
訂正処理され、その間はメモリ８１が読出モードとなっ
ている。

上述の場合のメモリ構成は第１図のようになるが、この
メモリ構成およびそのメモリアドレス制御にこの発明の
特徴がある。すなわち、第１図において、ａはメモリ８
１に対応したメモリエリアであり、ｂはメモリ８２に対
応したメモリエリアである。つまり、第２図においては
、２つのメモリ８１．８２で示しであるのを、第１図で
は１つのメモリをエリア分割して使用している例である
。

メモリ８１が書込および訂正モードのときには、メモリ
８２はデータ読出モードであるので、ｂのメモリエリア
のＷａｓないしＷｉ＋＋の各データワードが所定の順序
にて順次読出される。

このとき、ａのメモリエリアには、前述のごとく、フレ
ームアドレスに対応したメモリアドレスにデータが書込
まれた後に、エラー訂正動作となり、データワードのエ
ラーが訂正される。次に、メモリ８２がデータ書込モー
ドになり、ｂのメモリエリアにデータが書込まれるが、
エラー訂正ワードからなるフレームは、ａのメモリエリ
アのＸ−６，７，８のアドレスが選択されて、ここに書
込まれる。このとき、ＷｏｏないしＷＳ　Ｓのデータは
、既に読出モードになっており、これに対するエラー訂
正ワード分は不要となっているので、何ら問題はない。

すなわち、この発明においては、データワードエリアと
しては、ａ、ｂにそれぞれ独立にエリアを確保している
が、エラー訂正ワードエリアは兼用しているので、本来
必要となるべき全メモリエリアよりも、２のエリア分だ
け少なくて済み、この部分をエラーフラグの記憶や負荷
情報の記憶エリアに当てることができる。このエリアは
主データとは独立に使えるので、非常に有効である。

第４図は第２図に示したメモリアドレス制御回路９の内
容を詳細に示すブロック因である。第４図において、フ
レームアドレス入力端子１０１にはフレームアドレス信
号が入力される。このフレームアドレス信号はフレーム
アドレス判定回路１０２とＸアドレス発生回路１０３と
に与えられる。

フレームアドレス判定回路１０２は、たとえばディジタ
ルコンパレータによって構成される。Ｘアドレス発生回
路１０３には、クロック入力端子１０４からフレーム単
位のクロックが与えられる。

そして、Ｘアドレス発生回路１０３はフレームアドレス
信号およびフレームアドレス判定回路１０２の出力を受
けて、データ書込時のメモリの×アドレスを発生する。

入力端子１０６にはワード単位のクロック信号が入力さ
れる。このワード単位のクロック信号はｙアドレス発生
回路１０５に与えられる。このｙアドレス発生回路１０
５は書込時におけるメモリのｙアドレスを発生する。前
述のＸアドレス発生回路１０３から発生されたＸアドレ
ス信号およびｙアドレス発生回路１０５がら出力された
ｙアドレス信号はセレクタ１０９に与えられる。このセ
レクタ１０９には訂正アドレス発生回路１０７から訂正
時におけるｘ、ｙのメモリアドレスが与えられるととも
に、読出アドレス発生回路１０８からデータ読出時にお
けるｘ、ｙメモリアドレス信号が与えられる。また、セ
レクタ１０９には入力端子１１０からモード選択信号が
与えられる。そして、セレクタ１０９はモード選択信号
に応じて、Ｘアドレス発生回路１０３．Ｖアドレスレス
発生回路１０８からのアドレスを選択してメモリアドレ
ス出力端子１７１に出力する。

次に、メモリアドレス制御回路９の動作について説明Ｊ
る。入力端子１０１に入力されたフレームアドレス信号
は判定回路１０２によってその値が判定され、そのフレ
ームが訂正ワードからなっているか、あるいはデータワ
ードであるかが判定される。そして、その結果がＸアド
レス発生回路１０３に与えられる。Ｘアドレス発生回路
１０３では、入力端子１０１に与えられたフレームアド
レス信号に応じたメモリのＸアドレス信号を発生するが
、たとえば第１図に示したように、２つのヘッド３１．
３２から得られたデータワードは、それぞれ別の所定の
メモリエリアに振分けられるのに対して、訂正ワードは
兼用されてなる所定のメモリエリアに書込むように×ア
ドレスを発生する。なお、この場合、ヘッド３１によっ
て再生される信号とヘッド３２によって再生される信号
において、同じフレームアドレスが用いられている場合
でもヘッド選択信号などを利用して、区別してメモリア
ドレスを指定できる。

ｙアドレス発生回路１０５では、Ｘアドレス発生回路１
０３によって指定された成る×アドレスに対して、ワー
ドごとのＶアドレスを順次発生させる機能を有していて
、これらのメモリアドレスはまとめてアドレスセレクタ
１０９に与′えられる。

また、アドレスセレクタ１０９には、訂正メモリアドレ
ス発生回路１０７からの出力および読出メモリアドレス
発生回路１０８からの出力も入力され、モード選択信号
により必要なメモリアドレスが選択されてメモリアドレ
ス出力端子１１１から出力される。

第５図はこの発明の他の実施例を用いたＰＣＭオーディ
オテープレコーダの動作を示すタイミング図であり、第
６図は第５図のＰＣＭオーディオテープレコーダによっ
て記録されるテープ上のトラックパターン模式図であり
、第７図は第５図に対応するこの発明に含まれるメモリ
構成図を示す。

この発明の他の実施例では、記録時には、４Ｔの時間に
発生した左チャネルおよび右チャネルのサンプルを、そ
れぞれ発生順序の偶数番目と奇数番目とに分け、トラッ
ク上にまとめてしかも２トラツクに分けて記録するよう
になされている。エラー訂正符号を除いて考えると、第
６図のトラックパターン模式図に示したようなデータ配
列となっている。第６図において、２１はテープ、２２
はテープ走行方向および２３はヘッド走査方向を示して
いる。これらテープ２１に記録されたデータを再生する
場合、メモリの容量としては、１トラツク分のデータの
４倍を必要とする。このメモリ構成は第７図に示すよう
になる。すなわち、メモリ全体はメモリエおよび■の２
系統に分かれていて、メモリエではエリアａ、ｂに分け
られ、メモリ■ではエリアＣ１ｄに分けられている。こ
の例においても、前述の例と同様にして、メモリエに再
生信号が書込まれ、エラー訂正が行なわれる間にメモリ
■のデータが読出される。

まず、成るＴの期間にヘッド１からの再生信号がメモリ
エのａエリアに書込まれ、次のＴの期間にエラー訂正が
施される。その結果、このエラー訂正ワードは不要とな
るので、次のＴの期間に書込まれる信号のうち、エラー
訂正ワードはメモリエのＸアドレス６ないし８が指定さ
れ、他のデータワードは所定のｂエリアのＸアドレス９
ないし１４に書込まれる。そして、次のＴの期間に、こ
のデータのエラー訂正がなされる。ここで、左チャネル
および右チャネルの全ワードが揃うので、次の４Ｔの期
間に所定の順序にて読出される。この４Ｔの期間には、
メモリ■のＣおよびｄエリアに再生信号が取り込まれる
わけであるが、このときエラー訂正ワードはメモリエの
Ｘアドレス６ないし８が指定され、このエリアが利用さ
れる。したがって、データワードのメモリエリアは４ト
ラツク分が必要となるが、エラー訂正ワードのメモリエ
リアは１トラツク分で済み、第７図に示した２１．２２
．Ｚ３のエリアは不要となり消滅できる。

なお、上述の説明では、この発明をＰＣＭオーディオ用
テープレコーダに適用した場合について説明したが、オ
ーディオ用に限定されるものではなく、画像用、その他
にも適用できることは明らかである。さらに、記録再生
媒体はテープに限ることなく、ディスクなどでも適用で
きることはもちろんであり、また記録再生を行なう装置
でなくとも、通信伝送の分野にも拡張して使用できるこ
とは明白である。

［発明の効果］以上のように、この発明によれば、複数回のデータ書込
みに際して、訂正ワードエリアを兼用することができる
。すなわち、データを書込むときにはエラー訂正ワード
は既に訂正動作が終了して不要となっている訂正ワード
エリアを選んで書込むように構成したので、常にメモリ
エリアの一部を空きエリアとして、別の目的、たとえば
エラーフラグエリアとして利用し・たり、あるいは全体
に必要なメモリエリアを削減できるので、メモリの利用
効率化を図ることができ、装置のコウトダウンが可能に
なる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるディジタル信号処理
装置のメモリ構成を示す図である。第２図はこの発明の
一実滴例のディジタル信号処理装置を用いたＰＣＭオー
ディオテープレコーダの再生系を示すブロック図である
。第３図は第２図に示したＰＣＭオーディオテープレコ
ーダの動作を説明するためのタイミング図である。第４
図は第２図に示したメモリアドレス制御回路の内容を詳
細に示すブロック図である。第５図はこの発明の他の実
施例を用いたＰＣＭチープレコータ１７）ＩＩＲＦを示
すタイミング図である。第６図は第５図に示したＰＣＭ
テープレコーダによって記録されるテープ上のトラック
パターン模式図である。第７図は第５図に対応するこの
発明の装置に含まれるメモリ構成を示す図である。第８
図は従来のディジタル信号処理装置のメモリ構成図であ
る。図において、８１．８２はメモリ、９はメモリ、アドレ
ス制御回路、１０は復号回路、１０２はフレームアドレ
ス判定回路、１０３はＸアドレス発生回路、１０５はｙ
アドレス発生回路、１０７は訂正アドレス発生回路、１
０８は読出アドレス発生回路、１０９はセレクタを示す
。代　　理　　人　　　　　大　　岩　　増　　雄Ｌｎ　
　　　　　劇第３図第４１！１＼Ｗ　（ＪローＩ　　　　　Ｎ−−一−− 手続補正書（自発）１、事件の表示　　　特願昭６０−７１５１８号２、発
明の名称ディジタ〃信号処理装置３６補正をする者５、補正の対象明細書の特許請求の範囲の欄および発明の詳細な説明の
欄６、補正の内容（１）　明細書の特許請求の範囲を別紙のとおり。（２）　明細書第４頁第１７行の「および訂正ワード」
を「およびＱ訂正ワード」に訂正する。（３）　明細書第８頁第４行の「エラー訂正されなかっ
た」を「エラーが検出されたが、訂正はできなかった」
に訂正する。（４）　明細書第１１頁第２０行の「負荷情報」を「削
減できる」に訂正する。以上２、特許請求の範囲（１）　エラー訂正ワードを含むディジタル信号を一時
記憶する記憶手段と、前記記憶手段に記憶されているディジタル信号のエラー
訂正を行なう復号手段と、前記ディジタル信号を前記記憶手段に書込むときに、そ
のディジタル信号のうちのエラー訂正ワードの少なくと
も一部を既に訂正の終了した訂正ワード記憶エリアに書
込むように前記記憶手段の記憶領域をアドレス指定する
制御手段とを備えた、ディジタル信号処理側Ｌ（２）　前記記憶手段は、所定期間内に発生したサンプ
ルを時間圧縮しあるいは所定期間内に発生したサンプル
を複数に分割してからそれぞれ時間圧縮し、前記時間圧
縮されたディジタル信号を回転ヘッドにより一方のトラ
ックを形成するように記録再生し、前記１本のトラック
に含まれるサンプルに対して、トラック内でエラー訂正
が完結するように符号化が行なわれるディジタル信号記
録再生装置に内蔵され、複数のトラックのエラー訂正ワ
ードに対して、少なくともそのエラー訂正ワードの記憶
エリアの一部を共用するようにした、特許請求の範囲第
１項記載のディジタル信号処理ＩＩＩ。（３）　前記データワードで１フレームを構成し、前記制御手段は、フレームごとにフレームアドレス信号が付加されてなる
信号を受信し、前記フレームアドレス信号の値を判定す
るフレームアドレス信号判定手段、および前記記憶手段の記憶エリアの番地を指定するアドレス発
生手段を備え、前記フレームアドレスの信号判定手段の結果により、前
記アドレス発生手段をＩＩＩＩＩｌするようにした、特
許請求の範囲第１項記載のディジタル信号処理値ｖ１゜く４）　前記フレームアドレス信号判定手段は、ディジ
タルコンパレータを含む、特許請求の範囲第１項記載の
ディジタル信号処理装置。

Claims

【特許請求の範囲】

（１）エラー訂正ワードを含むディジタル信号を一時記
憶する記憶手段と、前記記憶手段に記憶されているディジタル信号のエラー
訂正を行なう復号手段と、前記ディジタル信号を前記記憶手段に書込むときに、そ
のディジタル信号のうちのエラー訂正ワードの少なくと
も一部を既に訂正の終了した訂正ワード記憶エリアに書
込むように前記記憶手段の記憶領域をアドレス指定する
制御手段とを備えた、ディジタル信号処理装置。
（２）前記記憶手段は、所定期間内に発生したサンプル
を時間圧縮しあるいは所定期間内に発生したサンプルを
複数に分割してからそれぞれ時間圧縮し、前記時間圧縮
されたディジタル信号を回転ヘッドにより１本のトラッ
クを形成するように記録再生し、前記１本のトラックに
含まれるサンプルに対して、トラック内でエラー訂正が
完結するように符号化が行なわれるディジタル信号記録
再生装置に内蔵され、複数のトラックのエラー訂正ワー
ドに対して、少なくともそのエラー訂正ワードの記憶エ
リアの一部を共用するようにした、特許請求の範囲第１
項記載のディジタル信号処理装置。
（３）前記データワードで１フレームを構成し、前記制御手段は、フレームごとにアレームアドレス信号が付加されてなる
信号を受信し、前記フレームアドレス信号の値を判定す
るフレームアドレス信号判定手段、および前記記憶手段の記憶エリアの番地を指定するアドレス発
生手段を備え、前記フレームアドレスの信号判定手段の結果により、前
記アドレス発生手段を制御するようにした、特許請求の
範囲第１項記載のディジタル信号処理装置。
（４）前記フレームアドレス信号判定手段は、ディジタ
ルコンパレータを含む、特許請求の範囲第１項記載のデ
ィジタル信号処理装置。