JPS62195770A - テ−プレコ−ダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はデジタル信号の記録再生を行なうテープレコ
ーダに係り、特に１つのシステムでダビングを行なえる
テープレコーダに関するものである。

［従来の技術］ 例えばオーディオ信号等の情報信号をＰＣＭ化し、記録
再生を行なう装置を、一般的にＰＣＭ録音機と称するか
、最近この種の装置として、回転ヘッドを用いて磁気テ
ープにＰＣＭ信号を記録再生する通称Ｒ−ＤＡＴ（回転
ヘッド式デジタルオーディオテープレコーダ）が考案さ
れている。このＲ−ＤＡＴにおいては一般に２個の回転
ヘッドを１８０°の角間隔にて取り付け、テープをドラ
ムに対し約９０°巻付け、２個のヘッドによって交互に
それぞれ１本づつのトラックを形成して信号を記録する
ようにしている。したがって９０’期間毎にどちらのヘ
ッドもテープに対接しない期間が発生するので、この期
間にＰＣＭ化されたオーディオ信号に誤り訂正符号を付
加する等の処理が施され、記録される信号は時間軸圧縮
のなされたものである。

ところで、従来からテープレコーダとして、ダブルカセ
ットデツキ等と称し、１つのシステム内に再生装置及び
記録装置の両方をそれぞれ有し、ダビングを可能とした
ものが市販されている。アナログ式のテープレコーダで
はこのようなシステムを作ることは比較的容易であるが
、Ｒ−ＤＡＴにおいては問題がある。

［発明が解決しようとする問題点］ すなわち、従来のテープレコーダにおいては再生された
信号を一旦デジタル信号処理し、誤り訂正、ディンター
リーブ補正などを行なった後、再びインターリーブ、誤
り訂正符号付加などを行なって記録する必要があるため
、ダビングを行なおうとすると２つのテープ走行系が必
要なだけでなく、デジタル信号処理系も記録側、再生側
とそれぞれ別個に必要となるが、一般に上述のようなＲ
−ＤＡＴでは記録時と再生時に同じ処理系を兼用できる
が、従来は記録側、再生側にそれぞれ別個の処理系をも
っており、この場合回路規模が増大し、非常に不利にな
るという問題点があった。

この発明は上述のような問題点を解決するためになされ
たもので、ダビングを行ないうるテープレコーダにおい
て、通常の記録再生を行なうテープレコーダに比較して
、はとんどデジタル信号処理回路を増加させずに良好な
ダビングを行なえるテープレコーダを得ることを目的と
している。

［問題点を解決するための手段］ この発明に係るテープレコーダは、再生側に対し、再生
信号のＲＡＭへの書き込みを行なっている間に記録側は
誤り訂正符号化を行ない、また再主側にて誤り訂正処理
を行なっている間に、記録側はテープへの信号記録を行
なうようにするとともに、再生側にて補正回路へのデー
タの読み出しを指定するＲＡＭアドレスと同一のＲＡＭ
アドレスにより記録側のＲＡＭへデータを書き込むよう
に制御したものである。

［作　用］ 本発明におけるテープレコーダは、ダビング時に記録側
と再生側でＲＡＭアドレス回路のうちの訂正及び符号化
系アドレスあるいは再生書き込み、記録読み出し系アド
レスなどが時分割にて選択されるように制御されるとと
もに、訂正及び符号化回路も時分割にて行なわれるので
、回路規模を大きくすることなく、良好のダビングが可
能となる。

［実施例］ 以下この発明の一実施例を図について説明する。

第１図はこの発明の一実施例を示すテープレコーダの回
路構成図、第２図はその動作を示すタイミング図である
。図において（１）は磁気テープ、（２）は第１のドラ
ム、（３１）及び（３２）はドラム（２）上に互いに１
８０°の位置に配置されたヘッドであり、磁気テープ（
］）がドラム（２）に約９０’回転角期間巻付けられて
いる。（４１）及び（４２）は再生アンプ、（５）は」
二記ヘッド（３１）（３２）から得られた再生信号を選
択するスイッチ、（６）は復調回路、及び再生データの
ブロック毎に付加されているブロックアドレス信号に対
するパリティを検査する復調及びパリティチェック回路
、（７）　（８）　（９）はＲＡ　Ｍ−Ａ　（１０１）
、ＲＡ　Ｍ−Ｂ　（１０２）に対し、データの書き込み
や読み出しの各モードにおいてデータの流れを選択する
スイッチ、（１１）は誤り訂正及び符号化回路、（１２
）はこの誤り訂正及び符号化回路（１１）に対して入出
力されるデータを選択するスイッチ、（１３）は例えば
平均値内挿等の処理を施す補正回路、（１４）はＤ／Ａ
コンバータ、（１５）はこのＤ／Ａコンバータ（１４）
の出力を左チャンネル（以下Ｌｃｈと呼ぶ）と右チャン
ネル（以下Ｒｃｈと呼ぶ）に分離するスイッチ、（１６
１）及び（１６２）はＬｃｈ及びＲｃｈのアナログオー
ディオ信号出力端子、（１７１）（１７２）はＬｃｈ及
びＲｃｈのアナログオーディオ信号を入力するアナログ
入力端子、（１８）はＬｃｈとＲｃｈの各入力信号を選
択するスイッチ、（１９）はＡ／Ｄコンバータ、（２０
）はダビング記録の場合と通常の記録の場合とで入力デ
ータを選択するスイッチ、（２１）　（２２）　（２３
）はＲＡ　Ｍ−Ｃ（２４１）、ＲＡＭ−Ｄ（２４２）に
対してデータの書き込みや読み出しの各モードにおいて
データの流れを選択するスイッチ、（２５）はＲＡ　Ｍ
−Ａ　（１０１）、ＲＡ　Ｍ−Ｂ（＋０２）、ＲＡ　Ｍ
−Ｃ（２４１）、ＲＡＭ−Ｄ（２４２）の各ＲＡＭのア
ドレスを指定するＲＡＭアドレス発生回路、（２６）は
同期信号付加機能を有する変調回路、（２７）は１年の
記録信号を２ヘツドに振り分けるスイッチ、（２８１，
）及び（２８２）は記録アンプ、　（２９）は第２のド
ラム、（３０１）（３０２）はこの第２のドラム（２９
）上に設けられた２個のヘッド、（３０）は各回路部に
て必要なりロックを発生させるクロック発生回路である
。なお、第１図ではテープの走行を制御したりトラッキ
ング制御を行なうためのサーボ回路、及びキー人力によ
りシステム全体を制御したり、表示等を行なうためのシ
ステム制御回路は図にしていないが、システムを構成す
る上で当然必要である。

次に」１記構成から従来のテープレコーダについて第１
図、第２図を参照しながら動作を説明する。第１のドラ
ム（２）は１回転周期の信号に同期して回転するように
制御されており、このとき再生時のデータ処理のためＲ
ＡＭ選択信号Ｍ　ＳＥＬが、ローレベルである１回転分
の期間Ｔａ、及びハイレベルである１回転分の期間Ｔｂ
内のそれぞれ図示する９０’回転角期間、すなわちＰ　
ＣＭＧがローレベルの期間において、ヘッド（３１）及
び（３２）がテープ（１）に対接するように制御される
。両ヘッドから得られた再生信号は、それぞれ再生アン
プ（４１）及び（４２）を通ってスイッチ（５）にて合
成された出力となる。この再生信号の波形を第２図（ａ
）に示す。

この再生信号が復調及びパリティチェック回路（６）に
供給され、元のデジタル信号列に戻されるとともに、同
期検出がなされ、またブロック毎のアドレス信号に対し
て付加されているパリティの検査を行ない、出力データ
をスイッチ（７）の一方の入力端に供給するとともにブ
ロックアドレス信号及びパリティ検査結果をＲＡＭアド
レス選択回路（２４）に供給する。スイッチ（７）は、
ＲＡ　Ｍ−Ａ　（１０１）、ＲＡＭ−Ｂ（１０２）の書
き込み期間と誤り訂正期間を切り換えるためのもので、
第２図（ｄ）示すＰ　ＣＭＧの信号がローレベルの期間
では復調及びパリティチェック回路（６）の出力側に、
そしてハイレベルの期間ではスイッチ（１２）を介して
誤り訂正及び符号化回路（１１）側に切り換えられる。

スイッチ（８）及びスイッチ（９）はＲＡＭの切り換え
を行なうためのものであって、ＲＡＭ選択信号Ｍ　ＳＥ
Ｌ　（第２図（ｅ））によってそれぞれ別のＲＡＭを選
択するように切り換えるものである。すなわちＭ　ＳＥ
Ｌがローレベルの期間Ｔａには、図示のごとくスイッチ
（８）は上側に倒れ、ＲＡＭ−Ａ（１０１）に対しデー
タの書き込み及び誤り訂正を行ない、そのときスイッチ
（９）は下側に倒れ、ＲＡ　Ｍ−Ｂ　（１０２）からの
データの読み出しを行なって補正回路（１３）に送出す
る。

Ｍ　ＳＥＬがハイレベルの期間Ｔｂには逆の状態となる
（第２図（ｂ）　（ｃ））。

ＲＡＭアドレス発生回路（２５）は書き込み、訂正、読
み出しという一連のＲＡＭの各モードにおいて、それぞ
れ所定のＲＡＭアドレスを発生させるものであり、書き
込み時には復調及びパリティチェック回路（６）から得
られるブロックアドレス信号に基づいてＲＡＭアドレス
を発生させる。すなわち、スイッチ（７）を介しＰ　Ｃ
ＭＧがローレベルの期間にＲＡ　Ｍ−Ａ　（＋０１）に
書き込まれたデータは引き続くＰＣＭＧのハイレベル期
間にスイッチ（７）を介してスイッチ（１２）を通じ、
誤り訂正及び符号化回路（１１）に供給され、ここで誤
り検出及び誤り訂正がなされ、その訂正されたデータは
再びＲＡ　Ｍ−Ａ　（１０１）に書き込まれる。さらに
Ｍ　ＳＥＬがローレベルの期間中の次のＰ　ＣＭＧのロ
ーレベル、ハイレベルの期間にも同様に書き込み、及び
訂正が行なわれる。ここで、２回連続して同一のＲＡＭ
にデータが書き込まれる理由は、Ｒ−Ｄ　Ａ　Ｔには誤
り訂正能力を向上させるために２トラツクにまたがった
データインターリーブが施されているためである。また
、誤り訂正符号には２種す−ドソロモン符号が用いられ
ているが、その内容については特に関係がないので、こ
こでは省略する。さて、ＭＳｒ’：１．がローレベルの
期間にＲＡ　Ｍ−Ａ　（１０１）に書き込まれ訂正され
たデータは、Ｍ　ＳＱＬがハイレベルの期間に、ＲＡ　
Ｍ−Ｂ　（１０２）に書き込まれ訂正される。また、こ
のデータはＭＳＥＬがローレベルの期間に、特定のＲＡ
Ｍアドレスが指定され、２倍に伸長されて順次読み出さ
れ、補正回路（１３）に供給される。このとき、データ
はディンターリーブされた状態、つまりもとの配列のサ
ンプルデータとなって左チャンネルのサンプルと右チャ
ンネルのサンプルが交互に連続した状態で補正回路（１
３）に入力され、ここで誤り訂正はできなかったが誤り
であることがわかっているデータに対し、平均値補間や
前値保持などの方法によって補正処理が施される。この
補正回路（１３）の出力も入力と同様に左右チャンネル
のデータが１サンプル毎に交互に発生し、これがＤ／Ａ
コンバータ（１４）にてアナログ信号に戻される。そし
て、このアナログオーディオ信号はスイッチ（１５）に
よって左右チャンネルに分離され、それぞれ出力端子（
１６１，）及び（１６２）より出力される。

この出力音声は通常の再生音、もしくはダビングしてい
るモニタ音となっている。

一方、補正回路（１３）の出力はＤ／Ａコンバータ（１
４）へ供給されるとともに、スイッチ（２０）の一方の
入力端に与えられる。スイッチ（２０）の他方の入力端
にはアナログ入力端子（１７１）及び（１７２）に入力
された左チャンネル及び右チャンネルのオーディオ信号
がスイッチ（１８）によって交互にサンプリングされ、
Ａ／Ｄコンバータ（１９）においてデジタル信号に変換
された出力が供給されている。このスイッチ（２０）は
ダビングモードのときには図示のように上側に、そして
通常の記録モードのときには逆に下側に倒れる。ダビン
グモード時に補正出力はスイッチ（２０）を介し、スイ
ッチ（２１）に供給される。ここでスイッチ（２１＞（
２２）　（２３）及びＲＡ　Ｍ−Ｃ（２４１）、ＲＡ　
Ｍ−Ｄ　（２４２）から構成されるブロックは、スイッ
チ（７）　（８）　（９）及びＲＡＭ−Ａ（１０１）、
ＲＡＭ−Ｂ（１０２）から構成されるブロックと記録再
生の違いはあっても同一機能を有している。すなわち、
スイッチ（２１）は第２図に示すＭＳＥＬのハイ、ロー
に一１２＝ よって切り換わり、補正出力データはＭＳＥＬのローレ
ベル期間にはＲＡ　Ｍ−Ｃ（２４１）に対し、ハイレベ
ル期間にはＲＡ　Ｍ−Ｄ　（２４２）に対して所定のア
ドレスに書き込まれる。Ｍ　ＳＥＬのローレベル期間に
ＲＡ　Ｍ−Ｃ（２４１）に書き込まれたデータは、Ｍ　
ＳＥＬノハイレベル期間のＰ　ＣＭＧがローレベルの期
間にスイッチ（２２）　（２３）　（１２）を介し、誤
訂正及び符号化回路（１１）には誤り訂正符号が生成付
加され、Ｐ　ＣＭＯがハイレベルの期間にスイッチ（２
３）は下側に倒れるので、符号化されたデータは読み出
されて変調回路（２６）に供給される。逆にＭ　ＳＥＬ
のハイレベル期間にＲＡ　Ｍ−Ｄ　（２４２）に書き込
まれたデータは、Ｍ　ＳＥＬのローレベル期間に同様に
して符号化及び読み出しが行なわれる。データはＲＡＭ
−Ｃ（２４１）、ＲＡ　Ｍ−Ｄ　（２４２）に書き込ま
れる時点にてインターリーブ、つまりサンプルの並び替
えが行なわれ、また読み出される時点にて時間的に１／
２に圧縮されたものとなるのである。（第２図（ｇ））
。

ＲＡＭ−Ｃ（２４１）、ＲＡ　Ｍ−Ｄ　（２４２）より
読み出されたデータは変調回路（２６）にてブロックア
ドレス信号、及びそれに対するパリティ符号が付加され
、ブロック同期信号が付加されるとともに、ＰＣＭＧデ
ータが記録再生に適した信号となるように変調される。

この変調出力は、スイッチ（２７）にて交互に振り分け
られ、それぞれ記録アンプ（２８１）及び（２８２）を
介してヘッド（３０２）及び（３０１）からテープ上に
記録される。第２のドラム（２９）も第１のドラム（２
）と同様に、１回転周期の信号に同期して回転するよう
に制御されているが、第１のドラム（２）とは逆にＰＣ
ＭＧがハイレベルに制御されているので、両ヘッドから
記録される信号は第２図（ｈ）に示すものとなる。

ところで、ＲＡ　Ｍ−Ｃ（２４１）、ＲＡ　Ｍ−Ｄ　（
２４２）へのデータの読み書きのアドレスを指定するの
もＲＡＭアドレス発生回路（２５）であるが、その内部
ブロックを示したのが第３図である。ＲＡＭアドレス発
生回路（２５）は再生ブロックアドレス信号の入力端子
（２５０）に供給された信号に基づいて再生書き込みア
ドレスを発生させ、記録時には基準ブロックを用いて順
次発生させるブロックアドレス信号に基づいて読み出し
アドレスを発生させる記録読み出し系アドレス発生回路
（２５１）、訂正及び符号化のアドレスを発生させる訂
正及び符号化系アドレス回路（２５２）、および第１図
に示す補正回路（１３）へのデータの読み出し、及びＡ
／Ｄからのデータ書き込みアドレスを発生させるＡ／Ｄ
及びＤ／Ａ系アドアドレス発生回路５３）の３系統より
構成され、またそれらの出力アドレスを適当に選択して
再生ＲＡＭアドレス出力端子（２５８）、及び記録ＲＡ
Ｍアドレス出力端子（２５９）より出力されるためにス
イッチ（２５４）　（２５５）　（２５６）　（２５７
）よりなるセレクタが設けられているスイッチ（２５４
）及び（２５５）はＰＣＭＧの信号によってそれぞれ逆
に切り換わり、１方が記録読み出し系アドレス発生回路
（２５］）を選択している間、訂正及び符号化系アドレ
ス回路（２５２）を選択している。なお、スイッチ（１
２）はスイッチ（２５５）に同期しており、訂正及び符
号化系アドレス発生回路（２５２）が選択された側のＲ
ＡＭデータを誤り訂正及び符号化回路（１１）に供給し
うる。またスイッチ（２５７）及び（２５６）はＡ／Ｄ
及びＤ／Ａ系アドアドレス発生回路５３）のＲＡＭアド
レスを与える必要があるときに、例えば割り込みの形で
Ａ／Ｄ及びＤ／Ａ系アドアドレス発生回路５３）のＲＡ
Ｍアドレスを出力できるようになっている。もちろん、
端子（２５８）及び（２５９）をそれぞれ２つに分は各
ＲＡＭ毎にアドレスを与えるようにしてもよいが一般的
にはアドレスの本数を削減するために共通化し、ＲＡＭ
への書き込み信号やＲＡＭのチップセレクト入力信号に
よって制御しているので本図のような構成としている。

上述のごとく、この実施例では再生時のデータ書き込み
と記録時のデータ読み出し、及び訂正と符号化を行なう
基本的な回路は記録再生時に共用できるものの、必要な
りロック等が異なり別のＲＡＭアドレスが指定されうる
ので時分割にて使用し、またＤ／Ａ、　Ａ／Ｄ系の回路
は書き込み読み出しの違いはあるものの同一のＲＡＭア
ドレスとすることが可能であるので、結果として、通常
の記録再生ができるような制御を行なえば、ダビング時
にも何ら不都合はない。

なお、実際には補正回路（１３）を通った場合、そこで
数サンプル分の時間遅延が生じてしまい、厳密にはダビ
ング時に同一のＲＡＭアドレスに同一のデータを書き込
むことはできない。従って、サンプル単位まで全く同一
のダビングを行ないたい場合には、記録系のＡ／Ｄ系の
ＲＡＭアドレスに操作を加えることが必要であるが、実
用」二はこの遅延は問題とならない。

また上記実施例では誤り訂正及び符号化回路（１１）を
記録再生時に共通に使用しているが、これが可能なこと
は例えば特開昭５９−２５４４７号公報等により知られ
ており、またこの方法によらずども一般にその回路の一
部を共用化できるので、本発明のような制御により時分
割にて使用できる。

さらに上記実施例では復調及びパリティチェック回路（
６）と変調回路（２６）を別個に示したが、これらも機
能的にはその一部ないし、かなりの部分を共通化できる
ことはいうまでもなく知られたところである。

また上記実施例では説明の簡単化のため、再生系と記録
系をそれぞれ独立に説明し、２つのうち一方は再生のみ
、他方は記録のみが可能であるように示しているが、そ
れぞれ記録、再生能能を持たせることは可能であるが、
信号処理系を１系統しかもたない場合、同時に再生モー
ドにしたり記録モードにしたりできないのも明らかであ
ろう。

［発明の効果］ 以上のように、この発明によればダビングを行ないうる
テープレコーダにおいて、デジダル信号処理部分詮再生
系と記録系にて共用、もしくは時分割にて行なうよう構
成したので１回路規模は基本的に通常の記録再生を行な
う場合とほとんで増加させずにダビングが行なえ、しか
も上述の説明から明らかなようにＤ／Ａコンバータ、Ａ
／Ｄコンバータを介さずにダビングを行なうデジタルダ
ビングとしたので、音質を劣化させずに良好なダビング
が行なえるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるテープレコーダの構
成を示すブロック図、第２図は第１図の要部における動
作を示すタイミング図、第３図は第１図中に示されるＲ
ＡＭアドレス発生回路（２５）の詳細な構成を示すブロ
ック図である。 図において、（１）は磁気テープ（記録媒体）、（２）
は第１のドラム（再生手段）、（５）　（７）　（８）
　（９）　（１２）（１５）　（１８）　（２０）　（
２１）　（２２）　（２３）　（２７）はスイッチ、（
６）は復調及びパリティチェック回路、（１１）は誤り
訂正及び符号化回路（誤り訂正及び符号化手段）。 （１３）は補正回路（データ補正手段）、（１４）はＤ
／Ａコンバータ、（１９）はＡ／Ｄコンバータ、（２５
）はＲＡＭアドレス発生回路（アドレス指定手段）、（
２６）は変調回路、（２９）は第２のドラム（記録手段
）、（３０）はクロック発生回路、（３１）（３２）は
ヘッド（再生手段）、（４１）（４２）に再生アンプ、
（１０１）はＲＡＭ−Ａ（第１のデータ記憶手段）、（
１０２）はＲＡＭ−Ｂ（第１のデータ記憶手段）、（２
４１）はＲＡＭ−Ｃ（第２のデータ記憶手段）、（２４
２）はＲＡＭ−Ｄ（第２のデータ記憶手段）、（２８１
）（２８２）は記録アンプ、（３０１）　（３０２）は
ヘッド（記録手段）である。 なお、図中同一符号は同一、又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）所定時間のデジタル信号が、回転するヘッドと記
   録媒体との対接期間に時間軸圧縮され、この圧縮された
   デジタル信号により上記ヘッドから上記記録媒体に対し
   て記録並びに再生を行なうテープレコーダにおいて、少
   なくとも上記記録媒体の再生を行なう第１のドラムと、
   この第１のドラム上に設けられた第１のヘッドとからな
   る再生手段と、少なくとも上記記録媒体に対して記録を
   行なう第２のドラムと、この第２のドラム上に設けられ
   た第２のヘッドとからなる記録手段と、上記第１のヘッ
   ドにより再生された信号を書き込む第１のデータ記憶手
   段と、上記第２のヘッドから記録すべき信号を保持する
   第２のデータ記憶手段と、上記第１及び第２のデータ記
   憶手段に対し、データの読み書きを行なうべきアドレス
   を指定するアドレス指定手段と、データ誤りを訂正、あ
   るいは符号を付加する誤り訂正及び符号化手段と、上記
   再生時、データの補正を行なうデータ補正手段とを具備
   し、上記第１のヘッドより再生されたデジタル信号が上
   記データ補正手段にて処理された後のデータを上記第２
   の記憶手段に書き込み、上記第１の記憶手段に再生デー
   タを書き込む間に上記第２の記憶手段に保持されている
   データを上記誤り訂正及び符号化手段に送り、訂正符号
   を付加し、かつ上記第１の記憶手段に書き込まれたデー
   タを誤り訂正を行なう間に上記第２のデータ記憶手段に
   保持されたデータを、第２のヘッドから記録媒体に記録
   するよう制御したことを特徴とするテープレコーダ。
2. （２）上記アドレス指定手段は、少なくとも再生データ
   を書き込み、あるいは記録ヘッドに読み出すための第１
   のアドレス指定手段と、誤り訂正や符号化を行なうため
   の第２のアドレス指定手段と、上記補正手段にデータを
   読み出し、あるいは記録すべきデータを書き込むための
   第２のアドレス指定手段とを有し、上記第１のヘッドに
   て再生を行ないながら上記第２のヘッドにて記録を行な
   うにあたり、再生側の第１の記憶手段及び記録側の第２
   の記憶手段に対し、上記第１および第２のアドレス指定
   手段は記録媒体がヘッドに対接するか否かで、それぞれ
   交互に選択して供給され、また第３のアドレス指定手段
   は第１及び第２の記憶手段に共通に供給するよう構成し
   たことを特徴とする特許請求の範囲第１項記載のテープ
   レコーダ。