JPS6040569A - Pcm信号の再生装置 - Google Patents
Pcm信号の再生装置Info
- Publication number
- JPS6040569A JPS6040569A JP14636683A JP14636683A JPS6040569A JP S6040569 A JPS6040569 A JP S6040569A JP 14636683 A JP14636683 A JP 14636683A JP 14636683 A JP14636683 A JP 14636683A JP S6040569 A JPS6040569 A JP S6040569A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- pcm
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、PCM信号を安定に再生するPCM信号の再
生装置に関するもので、特にp c M信号がバースト
状に記録される場合に適したPCM信号の再生装置に関
するものである。
生装置に関するもので、特にp c M信号がバースト
状に記録される場合に適したPCM信号の再生装置に関
するものである。
ビデオテープレコーダ(以下,VTRと略称する)の音
声fPCM信号に変換し、映像信号が記録されるビデオ
トラックの一部分に、このPCM信号全時間圧縮して記
録するシステムにおいて、再生時KP CM信号以外の
信号(映像信号や雑音)が入力されると、用いられてい
る誤り検出符号の能力によっては一定の確率で、正しい
データとみガされてしまうことがある。
声fPCM信号に変換し、映像信号が記録されるビデオ
トラックの一部分に、このPCM信号全時間圧縮して記
録するシステムにおいて、再生時KP CM信号以外の
信号(映像信号や雑音)が入力されると、用いられてい
る誤り検出符号の能力によっては一定の確率で、正しい
データとみガされてしまうことがある。
これ全防止するためにはF CM信号の正し一開始位置
及び終了位置を検出する必要がある。
及び終了位置を検出する必要がある。
この解決策の一つとして、PCM信号の前後に、信号の
開始及び終了上水す特定の信号全記録I7ておく方法が
考えられている。すなわち、開始信号全検出することに
よりPCM信号処理回路全入力可能状態に設定し、この
後に再生されるPCM信号のデータ部分を処理し、終了
信号の検出とともにその処理全終了させるわけである。
開始及び終了上水す特定の信号全記録I7ておく方法が
考えられている。すなわち、開始信号全検出することに
よりPCM信号処理回路全入力可能状態に設定し、この
後に再生されるPCM信号のデータ部分を処理し、終了
信号の検出とともにその処理全終了させるわけである。
この場合は、明らかなように、とれらの開始及び終了信
号が正[7く検出されなければ正しいデータ処理が行な
われないので、PCB信号処理の立場から考えると、上
記の開始卦よび終了信号がドロップアウト等のエラー発
生により失われてl−ようことを考慮し、前記開始、終
了信号音、できるたけ長い時間、つ壕り広い幅にわたっ
て記録しでおくことが望しい。
号が正[7く検出されなければ正しいデータ処理が行な
われないので、PCB信号処理の立場から考えると、上
記の開始卦よび終了信号がドロップアウト等のエラー発
生により失われてl−ようことを考慮し、前記開始、終
了信号音、できるたけ長い時間、つ壕り広い幅にわたっ
て記録しでおくことが望しい。
しかしながら、第1図に示すような時間関係にP CA
I信号1と、映像信号2とが配置されるため、前述の開
始信号3、終了信号4全含めたPCM信号部が長時間記
録されると、ロータリートランスのクロストーク等によ
り、映像再生中の反対チャンネルに悪影響上皮すように
なる。
I信号1と、映像信号2とが配置されるため、前述の開
始信号3、終了信号4全含めたPCM信号部が長時間記
録されると、ロータリートランスのクロストーク等によ
り、映像再生中の反対チャンネルに悪影響上皮すように
なる。
また、第1図に示す映像切換イめ一部5が、実線で示す
正規の位置より、点線で示すように、PCB信号側にず
れてしまった場合には、正規の時の再生映像信号6とし
て、7に示すようにpcpt信号の一部が再生されてし
まい、画面上にノイズとなって現れる。
正規の位置より、点線で示すように、PCB信号側にず
れてしまった場合には、正規の時の再生映像信号6とし
て、7に示すようにpcpt信号の一部が再生されてし
まい、画面上にノイズとなって現れる。
このような位置ずれは、特に家庭用VTR(/Cとって
は避は難い現象であり、映像信号処理の立場からはPC
M信号はなるべく短かく、かつ、映像信号との間隔が大
きく取られることが望まれていた。
は避は難い現象であり、映像信号処理の立場からはPC
M信号はなるべく短かく、かつ、映像信号との間隔が大
きく取られることが望まれていた。
本発明h Ai+述の欠点全除去するためになされたも
ので、その目的は%特別な信号7kPcM信号に付加す
ることなく、PCM信号の終了位置を検出し、正確な信
号処理を行なうこと全可能とするPCM信号の再生装置
全提供することにある。
ので、その目的は%特別な信号7kPcM信号に付加す
ることなく、PCM信号の終了位置を検出し、正確な信
号処理を行なうこと全可能とするPCM信号の再生装置
全提供することにある。
前記の目的全達成するために、本発明はPCM信号中の
各データブロックに付加されているアドレス信号、およ
び誤り検出符号の検出結果を用いて、PCAf信号部の
終了点の判断を行なうように構成した点に特徴がある。
各データブロックに付加されているアドレス信号、およ
び誤り検出符号の検出結果を用いて、PCAf信号部の
終了点の判断を行なうように構成した点に特徴がある。
以下に、図面全参照して、本発明の詳細な説明する。第
2図は本発明の一実施例を示すPCM信号の再生装置の
ブロック図である。
2図は本発明の一実施例を示すPCM信号の再生装置の
ブロック図である。
第2図において、復調回路10はPCM信号部分を抜き
出した再生信号19ヲ入力とし、その出力側は同期信号
検出保護回路110入力側に接続されている。この同期
信号検出保瞳回路11の出力側は、誤り検出回路12と
、この誤り検出回路の検出結果が判明するまでデータ全
保持しておくバッファメモリ13と、各データブロック
のアドレス信号を保持するラッチ回路14と、デ・イン
ターリーブ用メモリー15のためのアドレス全生成する
アドレス回路160入力側とに夫々接続されてしる。
出した再生信号19ヲ入力とし、その出力側は同期信号
検出保護回路110入力側に接続されている。この同期
信号検出保瞳回路11の出力側は、誤り検出回路12と
、この誤り検出回路の検出結果が判明するまでデータ全
保持しておくバッファメモリ13と、各データブロック
のアドレス信号を保持するラッチ回路14と、デ・イン
ターリーブ用メモリー15のためのアドレス全生成する
アドレス回路160入力側とに夫々接続されてしる。
前記誤り検出回路12の出力側は、バッファメモリ16
とラッチ回路14の入力側に接続されてbる。捷た、前
記デ・インターリーブ用メモリー15の入力側には、前
記バッファメモリ13と、アドレス回路16と、也り訂
正回路17との各出力側が接続される。該デ・インター
リーブ用メモリの出力側ばDA変換器18に接続されて
しへる。
とラッチ回路14の入力側に接続されてbる。捷た、前
記デ・インターリーブ用メモリー15の入力側には、前
記バッファメモリ13と、アドレス回路16と、也り訂
正回路17との各出力側が接続される。該デ・インター
リーブ用メモリの出力側ばDA変換器18に接続されて
しへる。
PCM信号の1データブロツクの構成は、第3図に示す
ように、6ビツト・の同期信号30.8ビツトのアドレ
ス信号61.8ビツト×8ワードのデータ32.8ビツ
ト×2ワードの誤り訂正符号33.16ビツトのCRC
C(巡回睦り検査)符号345の107ビソトよりなる
。そして1フィールド区間、すなわち、第1図に示す1
バ一スト期間には、162のデータブロックが詮まれで
いる。
ように、6ビツト・の同期信号30.8ビツトのアドレ
ス信号61.8ビツト×8ワードのデータ32.8ビツ
ト×2ワードの誤り訂正符号33.16ビツトのCRC
C(巡回睦り検査)符号345の107ビソトよりなる
。そして1フィールド区間、すなわち、第1図に示す1
バ一スト期間には、162のデータブロックが詮まれで
いる。
ここで、アドレス信号tま、先頭のデータブロックに「
0」、次のブロックに「1」、次が「2」というように
順次記録され、最終のブロックVこは「131Jが記録
される。
0」、次のブロックに「1」、次が「2」というように
順次記録され、最終のブロックVこは「131Jが記録
される。
第1図に示した映像切換信号5により、紀1チャンネル
d1の再生信号及び第2チヤンネルch2の再生信号か
らPCM信号部分を抜き出した再生信号19は、り調回
路10でNRZデータ20に変換され、同期信号検出保
護回路11に供給印加されて同期信号の検出が行なわれ
、検出信号21がアドレス回路16へ出力される。
d1の再生信号及び第2チヤンネルch2の再生信号か
らPCM信号部分を抜き出した再生信号19は、り調回
路10でNRZデータ20に変換され、同期信号検出保
護回路11に供給印加されて同期信号の検出が行なわれ
、検出信号21がアドレス回路16へ出力される。
ここで、同期信号部分にエラーが生じUFIM信号の検
出が行なえなかった場合には、同期信号検出保護回路1
11Cより、以前に検出された同期信号の位置から構成
される装置に疑似検出1g号を出力する。
出が行なえなかった場合には、同期信号検出保護回路1
11Cより、以前に検出された同期信号の位置から構成
される装置に疑似検出1g号を出力する。
誤り検出回路12ば、前記同期検出信号をもとにして、
CRCC符号34の検青奮行なう。また、この検査が終
了するまでの間、データブロック内のデータ、および峡
り訂正符号をバッファメモリ13に保持しておく。
CRCC符号34の検青奮行なう。また、この検査が終
了するまでの間、データブロック内のデータ、および峡
り訂正符号をバッファメモリ13に保持しておく。
一方、ラッチ回路14は、前記同期検出信号をもとにし
て、後続の8ビット全アドレス信号として保持する。こ
うして得られたアドレス信号は、誤り検出回路12よシ
得られる誤り判別信号22とともにアドレス回路16に
送られる。
て、後続の8ビット全アドレス信号として保持する。こ
うして得られたアドレス信号は、誤り検出回路12よシ
得られる誤り判別信号22とともにアドレス回路16に
送られる。
アドレス回路16では、誤り判別信号22が「正」を示
すときKは、ラッチ回路14から送られてきたアドレス
信号26全アドレス値として取り込み、「誤」を示すと
きには、アドレス値を1データブロツクぶん進める。
すときKは、ラッチ回路14から送られてきたアドレス
信号26全アドレス値として取り込み、「誤」を示すと
きには、アドレス値を1データブロツクぶん進める。
バッファメモリ13に保持されたデータは、前記の動作
でアドレスが確定した後、誤り判別信号22が「正」上
水しているときにはその保持されたデータ全、「阻」を
示すときには「誤」を表示するデータパターンを、デ・
インターリーフ 。
でアドレスが確定した後、誤り判別信号22が「正」上
水しているときにはその保持されたデータ全、「阻」を
示すときには「誤」を表示するデータパターンを、デ・
インターリーフ 。
ブ用メモリー15に書き込む。
アドレス値として最大値r 131 Jが取り込まれる
か、あるーば1ブロック分進めることにより「131」
となシ、デ・インターリーブ用メモリー15への書き
込み動作が終了すると、信号取り込み動作が終了となり
、引きつづいて、誤り訂正回路17による訂正が行なわ
れる。そして、訂正後、デ・インターリーブ用メモリー
15に書き込まれたデータがDA変換器18へ読み出さ
れてオーディオ信号24となる。
か、あるーば1ブロック分進めることにより「131」
となシ、デ・インターリーブ用メモリー15への書き
込み動作が終了すると、信号取り込み動作が終了となり
、引きつづいて、誤り訂正回路17による訂正が行なわ
れる。そして、訂正後、デ・インターリーブ用メモリー
15に書き込まれたデータがDA変換器18へ読み出さ
れてオーディオ信号24となる。
第4図は前記第2図における破線で囲んだ部分、つまり
、ラッチ回路14、アドレス回路16、およびデ・イン
ターリーブ用メモリー15の詳細な構成を示すブロック
図である。
、ラッチ回路14、アドレス回路16、およびデ・イン
ターリーブ用メモリー15の詳細な構成を示すブロック
図である。
第4図において、50はデータブロック中のアドレス信
号全保持する8ビツトの長さを持つランチ、51はVT
Rからの信号の誤りが判別され、後述するメモリー61
.62に書き込みを行なう時、および訂正動作時に動作
する132進のアドレスカウンタ、52は前記書き込み
時および訂正時のデータ分散用アドレスROMである。
号全保持する8ビツトの長さを持つランチ、51はVT
Rからの信号の誤りが判別され、後述するメモリー61
.62に書き込みを行なう時、および訂正動作時に動作
する132進のアドレスカウンタ、52は前記書き込み
時および訂正時のデータ分散用アドレスROMである。
56はアドレスカウンタ51の出力とアドレスROM5
2の出力とを加算して実際のメモリーアドレスを生成す
る加算器、54はアドレスカウンタ51の値が「161
」になり、かつ、データの書き込みが終了したときに終
了信号全発生する識別回路としてのデコーダである。
2の出力とを加算して実際のメモリーアドレスを生成す
る加算器、54はアドレスカウンタ51の値が「161
」になり、かつ、データの書き込みが終了したときに終
了信号全発生する識別回路としてのデコーダである。
55はPCM信号がVTRから再生されるおおよその地
点を示す書き込み準備信号101によりセットサレ、デ
コーダ54の出力により、リセットされるSRラッチ(
Sはセット、Rけリセットを表わす)、56はSRラッ
チ56の出力により、アドレスカウンタ51およびアド
レスROM52に供給されるクロック信号金切り換える
スイッチである。
点を示す書き込み準備信号101によりセットサレ、デ
コーダ54の出力により、リセットされるSRラッチ(
Sはセット、Rけリセットを表わす)、56はSRラッ
チ56の出力により、アドレスカウンタ51およびアド
レスROM52に供給されるクロック信号金切り換える
スイッチである。
57け、同様にSRラッチ56の出力により、VTRか
ら得られるNRZデータと、瞑り訂正回路17からのデ
ータ26と全切り換えるマルチプレクサ、58ハ、DA
変換器18へのデータ読み出し用のアドレスカウンタ、
59ば、デ争インターリーブを行なうためのアドレスR
OM、6CNdアドレスカウンタ58の出力とアドレス
ROM59の出力とを加算する加算器である。
ら得られるNRZデータと、瞑り訂正回路17からのデ
ータ26と全切り換えるマルチプレクサ、58ハ、DA
変換器18へのデータ読み出し用のアドレスカウンタ、
59ば、デ争インターリーブを行なうためのアドレスR
OM、6CNdアドレスカウンタ58の出力とアドレス
ROM59の出力とを加算する加算器である。
また、61及び62け、1フィールド分、すなわち13
2ブロツクのデータおよび訂正符号を記憶する容量をそ
れぞねが有して込るメモIJ−163゜64は、メモリ
ー61.62に加算器55.60の出力を振り分けるマ
ルチプレクサ、 65.66は、メモリー61.62の
データfDA変換器1Bとマルチプレクサ57とへ振り
分けるマルチプレクサである。
2ブロツクのデータおよび訂正符号を記憶する容量をそ
れぞねが有して込るメモIJ−163゜64は、メモリ
ー61.62に加算器55.60の出力を振り分けるマ
ルチプレクサ、 65.66は、メモリー61.62の
データfDA変換器1Bとマルチプレクサ57とへ振り
分けるマルチプレクサである。
コレラのマルチプレクサ63〜(54i、フィールド切
換信号100に」:す1フイールドととI/C切り換え
られる。すなわち、一方のメモリーが書き込みおよび訂
正を行なってしるフィールドでは、他方のメモリーでは
DA変換器18への出力が行々われ、次のフィールドで
はこの動作が逆になる。
換信号100に」:す1フイールドととI/C切り換え
られる。すなわち、一方のメモリーが書き込みおよび訂
正を行なってしるフィールドでは、他方のメモリーでは
DA変換器18への出力が行々われ、次のフィールドで
はこの動作が逆になる。
なお、前記SRラッチ55と切り換えスイッチ56およ
びマルチプレクサ57ば、デコーダ54からの出カケ受
けて再生動作全切り換える制御回路全構成する。
びマルチプレクサ57ば、デコーダ54からの出カケ受
けて再生動作全切り換える制御回路全構成する。
次に、第5図に示すタイムチャートを8照して前記第4
図の動作を説明する。書き込み準備信号101ば、PC
M信号1のおおよその位置を知るためのものであり、映
像切換信号5の変化点を検出し、これ全遅延して得る方
法や、VTRのサーボ回路から得る方法がある。
図の動作を説明する。書き込み準備信号101ば、PC
M信号1のおおよその位置を知るためのものであり、映
像切換信号5の変化点を検出し、これ全遅延して得る方
法や、VTRのサーボ回路から得る方法がある。
この書き込み準備信号101によりSRラッチ55がセ
ットされると、スイッチ56は接点α、α′側を閉成し
て同期検出信号21および書き込みROMクロック10
5を選択する。一方、マルチプレクサ57は、バッファ
メモリ13の出力25ヲ選択する。
ットされると、スイッチ56は接点α、α′側を閉成し
て同期検出信号21および書き込みROMクロック10
5を選択する。一方、マルチプレクサ57は、バッファ
メモリ13の出力25ヲ選択する。
次に、同期信号が検出されると、該同期検出信号21が
出力される。この同期検出信号により、アドレスカウン
タ51はカウントが進められる訳であるが、最初の同期
検出信号21の出力時にはバッファメモリ13にデータ
が保持されていないので、このカウント動作は行なわれ
ない。
出力される。この同期検出信号により、アドレスカウン
タ51はカウントが進められる訳であるが、最初の同期
検出信号21の出力時にはバッファメモリ13にデータ
が保持されていないので、このカウント動作は行なわれ
ない。
また、この同期検出信号21より8データ後に1
ラッチパルス102が生成され、ラッチ50にアドレス
信号がラッチされ、その後のデータおよび訂正符号はバ
ッファメモリ13に保持される。
信号がラッチされ、その後のデータおよび訂正符号はバ
ッファメモリ13に保持される。
誤り判定信号22が「正」、すなわちH”であると、ゲ
ート67はロードパルス103全アドレスカウンタ51
へ供給し、「誤」、すなわち′L”であると、これを阻
止する。ロードパルス103は、2回目の同期検出信号
21とラッチパルス102との間に生成され、以降、同
様に同期検出信号21ごとに生成される。
ート67はロードパルス103全アドレスカウンタ51
へ供給し、「誤」、すなわち′L”であると、これを阻
止する。ロードパルス103は、2回目の同期検出信号
21とラッチパルス102との間に生成され、以降、同
様に同期検出信号21ごとに生成される。
したがって、誤り検出結果が「正」であれば、ラッチ5
0に保持されたデータがアドレスカウンタ51に転送さ
れ、「誤」であれば同期検出信号21により進められる
値にアドレスカウンタ51が設定される。
0に保持されたデータがアドレスカウンタ51に転送さ
れ、「誤」であれば同期検出信号21により進められる
値にアドレスカウンタ51が設定される。
メモリー61あるいは62への書き込みは、1データブ
ロツク中に、1ワードずつ10回行なわれ、書き込みR
OMクロック105はこれに対応して生成される。
ロツク中に、1ワードずつ10回行なわれ、書き込みR
OMクロック105はこれに対応して生成される。
以上の動作を繰り返すことにより、アドレス2
カウンタ51の値が1131」に達し、このアドレスr
1g1Jでの書き込みが終了すると、デコーダ54より
終了パルス107が出力され、SRラッチ55をリセッ
トする。
1g1Jでの書き込みが終了すると、デコーダ54より
終了パルス107が出力され、SRラッチ55をリセッ
トする。
その結果、スイッチ56は接点A 、 A’側に切り換
す、訂正アドレスクロック104、訂正ROMクロック
106を選[し、一方、マルチプレクサ57は、訂正回
路17からのデータ26會選択する。
す、訂正アドレスクロック104、訂正ROMクロック
106を選[し、一方、マルチプレクサ57は、訂正回
路17からのデータ26會選択する。
以上のようにして、アドレス信号全検出することにより
、PCM信号の正確な開始点、終了点を検知することが
できる。
、PCM信号の正確な開始点、終了点を検知することが
できる。
この方式によれば、V1’Hの再生信号中にエラーが多
くなった場合でも、アドレスが自動的に進められるため
正確な終了点を得ることが可能となり、安定なオーディ
オ再生信号金得ることができる。
くなった場合でも、アドレスが自動的に進められるため
正確な終了点を得ることが可能となり、安定なオーディ
オ再生信号金得ることができる。
以上の説明から明らかなように本発明によれば、つぎの
ような効果が達成される。
ような効果が達成される。
(1)特別な終了信号fPCM信号に付加するととなく
pcu信号の正確な終了点の検出が可能となるので、
PCM信号と映像信号との間隔を大きくとることができ
、P CAf信号以外の映像信号や雑音y、(p c
Jデータと間違えて取り込んでしまう現象を防止できる
。
pcu信号の正確な終了点の検出が可能となるので、
PCM信号と映像信号との間隔を大きくとることができ
、P CAf信号以外の映像信号や雑音y、(p c
Jデータと間違えて取り込んでしまう現象を防止できる
。
(2) エラーの発生確率が高く、終了位置の識別が正
しく行なえないような家庭用VTRにおりでも、正確な
終了位置の検出が可能である。
しく行なえないような家庭用VTRにおりでも、正確な
終了位置の検出が可能である。
第1図は音声信号fP CM信号化したVTRの信号構
成図、第2図は本発明による一実施例ノフロック図、第
3図はPCM信号のブロック構成図、第4図は第2図中
破線で囲んだ部分の詳細なブロック構成図、第5図は本
実施例のタイムチャートである。 11・・・同期信号検出保獲回路 12・・・誤り検出回路 14・・・アドレス信号ラッチ回路 16・・メモリーアドレス回路 50・・・ラッチ 15゜ 51・・・アドレスカウンタ 54・・・デコーダ55
・・・SRラッチ 57・・・マルチプレクサ67・・
・ゲート回路 16゜
成図、第2図は本発明による一実施例ノフロック図、第
3図はPCM信号のブロック構成図、第4図は第2図中
破線で囲んだ部分の詳細なブロック構成図、第5図は本
実施例のタイムチャートである。 11・・・同期信号検出保獲回路 12・・・誤り検出回路 14・・・アドレス信号ラッチ回路 16・・メモリーアドレス回路 50・・・ラッチ 15゜ 51・・・アドレスカウンタ 54・・・デコーダ55
・・・SRラッチ 57・・・マルチプレクサ67・・
・ゲート回路 16゜
Claims (2)
- (1) 音声信号fPcMPc化して該P CM信号の
複斂個を群とし、この群に個有のアドレス信号と該アド
レス信号および前記複藪個のPCM信号の誤りを検出す
るための誤り検出符号とを付加してデータブロックを構
成し、このデータブロックの所定数がまとめて記憶され
たPCM信号の再生装置において、再生した前記PCM
信号のチータブロック中のアドレス信号を保持する保持
回路と、前記データブロック中の誤りの有無を判別する
誤り検出回路と、前記誤り検出回路の誤り判別信号が[
正1を示したときは前記保持回路のアドレス値が転送さ
れ、一方該誤り判別信号が「峡り」を示したときは前記
アドレス値が1デ一タブロツク分進められるアドレスカ
ウンタと、このアドレスカウンタのカウント値が所定値
になったとき、PCM信号の再生終了と識別して出力を
出す識別回路と、この識別回路の出力を受けて再生動作
會切り換える制御回路とを有することを特徴とするPC
M信号の再生装置。 - (2) 識別回路をデコーダで構成し、制御回路をセッ
ト・リセットラッチとマルチプレクサおよび切り換えス
イッチとで構成したことを特徴とする特許 PCM信号の再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14636683A JPS6040569A (ja) | 1983-08-12 | 1983-08-12 | Pcm信号の再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14636683A JPS6040569A (ja) | 1983-08-12 | 1983-08-12 | Pcm信号の再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6040569A true JPS6040569A (ja) | 1985-03-02 |
JPH0546032B2 JPH0546032B2 (ja) | 1993-07-12 |
Family
ID=15406091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14636683A Granted JPS6040569A (ja) | 1983-08-12 | 1983-08-12 | Pcm信号の再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6040569A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61287079A (ja) * | 1985-06-13 | 1986-12-17 | Mitsubishi Electric Corp | デイジタル信号再生装置 |
JPH0479077A (ja) * | 1990-07-20 | 1992-03-12 | Kenwood Corp | Cd―woディスクの追記方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59217215A (ja) * | 1983-05-23 | 1984-12-07 | Mitsubishi Electric Corp | アドレス設定装置 |
-
1983
- 1983-08-12 JP JP14636683A patent/JPS6040569A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59217215A (ja) * | 1983-05-23 | 1984-12-07 | Mitsubishi Electric Corp | アドレス設定装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61287079A (ja) * | 1985-06-13 | 1986-12-17 | Mitsubishi Electric Corp | デイジタル信号再生装置 |
JPH0479077A (ja) * | 1990-07-20 | 1992-03-12 | Kenwood Corp | Cd―woディスクの追記方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0546032B2 (ja) | 1993-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0770177B2 (ja) | ディジタル信号再生装置 | |
KR850006958A (ko) | 로터리 헤드 방식의 pcm 기록 및 재생 방법과 그 시스템 | |
US4577237A (en) | Error correction in digital television signals | |
WO1984002999A1 (en) | Apparatus for processing pcm signal | |
JPH0345476B2 (ja) | ||
KR910008396B1 (ko) | 메모리 제어장치 | |
JPH0312874A (ja) | ディジタル信号再生装置 | |
JPS6040569A (ja) | Pcm信号の再生装置 | |
JPS61107506A (ja) | デイジタル信号再生装置 | |
JPS59175011A (ja) | Pcm信号再生方式 | |
US4796243A (en) | Time base correcting apparatus | |
JPS63160068A (ja) | デイジタル信号の時間軸補正装置 | |
JP2702950B2 (ja) | Pcm信号記録再生装置 | |
JP3768640B2 (ja) | 再生装置 | |
JPS61287079A (ja) | デイジタル信号再生装置 | |
JPS6390075A (ja) | デイジタル信号復調装置 | |
JP2906619B2 (ja) | 磁気記録再生装置 | |
JPS59110012A (ja) | Pcm信号記録方式 | |
JPS5851323B2 (ja) | 誤り検出方式 | |
JPS61219222A (ja) | 誤り訂正符号の復号方法 | |
JPS5990440A (ja) | デ−タ伝送装置 | |
JPS60256990A (ja) | 磁気記録装置および磁気再生装置 | |
JPS601675A (ja) | 誤り検出回路 | |
JPS60256989A (ja) | 誤り訂正装置 | |
JPH0756736B2 (ja) | エラ−訂正符号の復号装置 |