JPS6390075A

JPS6390075A - デイジタル信号復調装置

Info

Publication number: JPS6390075A
Application number: JP61234956A
Authority: JP
Inventors: Kazuo Hikawa; 和生飛河; Yasuo Inoue; 井上　靖夫
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1986-10-02
Filing date: 1986-10-02
Publication date: 1988-04-20
Also published as: KR880005739A; US4870647A; DE3733270A1; GB2197165B; GB8723207D0; DE3733270C2; GB2197165A; KR900007373B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明はディジタル信号復調装置に係り、特に記録媒体
から再生された被変調ディジタル信号を復調した後、パ
リティを用いて訂正演算を行ない、正しい復調データを
得る復調装置に関する。

従来の技術従来より、アナログオーディオ信号をパルス符号変調（
ＰＣＭ）Ｌ、、て得たＰＧＭ音声データを、所定の変調
方式で変調し、これにより得られた被変調ＰＣＭ音声デ
ータを記録媒体に記録し、これを再生するディジタル信
号記録再生装置又は再生専用のディジタル信号再生装置
が種々知られている。これらのディジタル信号記録再生
装置又はディジタル信号再生装置において再生されるべ
き記録媒体の既記縁ディジタル信号中には、再生時の信
号のドロップアウト等により再生データの符号誤りがあ
っても、それを検出して正しいデータに訂正復元するた
めに各種のパリティコードが付加されており、再生時に
付加されたパリティコードとその生成要素（データ）と
を用いたパリティ演算によりデータの誤りを検出し、更
に所定訂正演算を行なってそれを正しいデータに訂正復
元するようにしていた。

発明が解決しようとする問題点しかるに、再生時のドロップアウト等により再生信号の
一部欠落が生じたときにも、その欠落期間中に発生する
ノイズがランダムな再生データとして復調回路から出力
されるため、その後のエラー検出訂正回路においてこの
ランダムなデータのパターンによっては、データは誤っ
ているにも拘らず、偶然にバリディ演算によって正しい
データであると判断される場合があり、問題であった。

特に回転ヘッド式ディジタル・オーディオ・テープレコ
ーダ（以下ＲＤＡＴと略す）では、各ブロックの先頭の
方に付加されるＩＤコード及びブロックアドレスの２シ
ンボルは、単純パリティが付加されているのみであるた
め、ランダムなエラーデータの場合に誤ったデータであ
るにも拘らず、正しいと判断してしまう確率が大であっ
た。

また、回路系の負担を減らすためにサブコード信号中に
付加された後述する誤り訂正コードＣ１による誤り訂正
を行なわない場合や、高速サーチ時等には、符号エラー
検出用の単純パリティシンボルを持ち、複数のシンボル
で構成されたデータ（特にＲＤＡＴでは最後のシンボル
にパリティシンボルを持ち、８シンボルを単位として、
この様なサブコードデータを持ち、これを本明細書では
パックと称する）のパリティのみによるデータの正誤の
判断を行なうので、誤って正しいものと判断される確率
が大であった。

本発明は上記の点に鑑み創作されたもので、再生データ
の信頼性を向上することができるディジタル信号復調装
置を提供することを目的とする。

問題点を解決するだめの手段本発明のディジタル信号復調装置は、アナログ情報信号
を変調信号とするディジタルデータにパリティ符号が付
加されたディジタル信号に対して、データに冗長性をも
たせるための変調方式で変調を行なって得た被変調ディ
ジタル信号が記録媒体から再生されて供給され、再生被
変調ディジタル信号中に前記変調方式の冗長部分のデー
タが含まれるか否かを検出する手段と、パリティ符号を
用いてパリティ演算を行なってデータの誤りを検出する
誤り検出手段と、上記変調方式の冗長部分のデータが含
まれていたときは誤り検出手段による誤り検出結果の如
何に拘らず、そのデータの復調データを誤りと判定する
判定手段とより構成したものである。

作用記録媒体から再生された被変調ディジタル信号はデータ
検出手段に供給され、ここでデータに冗長性をたもせる
ための変調方式の冗長部分のデータ、すなわち実際には
使用されないデータの有無を検出される。また、この再
生被変調ディジタル信号は復調された後、誤り検出手段
によりパリティ演算が行なわれてデータの誤りの有無が
検出される。

しかし、データ検出手段により、再生被変調デビジタル
信号中に前記変調方式の予め既知である冗長部分のデー
タが検出されたときは、その復調データは前記誤り検出
手段により誤りの有無の検出結果に無関係に、一義的に
誤りであると判定手段により判定される。換言すると、
誤り検出手段によるパリティ演算の結果圧しいとされ、
かつ、データ検出手段により冗長部分のデータが検出さ
れなかったときにのみ、判定手段はその復調データが正
しいものと判定する。

実施例第１図は本発明装置の一実施例のブロック系統図を示す
。同図中、ドラムモータ１の回転軸２は固定ドラム３の
中央部を回転自在に貫通して回転ドラム４の中央部に固
定されである。回転ドラム４の回転面には、回転ヘッド
５とこれと相対向してもう１個の回転ヘッド（図示せず
）とが取付固定されである。磁気テープ６は回転ドラム
４に対して９０°の角度範囲に亘って斜めに添接巻回さ
れており、更にキャプスタン７及びピンチロー５９に挾
持されて矢印方向へ走行せしめられる。回転ヘッド５及
びもう−個の回転ヘッドは互いにアジマス角度が逆向き
のギャップを有しており、また記録トラックより幅広（
例えば１．５倍）のトラック幅を有しており、回転軸２
及び回転ドラム４と一体的に回転せしめられる。標準モ
ード時には回転ヘッドの回転速度は例えば２０００ｒ１
１１ＩＩで、半速モードの再生時には１１０００ｒｐに
選定されである。

また、キャプスタンモータ８により回転せしめられるキ
ャプスタン７により、磁気テープ６の走行速度は半速モ
ード時には標準モード時の１／２倍の速度に選定されで
ある。

磁気テープ６は記録済磁気テープで、１木のトラック当
り１９６ブロツク長のディジタル信号が記録されており
、１２８ブロツクのＰＣＭデータエリアと、その前後の
領域に配置された各８ブロツクのサブコードエリアその
他からなる。第４図は上記のＰＣＭデータエリア中の１
ブロツクの構成を示し、１ブロツクの最初には同期信号
（シンク）が配置され、以下、ＩＤコード、ブロックア
ドレス、パリティ、全部で３２シンボル（１シンボルは
８ビツト）のＰＣＭデータの順で配置されている。ＰＣ
Ｍデータはアナログオーディオ信号をパルス符号変調（
ＰＣＭ）Ｌ、、て得たディジタルデータ及びそのパリテ
ィ符号や誤り訂正符号などからなる。４シンボル目のパ
リティはＩＤコードとブロックアドレスの誤り検出用の
パリティ符号である。従って、ＩＤコード、ブロックア
ドレス及びパリティは、これらの各ビット単位での２を
法とする加算値がゼロとなれば正しいと判断される。

また、サブコードエリアの１ブロツクの信号フォーマッ
トは第５図に示す通りであり、同期信号（シンク）、各
１シンボル分ずつのワードＷ１゜Ｗ２．パリティ、サブ
」−ドデータＰＣ１〜ＰＣ７及びＰＣパリティなどから
なる。ワードＷ１はＩＤコードであり、Ｗ２の下位４ビ
ツトはブロックアドレスを示す。また、４シンボル目の
パテリイはワードＷ１及びＷ２の誤り検出用のものであ
り、ＰＣパリティはサブコードデータＰＣ１〜ＰＣ７の
誤り検出用のパリテ符号である。

ＰＣ１〜ＰＣパリティからなる８バイトは１バツクと称
され、１ブロツク中には全部で４パツク時系列的に配置
されている。

また、サブコードエリアにおいては、第６図に示す如く
、相隣る２ブロツクにおいてデータが完結するようにな
されており、パック１〜７に対し、ブロック２ｎ＋１の
最後の１パツクには誤り訂正コードとしてＣ１コードが
伺加される。

上記信号フォーマットでＰＣＭデータ及びザブコードは
、各々のシンボルは８ビツトであるが、再生周波数帯域
を狭くし、波形等化を行ない易くするために、データ冗
長性をもたせた変調方式の一例として、８−１０変調（
Ｅ　１ｏｈｔ　ｔｏ　ＴｅｎＭｏｄｕｌａｔｉｏｎ　）
を受りて各シンボルが１０ビツトに変換されてから記録
される。８−１０変調は８ビツトのデータを１０ビツト
に変換し、その冗長性を利用して、符号長を１Ｔ〜４Ｔ
（ただし、■は１データビツトの時間的な長さ）に制限
する変調方式であることは周知の通りである。

ところで、上記変調方式で変調され、かつ、第４図乃至
第６図に示したフォーマットでＰＣＭデ一タやサブコー
ド信号が記録された前記記録済磁気テープ６を高速再生
した場合、回転ヘッド５等の２個の回転ヘッドは第７図
にＦＦ又はＲＥＷで示す如く、複数本の記録トラックＴ
を横切って走査する走査軌跡を描く。ここで、ＦＦは記
録時と同一方向×１に記録済磁気テープ６を高速走行さ
せて再生を行なう順方向高速再生時の走査軌跡で、ＲＥ
Ｗは記録時と逆方向×２に記録済磁気テープ６を高速走
行させて再生を行なう逆方向高速再生時の走査軌跡を示
す。

記録済磁気テープ６上のトラックＴは相隣る２本のトラ
ックが互いにアジマス角の異なる２つの回転ヘッドによ
り順次に記録形成されたものであり、周知のアジマス損
失効果により、記録時と同一のアジマス角のギャップを
有する回転ヘッドにより再生信号が得られ、異なるアジ
マス角のギャップを有する回転ヘッドではその再生出力
レベルが大きく低下するため、上記の高速再生時の再生
信号は第８図に示す如くになる。第８図の破線４１で囲
んだ波形部分を拡大図示したのが第９図である。

第９図中、ＴＡは再生する回転ヘッドと同一アジマス角
の回転ヘッドで記録されたトラックの走査期間を示し、
ＴＢは異なるアジマス角の回転ヘッドで記録されたトラ
ックの走査期間を示す。ここで２００倍速の高速再生時
には、順方向、逆方向共にＴＡは約２．６ブロツクで、
Ｔｅは約１．３ブロツクであり、また５０倍速の高速再
生時は順方向。

逆方向共にＴＡは約１０．４ブロツク、Ｔａは約５．２
ブロツクである（以上はすべて連続ブロック読取長を示
す）。

従って、サブコードエリアのバックは２ブロツク完結の
０１エラー訂正であるが、上記２００倍速の高速再生時
にこのエラー訂正を行なった場合、単純パリティと比較
して読取りＯＫとなるデータが極端に減ってしまい（２
ブロック−７２シンボル連続して読み取れなければなら
ない）、アクセス上に支障があるので、単純パリティに
頼らざるを得ない。単純パリティでは１ブロツク中の最
初の４シンボルが連続で読み取ることができればよく、
又はＰＣＩ〜ＰＣ７及びＰＣパリティの８シンボルが連
続で読み取ることができればよいからである。

しかし、読み取れるデータが増えても、単純パリティで
は上記Ｃ１コードによるエラー訂正に比し、データの信
Ｍ性が低下するので、データの信頼性を上げる必要があ
り、それがシステム全体の信頼性の向上につながる。

本発明は上記の点に鑑みてなされたもので、再び第１図
に戻って説明するに、回転ヘッド５を含む全部で２個の
回転ヘッドにより交互に再生された記録済磁気テープ６
上の既記緑信号は、ロータリートランス（図示せず）及
び再生アンプ１０を通して波形等化回路１１に供給され
、ここで所定の波形等化を行なわれた後、フェーズ・ロ
ックド・ループ（ＰＬＬ）１２に供給される。ＰＬＬ１
２により再生データとこれに位相同期したクロックとが
取り出されて直並列変換器１３に供給される。

直並列変換器１３は第３図（Ａ）に示す如くにシリアル
に入来する再生信号の各１０ビツトのシリアルデータを
１０ビット並列に変換して第３図（Ｄ）に示ず如きタイ
ミングで出力し、復調回路１４、同期検出回路１５及び
本発明の要部をなすテーブルチェック回路１６に夫々供
給する。同期検出回路１５は前記ＰＣＭエリアから再生
された各ブロック信号中の同期信号（第４図にシンクで
示す）及びサブコードエリアから再生された各ブロック
信号中の同期信号（第５図及び第６図に夫々シンクで示
す）を検出し、第３図（Ｂ）に示す正極性の同期信号検
出信号すを発生してタイミング生成回路１７へ供給する
。

タイミング生成回路１７はこの検出信号すの入力に基づ
いて各種のタイミング制御信号を発生する回路で、復調
回路１４には第３図（Ｃ）に示す８−１０変換タイミン
グパルスＣを生成して供給し、また第３図（Ｆ）、（１
）及び（Ｇ）、Ｌｌ）に夫々示すパルスｆ、ｉ及びＱ、
ｊを生成してテーブルチェック回路１６及びパリティチ
ェック回路１８に夫々供給し、更に第３図（Ｈ）に示す
バルスｈを生成してＮＡＮＤ回路１９へ書き込みタイミ
ングパルスとして供給する。更に、タイミング生成回路
１７はアドレス生成回路２０及びザブコードデータ抽出
回路２１にも所定のラッチパルス等を出力する。

復調回路１４は入力再生信号中の被変調ディジタル信号
の１０ビツトのデータを８ビツトに変換する復調を行な
って、これにより得られた復調データを第３図（Ｅ）に
示す如きタイミングで８ビット並列に出力し、テーブル
チェック回路１６、パリティチェック回路１８、アドレ
ス生成回路２０、ザブコードデータ抽出回路２１及びＲ
ＡＭ（ランダム・アクセス・メモリ）２３に夫々供給す
る。なお、第３図（Ａ＞、（Ｄ）及び（Ｅ）に示すデー
タ中、５ＹＮＣはブロックの始まりを示す同期信号、Ｉ
ＤはＩＤコード、ＢＡはブロックアドレス、Ｐはパリテ
ィを示し、ＢＯ等はデータを示す。

アドレス生成回路２０はＲＡＭ２２のアドレス信号を生
成してＲＡＭ２２に供給する。また、ザブコードデータ
抽出回路２１は復調データ中のザブコードをタイミング
生成回路１７よりのラッチパルスによりラッチし、それ
により得られたデータ（例えばＩＤコード、ブロックア
ドレスなど）をＲＡＭ２２に供給する。また、パリティ
チェック回路１８は第３図（Ｊ）に示すパルスｊをクリ
アパルスとして印加された後、第３図（Ｅ）に示す復調
データ中のＩＤコード（ＩＤ）、ブロックアドレス（Ｂ
Ａ＞及びパリティ（Ｐ）を夫々取り込み、これらに基づ
いてＩＤコード、ブロックアドレスの誤りの有無を検出
し、パリティチェックの結果、それらのデータが正しい
場合は例えばハイレベルの信号を発生してＮＡＮＤ回路
１つへ供給する。

ところで、再生被変調ディジタル信号は８−１０変調方
式で変調されているが、この変調方式は２８個のデータ
を２１０種類の］−ドで表わすため、当然に（（２リ−
２８）　／２１］）　Ｘ　１００（％）の冗長度をもち
、実際に使用されないコードが（２”−２８）個存在す
ることになる。ただし、−１Ｆ＋　　　− 同期信号は８−１０変換されていないので、実際には（
（（２ｖ３−２８）−２）／２１０）ｘ　１００（％）
の冗長度をもつ。

本発明は上記の点に着目し、テーブルチェック回路１６
により、上記変調方式によって本来存在しない、実際に
使用しないデータ（すなわち、８−１０変調方式の冗長
部分のデータ）が含まれているか否かを検出し、冗長部
分のデータが含まれていたときはパリティチェック回路
１８のパリティチェックの結果に拘らず、一義的にエラ
ーありと判断するものである。

テーブルチェック回路１６は例えば第２図に示す如き回
路構成とされている。入力端子３０に１０ビツトずつ並
列に入来した直並列変換器１３よりの再生被変調ディジ
タル信号は、リード・オンリ・メモリ（ＲＯＭ）３１に
アドレス信号として入力される。このＲＯＭ３１には予
め８−１０変換により得られる２１０種類のコードがす
べてテーブルとして記憶されており、そのうち使用され
る２８種類の１０ビツトのデータに対応したアトレスに
は１１１　Ｉ＋、それ以外の本来使用されない（２℃−
２８）種類の冗長部分の１０ビツトのデータに対応した
アドレスには″“０”が夫々記憶されており、入力被変
調ディジタル信号が使用され得る２８種類のデータのい
ずれかの場合はハイレベルの信号を出力し、それ以外の
冗長部分のデータのときはローレベルの信号を出力する
。

ＲＯＭ３１の出力信号はＤフリップ７０ツブ３２のデー
タ入力端子に印加される。Ｄフリップフロップ３２．３
３及び３４は夫々縦続接続されて３段のシフトレジスタ
を構成しており、各々のクロック端子には入力端子３５
を介してタイミング生成回路１７より前記パルスｆが印
加されると共に、各々のクリア端子には入力端子３６を
介してタイミング生成回路１７より前記パルスｉがクリ
アパルスとして印加される。

上記パルスｆは第３図（Ｆ）に示したように、ＰＣＭエ
リアのサブコード再生時は入力端子３０に入来する再生
被変調ディジタル信号（第３図（Ｄ）に示す）の各ブロ
ックのＩＤコード、プロ＋Ｕ　　　　　− ツクアドレス及びパリティの各々の入力期間に対応して
発生するから、Ｄフリップ７０ツブ３２゜３３及び３４
の各Ｑ出力信号は、パリティ、ブロックアドレス及びＩ
Ｄコードの３シンボルについてＲＯＭ３１により冗長部
分のデータか否かをチェックした結果を示している。従
って、これらＤフリップフロップ３２．３３及び３４の
各Ｑ出力信号をＡＮＤ回路３７を通して出力端子３８に
出力することにより、出力端子３８には上記３シンボル
がすべて本来の被変調データであるときにのみハイレベ
ルの信号が取り出され、どれか１シンボルでも冗長部分
のデータであるときはエラーとしてローレベルの信号が
取り出されることになる。

なお、シンクパターンはエラーと判定される。

出力端子３８から取り出された信号はデープルチェック
回路１６の出力信号として第１図に示すＮＡＮＤ回路１
９に供給され、ここでパリティチェック回路１８の出力
信号と、第３図（Ｈ）に示す如く復調回路１４の出力復
調データ（第３図（Ｅ）に示す）のデータＢＯのタイミ
ングでのみ発生されるパルスｈと夫々否定論理積をとら
れた後、ＲＡＭ２２に書き込みパルスとして印加される
。

従って、パリティチェック及びテーブルチェックの両方
が同時に正しいと判定された場合のみ、ＮＡＮＤ回路１
９からＲＡＭ２２へパルスｈのタイミングで負極性の書
き込み信号が印加されて、ＲＡＭ２２にサブコードデー
タを書き込ませ、テーブルチェックの結果、上記３シン
ボルのどれか一つでも誤りであると判定されたときはテ
ーブルチェック回路１６の出力信号はローレベルとなる
ので、ＮＡＮＤ回路１９からはパリティチェックの結果
に無関係に、負極性の書き込み信号は出力されず、ＲＡ
Ｍ２２のサブコードエリアの書き込みを禁止する。

なお、復調データは並列にＲＡＭ３３に供給され、ここ
で書き込まれた後、−旦読み出されてエラー検出訂正回
路２４に供給され、ここで公知のエラー検出訂正動作が
ＰＣＭデータに関して行なわれた後、再びＲＡＭ２３に
書き込まれる。ＲＡＭ２３により時間軸伸長、ディンタ
ーリーブ、ジッタ吸収などの動作が行なわれて読み出さ
れた復調データは、ＤＡ変換器２５に供給され、ここで
ディジタル−アナログ変換されてアナログオーディオ信
号に戻された後、出力端子２６へ出力される。

なお、テーブルチェック回路１６は第３図ではＰＣＭエ
リアから再生された各ブロックのＩＤコード、ブロック
アドレス及びパリティの３シンボルについてテーブルチ
ェックを行なうように説明したが、サブコードエリアか
ら再生された各ブロックの第５図及び第６図にＷｌ、Ｗ
２及びパリティで示した３シンボルについても同様にし
てテーブルチェックが行なわれる。この場合、前記パル
スｈは第３図（Ｅ）に示す復調データ中のデータＢＯと
８１のタイミングで２発出力される。Ｗｌ。

Ｗ２の両方を再生する必要があるためである。このよう
にして、偶然にパリティＯＫとなって誤ったデータを正
しいと判断してしまう確率を大幅に低減することができ
る。

なお、本発明は上記の実施例に限定されるものではなく
、例えばサブコードエリアから再生された各ブロック中
の第５図にＰＣ１〜ＰＣパリティで示した１パツクのデ
ータに対しても同様にテーブルチェックを行なうことが
できる。ただし、この場合はテーブルチェック回路１６
内のシフトレジスタは８段で構成する必要がある。

発明の効果上述の如く、本発明によれば、ドロップアウトによって
再生信号が一部欠落しＩこり、あるいは高速再生やＣ１
コードによる誤り訂正を行なわない場合などのように単
純パリティのみで再生データの正誤を判定する場合にお
いて、パリティチェックの結果が偶然にＯＫとなって、
誤ったデータを正しいものと判断してしまう確率を大幅
に低減することができ、単純パリティによる再生データ
のチェックの信頼性を向上することができる等の特長を
有するものである。

【図面の簡単な説明】

第１図は本発明装置の一実施例を示すブロック系統図、
第２図は本発明の要部の一実施例を示す回路図、第３図
は第１図及び第２図のＰＣＭエリアにお番プる動作説明
用タイムチャート、第４図乃至第６図は本発明装置で再
生されるべき各信号の信号フォーマットの一例を説明す
る図、第７図は高速再生時におけるヘッド走査軌跡を示
す図、第８図は高速再生時の再生信号波形の一例を示す
図、第９図は第８図図示波形の一部拡大図である。４・・・回転ドラム、５・・・回転ヘッド、６・・・記
録済磁気テープ、７・・・キャプスタン、１３・・・直
並列変換器、１４・・・復調回路、１５・・・同期検出
回路、１６・・・テーブルチェック回路、１７・・・タ
イミング生成回路、１８・・・パリディヂエツク回路、
１９・・・ＮＡＮＤ回路、２２．２３・・・ランダム・
アクセス・メモリ（ＲＡＭ）、２５・・・再生オーディ
オ信号出力端子、３１・・・リード・オンリ・メモリ（
ＲＯＭ）、３２〜３４・・・Ｄフリップ７０ツブ、３８
・・・テーブルチェック信号出力端子。

Claims

【特許請求の範囲】アナログ情報信号を変調信号とするディジタルデータに
パリティ符号が付加されたディジタル信号に対して、デ
ータに冗長性をもたせるための変調方式で変調を行なつ
て得た被変調ディジタル信号が記録媒体から再生されて
供給され、該再生被変調ディジタル信号中に前記変調方
式の冗長部分のデータが含まれているか否かを検出する
手段と、該再生被変調ディジタル信号を復調して得た前
記ディジタル信号中のパリティ符号を用いてパリティ演
算を行なつてデータの誤りを検出する誤り検出手段と、該再生被変調ディジタル信号中に前記変調方式の冗長部
分のデータが含まれていたときは前記検出手段よりの信
号に基づき、該誤り検出手段による誤り検出結果の如何
に拘らず該データの復調データを誤りと判定する判定手
段とよりなることを特徴とするディジタル信号復調装置
。