JPH05210920A - 誤り訂正回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 セグメントを誤って再生している際には強制
的にラエーフラグが立つようにして、Ｃ２訂正の誤訂正
減少や訂正能力の向上を図る。 【構成】 アドレス信号を検出１した結果、セグメント
誤りが検出されたら、 １．Ｃ１訂正回路に入力されるデータを符号語を成さな
いデータに変換する。 ２．Ｃ１訂正で得られたエラーフラグをエラーを指し示
す状態に変換する。 ３．Ｃ１訂正で得られるエラーフラグをメモリーの本来
書き込まれない番地に書き込み、Ｃ２訂正８による読み
出しが終了した後に、本来エラーフラグの書かれるメモ
リー領域の全てにエラーを指し示す状態の信号を書き込
む。 ４．Ｃ１訂正で得られるエラーフラグをメモリー７に書
き込むための制御信号を書き込み禁止の状態にし、Ｃ２
訂正による読みだしが終了した後に、本来エラーフラグ
の書かれるメモリー領域の全てにエラーを指し示す状態
の信号を書き込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、回転ヘッドを用いたデ
ィジタルデータの記録再生が可能な磁気記録装置の再生
系回路に含まれる誤り訂正回路に関し、特に誤り訂正に
用いるＣ１訂正符号の生成方向と記録媒体へのデータ記
録方向が一致してかつ、セグメント記録されている装置
に関する。

【０００２】

【従来の技術】ディジタルデータの記録装置では、記録
媒体に付着したゴミ、傷、符号間干渉などの影響によっ
て、再生時にデータエラーを引き起こす。そこで、記録
したいデータに誤り訂正符号を付加しておく事によっ
て、再生時にはその冗長性を用いた誤り訂正を実行し、
再生データの信頼性を高める事が行われている。

【０００３】誤り訂正符号は、ＤＡＴ、デジタルＶＴ
Ｒ、ＰＣＭ音声の記録可能な各種ＶＴＲ等に於いてはリ
ードソロモン符号を採用している装置が多い。一般的に
訂正符号は符号生成の方向を変えて２重以上に掛けられ
ており、ＶＴＲ等の記録再生装置では、スロー再生や高
速再生を考慮して、内符号は、記録媒体への記録方向と
一致する方向に掛けられている事が多い。

【０００４】また、ハイビジョン用のＶＴＲ等にみられ
るように情報量の大きな信号を記録する装置では、従来
のＴＶ方式の家庭用ＶＴＲ等に見られたように、映像信
号の１フィールドを１トラックに割り当てる事が不可能
になり、１フィールド分の映像、音声信号を２本以上の
トラックに分割して記録するセグメント記録と呼ばれる
方式が用いられている。

【０００５】図１に１フィールド３セグメント記録の例
を示す。装置が正常に動作しているときは、第１セグメ
ントに記録した信号は第１セグメント再生期間に、第２
セグメントに記録した信号は第２セグメント再生期間
に、第３セグメントに記録した信号は第３セグメント再
生期間にそれぞれ対応して再生される事になる。ＳＣＫ
は回転ヘッドの回転位相の基準信号となるセグメントク
ロック信号を示す。ＦＣＫはＶＴＲ装置の動作の基準と
なるフレームクロック信号を示す。

【０００６】図２に本来再生すべきトラックからはずれ
て別のトラックを再生している状態を示す。この状態は
トラッキング調整が狂っているときや、互換性の悪いテ
ープを再生したときに起こる。大きなダメージを受けた
テープを再生したときも一時的に起こり得る。また、テ
ープの停止状態やサーチ状態から通常再生に移るときも
過渡的にこの状態を経過する。

【０００７】図３に誤り訂正符号を付加したデータブロ
ックの一例を示す。先ず、ある１フィールド期間に入力
されるデータを蓄積して、このデータに対して図示する
方向にＣ２訂正符号を付加する。次に図示する方向にＣ
１誤り訂正符号を付加する。次に、Ｃ１訂正符号を生成
した方向に同期信号とアドレスデータを付加する。この
時、アドレスデータとして０〜ｎ（ｎは整数）までの値
を左から順に与えるものとする。

【０００８】図４に、図３に示したデータブロックを構
成するデータの内容を示す。図５に、図３のデータブロ
ックを３つのセグメントに分割する一例を示す。図３の
データフレームを分割の最小単位として、ここでは（ｎ
ｍｏｄ ３）＋１で求められられる値のセグメントに
割り当てるものとする。セグメント分割されたデータ列
は矢印に示す順番でテープに記録するものとする。

【０００９】上述したフォーマットで記録されたデータ
の再生で、ビットエラーレートがＣ１訂正の訂正で訂正
不能にならないだけ十分低いとき、あるセグメント期間
に別のセグメントの信号を誤って再生すると、Ｃ１訂正
符号による誤り訂正に於いては、Ｃ１訂正符号の生成方
向がトラックへの記録方向と一致しているため、誤り無
し、或いは訂正可能となる。

【００１０】次に、Ｃ１訂正符号による誤り訂正の結果
得られるエラーフラグを使用してＣ２訂正符号による消
失訂正を実行するとき、セグメントを誤って再生してい
るために、Ｃ２訂正回路に入力されるデータは、記録時
にＣ２訂正符号を生成した系列と異なるデータ列となる
ばかりでなく、それぞれのシンボルに付加されているエ
ラーフラグはエラーを示していない事となる。図２に示
した例のようにセグメントを誤って再生したときの１フ
ィールド分のデータ配置を図６に示す。図示する網掛け
部分に網掛けをしていないデータよりも１フィールドの
前のデータが入力される事となる。ＥＦＯ〜ＥＦｎはＣ
１訂正によるエラーフラグの配置を示す。

【００１１】図６に示した配置のデータをＣ２訂正符号
とＣ１訂正によるエラーフラグを用いて消失訂正すると
きＣ２訂正回路には、エラーシンボルである事を示すエ
ラーフラグが立ってなく、符号語をなさないデータ列、
或いは偶然に符号語となるデータ列が入力される事にな
る。図７にＣ２訂正回路に入力されるデータ列の例を示
す。網掛けしたデータはＣ２訂正符号を生成したデータ
とは異なったデータを指し示す。

【００１２】

【発明が解決しようとする課題】上述したように、誤り
訂正に用いるＣ１訂正符号の生成方向と記録媒体へのデ
ータ記録方向が一致してかつ、セグメント記録されてい
る装置の誤り訂正回路では、セグメント誤りを起こして
再生される可能性のあるデータに対してＣ２消失訂正を
実行するときには、Ｃ１訂正の結果得られるエラーフラ
グを信頼する事が出来ず、Ｃ２訂正に於いては消失訂正
の能力を下げて誤り検出ミスの確率を下げるか、誤訂正
の可能性を残してＣ２訂正符号により可能な個数までの
消失訂正を行うかという問題点があった。

【００１３】

【課題を解決するための手段】本発明が提供する第１の
構成は、第１のパリティーである誤り訂正符号（以下、
Ｃ２訂正符号）を付加した後に、第２のパリティーであ
る誤り訂正符号（以下、Ｃ１訂正符号）を付加してなる
積符号構成をなす第１のデータブロックで、前記Ｃ１訂
正符号を付加してなる符号語ごとに少なくとも同期信号
とユニークなアドレスデータとを結合してなるデータフ
レームで構成される第２のデータブロックを前記データ
フレームを単位として、ｎ個（ここでｎ＝２，３，４
…，Ｎ）のセグメントに分割し、セグメントを構成する
データフレームを定められた順番に従って、回転ヘッド
で磁気テープ上の１本のトラックまたは、１本のトラッ
ク内の任意の一部に割当てて記録するディジタルデータ
記録再生装置の再生側の信号処理回路における誤り訂正
回路であって、再生信号より得たアドレスデータから前
記アドレスデータの付加されたフレームの属する第１の
セグメント番号を得る第１のセグメント番号生成回路
と、回転ドラムの回転位相基準信号に同期した装置内部
の基準位相信号を入力として第２のセグメントの番号を
得る第２のセグメント番号生成回路と、第１のセグメン
ト番号と、第２のセグメント番号との比較を行うセグメ
ント番号比較回路と、前記セグメント番号比較回路の出
力を入力として、セグメント番号比較回路の出力が第１
のセグメント番号と第２のセグメント番号が一致しない
事を指し示すとき、Ｃ１訂正符号を付加してなる再生符
号語データを符号語を構成しないデータに変換するデー
タ変換回路と、前記データ変換回路の出力を入力とし、
Ｃ１訂正符号による誤り訂正を実行する第１の誤り訂正
回路とを備える事を特徴とする誤り訂正回路である。

【００１４】本発明が提供する第２の手段は、第１のパ
リティーである誤り訂正符号（以下、Ｃ２訂正符号）を
付加した後に、第２のパリティーである誤り訂正符号
（以下、Ｃ１訂正符号）を付加してなる積符号構成をな
す第１のデータブロックで、前記Ｃ１訂正符号を付加し
てなる符号語ごとに少なくとも同期信号とユニークなア
ドレスデータとを結合してなるデータフレームで構成さ
れる第２のデータブロックを前記データフレームを単位
として、ｎ個（ここでｎ＝２，３，４…，Ｎ）のセグメ
ントに分割し、セグメントを構成するデータフレームを
定められた順番に従って、回転ヘッドで磁気テープ上の
１本のトラックまたは、１本のトラック内の任意の一部
に割当てて記録するディジタルデータ記録再生装置の再
生側の信号処理回路における誤り訂正回路であって、再
生信号より得たアドレスデータから前記アドレスデータ
の付加されたフレームの属する第１のセグメント番号を
得る第１のセグメント番号生成回路と、回転ドラムの回
転位相基準信号に同期した装置内部の基準位相信号を入
力として第２のセグメントの番号を得る第２のセグメン
ト番号生成回路と、第１のセグメント番号と、第２のセ
グメント番号との比較を行うセグメント番号比較回路
と、Ｃ１訂正符号を用いた誤り訂正の結果、少なくとも
訂正不能である事を指し示すエラーフラグを出力する機
能を有する第２の誤り訂正回路と、前記第１のセグメン
ト番号と前記第２のセグメント番号が一致しない事を指
し示すとき、第１の誤り訂正回路の出力するエラーフラ
グを訂正不能である事を指し示す状態に変換するエラー
フラグ変換回路と、Ｃ２訂正符号による消失訂正の実行
可能な第３の誤り訂正回路とを備える事を特徴とする誤
り訂正回路である。

【００１５】本発明が提供する第３の構成は、第１のパ
リティーである誤り訂正符号（以下、Ｃ２訂正符号）を
付加した後に、第２のパリティーである誤り訂正符号
（以下、Ｃ１訂正符号）を付加してなる積符号構成をな
す第１のデータブロックで、前記Ｃ１訂正符号を付加し
てなる符号語ごとに少なくとも同期信号とユニークなア
ドレスデータとを結合してなるデータフレームで構成さ
れる第２のデータブロックを前記データフレームを単位
として、ｎ個（ここでｎ＝２，３，４…，Ｎ）のセグメ
ントに分割し、セグメントを構成するデータフレームを
定められた順番に従って、回転ヘッドで磁気テープ上の
１本のトラックまたは、１本のトラック内の任意の一部
に割当てて記録するディジタルデータ記録再生装置の再
生側の信号処理回路における誤り訂正回路であって、再
生信号より得たアドレスデータから前記アドレスデータ
の付加されたフレームの属する第１のセグメント番号を
得る第１のセグメント番号生成回路と、回転ドラムの回
転位相基準信号に同期した装置内部の基準位相信号を入
力として第２のセグメントの番号を得る第２のセグメン
ト番号生成回路と、第１のセグメント番号と、第２のセ
グメント番号との比較を行うセグメント番号比較回路
と、Ｃ１訂正符号を用いた誤り訂正の結果、少なくとも
訂正不能である事を指し示すエラーフラグを出力する機
能を有する第２の誤り訂正回路と、前記第２の誤り訂正
回路で誤り訂正されたデータを一旦貯蔵するための第１
のバッファーメモリー回路と、前記第２の誤り訂正回路
の出力するエラーフラグを一旦貯蔵するための第２のバ
ッファーメモリー回路と、前記第１のバッファーメモリ
ー回路に前記第２の誤り訂正回路の出力する訂正済デー
タを書き込むためのアドレスを生成する第１のライトア
ドレス生成回路と、前記第２のバッファーメモリー回路
に前記第２の誤り訂正回路の出力するエラーフラグを書
き込むためのアドレスを生成する第２のライトアドレス
生成回路と、前記セグメント番号比較回路の出力を入力
として、前記第１のセグメント番号と前記第２のセグメ
ント番号が一致しない事を指し示すとき、前記第３のア
ドレス生成回路の出力するアドレス信号を前記第２のバ
ッファーメモリー回路の使用していないアドレス番号に
変換するアドレス変換回路と、前記第１のバッファーメ
モリー回路のデータと、前記第２のバッファーメモリー
回路のエラーフラグを読み、Ｃ２訂正符号を用いた消失
訂正の可能な第３の誤り訂正回路と、前記第１のバッフ
ァーメモリー回路と前記第２のバッファーメモリー回路
からＣ２訂正符号の生成系列に従ってデータとエラーフ
ラグを読み出した後に、第２のバッファーメモリー回路
の少なくともエラーフラグを読みだしたアドレス上に、
エラーである事を示す論理レベルを書き込むフラグ書き
込み回路とを備える事を特徴とする誤り訂正回路であ
る。

【００１６】本発明が提供する第４の構成は、第１のパ
リティーである誤り訂正符号（以下、Ｃ２訂正符号）を
付加した後に、第２のパリティーである誤り訂正符号
（以下、Ｃ１訂正符号）を付加してなる積符号構成をな
す第１のデータブロックで、前記Ｃ１訂正符号を付加し
てなる符号語ごとに少なくとも同期信号とユニークなア
ドレスデータとを結合してなるデータフレームで構成さ
れる第２のデータブロックを前記データフレームを単位
として、ｎ個（ここでｎ＝２，３，４…，Ｎ）のセグメ
ントに分割し、セグメントを構成するデータフレームを
定められた順番に従って、回転ヘッドで磁気テープ上の
１本のトラックまたは、１本のトラック内の任意の一部
に割当てて記録するディジタルデータ記録再生装置の再
生側の信号処理回路における誤り訂正回路であって、再
生信号より得たアドレスデータから前記アドレスデータ
の付加されたフレームの属する第１のセグメント番号を
得る第１のセグメント番号生成回路と、回転ドラムの回
転位相基準信号に同期した装置内部の基準位相信号を入
力として第２のセグメントの番号を得る第２のセグメン
ト番号生成回路と、第１のセグメント番号と、第２のセ
グメント番号との比較を行うセグメント番号比較回路
と、Ｃ１訂正符号を用いた誤り訂正の結果、少なくとも
訂正不能である事を指し示すエラーフラグを出力する機
能を有する第２の誤り訂正回路と、前記第２の誤り訂正
回路で誤り訂正されたデータを一旦貯蔵するための第１
のバッファーメモリー回路と、前記第２の誤り訂正回路
から出力されるエラーフラグを一旦貯蔵するための第２
のバッファーメモリー回路と、前記第１のバッファーメ
モリー回路に前記第２の誤り訂正回路から出力される訂
正済データを書き込むためのアドレスを生成する第１の
ライトアドレス生成回路と、前記第２のバッファーメモ
リー回路に前記第２の誤り訂正回路から出力されるエラ
ーフラグを書き込むためのアドレスを生成する第２のラ
イトアドレス生成回路と、前記セグメント番号比較回路
の出力を入力として、前記第１のセグメント番号と前記
第２のセグメント番号が一致するとき前記第２のバッフ
ァーメモリーに対して前記第２の誤り訂正回路から出力
されるエラーフラグの書き込み信号を出力し、一致しな
い事を指し示すとき、エラーフラグの書き込み信号を出
力しない機能を有するバッファーメモリー書き込み制御
回路と、前記第１のバッファーメモリー回路のデータ
と、前記第２のバッファーメモリー回路のエラーフラグ
を読み、Ｃ２訂正符号を用いた消失訂正の可能な第３の
誤り訂正回路と、前記第１のバッファーメモリー回路と
前記第２のバッファーメモリー回路からＣ２訂正符号の
生成系列に従ってデータとエラーフラグを読み出した後
に、第２のバッファーメモリー回路の少なくともエラー
フラグを読みだしたアドレス上に、エラーである事を示
す論理レベルを書き込むフラグ書き込み回路とを備える
事を特徴とする誤り訂正回路である。

【００１７】

【実施例】次に図面を参照して本発明を説明する。 実施例（１） 図８は、請求項１に示した発明の一実施例を示すブロッ
ク図である。図９にリファレンスセグメント番号生成回
路のタイミングチャートの一例を、図１０にデータフレ
ームの一例を、図１１に本実施例のタイミングチャート
の一例を、図１２にＣ１訂正回路６で誤り訂正に使用さ
れる誤り符号の生成内容の一例をそれぞれ示す。

【００１８】アドレス検出回路１は、入力信号ＤＩＮ内
に挿入されている同期信号ＳＹＮＣの位置を検出し、Ｓ
ＹＮＣの位相をもとにアドレスデータＡＤＲＳを検出し
出力する。

【００１９】再生セグメント番号生成回路２は、アドレ
ス検出回路１が検出したアドレス番号ＡＤＲＳを入力と
して、前記アドレスデータＡＤＲＳのデータフレームが
属するセグメント番号ＰＳＥＧを求めて出力する。アド
レスデータとセグメント番号の関係は予め判っているも
のとする。

【００２０】リファレンスセグメント番号生成回路３
は、装置の動作基準位相信号であるフィールドクロック
ＦＣＫ及びセグメントクロックＳＣＫを入力として、現
在再生中であるべきセグメント番号ＲＳＥＧを求め出力
する。

【００２１】セグメント番号比較回路４は、セグメント
番号ＰＳＥＧと、セグメント番号ＲＳＥＧを入力とし
て、両番号を比較し、比較信号ＣＯＭＰを出力する。Ｃ
ＯＭＰは比較結果が不一致の時ロジックレベル“Ｈ”
に、一致の時“Ｌ”となるものとする。

【００２２】再生データ変換回路５は、入力信号ＤＩＮ
と比較信号ＣＯＭＰを入力として、比較信号ＣＯＭＰか
“Ｈ”のとき、アドレス検出回路１が検出したアドレス
データの付加されていたデータフレームの符号語データ
部分を符号語をなさないデータ列に変換し、比較信号Ｃ
ＯＭＰが一致を指し示すときは入力信号ＤＩＮに変換を
施す事無く出力する。

【００２３】第ｎデータフレームに比較信号ＣＯＭＰが
“Ｈ”の時の例を示している。簡単化のため第ｎフレー
ムの前後では、データ誤りはないものとする。

【００２４】比較信号ＣＯＭＰが“Ｈ”、つまりＲＳＥ
ＧとＰＳＥＧが一致しなかったときは、図１２に示した
符号例では符号語をなさないデータ、本実施例では全て
のシンボルを“ＦＦ”に変換するものとする。図１３に
実現するための回路の一例を示す。ＤＯＵＴは、出力を
表す。

【００２５】Ｃ１訂正回路６は、再生データ変換回路５
の出力するデータに付加されている誤り訂正符号を用い
て誤り訂正を実行する。またＣ１訂正回路６は誤り訂正
の結果、訂正不能であった場合に訂正不能である事を指
し示すエラーフラグＥＦを出力する機能を有するものと
する。エラーフラグＥＦは訂正不能であったとき“Ｈ”
レベルになるとする。

【００２６】第ｎデータフレームは、再生データ変換回
路５に於いて全てのシンボルが“ＦＦ”に変換されてい
るため、Ｃ１訂正回路６では訂正不能となり、エラーフ
ラグＥＦは“Ｈ”になる。

【００２７】バッファーメモリー回路７は、Ｃ１訂正回
路６で誤り訂正されたデータとエラーフラグを一定期間
蓄積し、所定のタイミングでＣ２訂正符号の生成系列に
従って読み出す。

【００２８】Ｃ２訂正回路８は、バッファーメモリー回
路７よりの、Ｃ２系列に従って入力されてくるデータを
前記データと共に入力されるエラーフラグを参照して消
失訂正の可能な誤り訂正回路である。

【００２９】実施例（２） 図１４は請求項２に示した発明の一実施例を示すブロッ
ク図である。図１５にこの実施例のタイミングチャート
の一例を示す。

【００３０】Ｃ１訂正回路１３及びＣ２訂正回路１６で
誤り訂正に使用される符号の生成内容は実施例（１）で
用いた図１２と同一のものとする。

【００３１】アドレス検出回路９は、実施例（１）と同
様の動作を行う回路とする。

【００３２】再生セグメント番号生成回路１０は、実施
例（１）と同様の動作を行う回路とする。

【００３３】リファレンスセグメント番号生成回路１１
は、実施例（１）の回路と同様の動作を行う回路とす
る。

【００３４】セグメント番号比較回路１２は、実施例
（１）と同様な動作を行う回路とする。

【００３５】Ｃ１訂正回路１３は、入力信号ＤＩＮを入
力とし、ＤＩＮに付加されている誤り訂正符号を用いて
誤り訂正を実行する。またＣ１訂正回路１３は誤り訂正
の結果、訂正不能であった場合訂正不能である事を指し
示すエラーフラグＥＦを出力する機能を有するものとす
る。エラーフラグＥＦは訂正不能であったとき“Ｈ”レ
ベルになるとする。

【００３６】エラーフラグ変換回路１４は、Ｃ１誤り改
正回路１３の出力するエラーフラグＥＦとセグメント番
号比較回路１２の出力ＣＯＭＰを入力として、ＣＯＭＰ
が“Ｈ”レベルの時、入力エラーフラグＥＦをその論理
レベルに関わらず“Ｈ”レベル、すなわち訂正不能を示
すレベルに変換する回路である。図１６に実現するため
の回路の一例を示す。ＥＦＯは、出力を表す。

【００３７】バッファーメモリー回路１５は、実施例
（１）と同様の動作を行う回路である。Ｃ２訂正回路１
６は、実施例（１）と同様の動作を行う回路である。

【００３８】実施例（３） 図１７は請求項３に示した発明の一実施例を示すブロッ
ク図である。図１８にタイミングチャートの一例を、図
１９にフラグバッファー回路２５に含まれるメモリーの
アドレスの仕様の一例をそれぞれ示す。

【００３９】Ｃ１訂正回路２１及びＣ２訂正回路２７で
誤り訂正に使用される符号の生成内容は実施例（１）で
用いた図１２と同一のものとする。

【００４０】アドレス検出回路１７は、実施例（１）と
同様の動作を行う回路とする。

【００４１】再生セグメント番号生成回路１８は、実施
例（１）と同様の動作を行う回路とする。

【００４２】リファレンスセグメント番号生成回路１９
は、実施例（１）の回路と同様の動作を行う回路とす
る。

【００４３】セグメント番号比較回路２０は、実施例
（１）と同様な動作を行う回路とする。

【００４４】Ｃ１訂正回路２１は、実施例（２）と同様
の動作を行う回路とする。

【００４５】訂正データ書き込みアドレス生成回路２２
は、アドレス検出回路１７の出力するアドレスデータＡ
ＤＲＳを入力としてＣ１訂正回路２１により訂正された
データをデータバッファー回路２３の所定の番地に書き
込むためのアドレスを生成する回路である。

【００４６】訂正フラグ書き込みアドレス生成回路２４
は、アドレス検出回路１７の出力するアドレスデータＡ
ＤＲＳを入力としてＣ１訂正回路２１により訂正された
入力信号ＤＩＮの訂正結果を指し示すエラーフラグをフ
ラグバッファー回路２５の所定の番地に書き込むための
アドレス信号ＥＦＡＤを生成する機能を有する回路であ
る。

【００４７】フラグ書き込みアドレス生成回路２６は、
フラグバッファー回路２５の読みだした番地の全てを任
意の順番で発生する回路である。

【００４８】訂正フラグアドレス変換回路２８は、通常
は訂正フラグ書き込みアドレス生成回路２４からのアド
レス信号ＥＦＡＤをそのまま出力するが、セグメント比
較回路２０の出力ＣＯＭＰが“Ｈ”の時、フラグバッフ
ァー回路２５の使用していないアドレス番号に変換する
回路である。図１８では、全ビット“Ｈ”のアドレスに
変換している。出力アドレスをＥＦＡＤＸとする。図２
０に実現するための回路の一例を示す。

【００４９】データバッファー回路２３は、Ｃ１訂正回
路２１により訂正されたデータをＣ２訂正回路２７でＣ
２訂正を行うまでのあいだ蓄積する事の出来るメモリー
である。

【００５０】フラグバッファー回路２５は、Ｃ１訂正回
路２１により訂正した結果得られたエラーフラグをＣ２
訂正回路２７でＣ２訂正を行うまでの期間、蓄積する事
の出来るメモリーである。図１９に示すような領域を有
している。図２１に、領域０と領域１に対して与えられ
るアドレスを示す。領域０はビデオフレーム信号が
“Ｌ”レベルである期間に入力された入力信号ＤＩＮを
Ｃ１訂正回路２１で誤り訂正した結果得たエラーフラグ
を書き込む領域である。領域１はビデオフレーム信号が
“Ｈ”レベルである期間に入力された入力信号ＤＩＮを
Ｃ１訂正回路２１で誤り訂正した結果得たエラーフラグ
を書き込む領域である。領域０と領域１はそれぞれ独立
して、書き込み読みだしの出来る構成をなすものであ
る。領域２はそれぞれＣ１訂正回路２１において誤り訂
正された結果得たエラーフラグの書き込まれる事の無い
領域を示す。また、フラグバッファー回路２５は、フラ
グ書き込みアドレス生成回路２６によって指定された番
地には、Ｃ１訂正回路２１からのエラーフラグではな
く、“Ｈ”レベルのデータが書き込まれるように動作す
るものとする。

【００５１】Ｃ２訂正回路２７は、ビデオフレーム信号
が“Ｌ”レベルの時データバッファー回路２３のビデオ
フレーム信号が“Ｈ”レベルの時書き込まれたデータを
フラグバッファー回路２５の領域１のエラーフラグと共
に読みだし、ビデオフレーム信号が“Ｌ”レベルの時デ
ータバッファー回路２３のビデオフレーム信号が“Ｈ”
レベルの時書き込まれたデータをフラグバッファー回路
２５の領域０のエラーフラグと共に読みだしてＣ２訂正
符号による消失訂正の可能な誤り訂正回路である。

【００５２】フラグアドレス選択回路２９は、訂正フラ
グアドレス変換回路２８からのアドレス信号とフラグ書
き込みアドレス生成回路２６からのアドレス信号を選択
する回路である。ビデオフレーム信号が“Ｌ”レベルの
時、訂正フラグアドレス変換回路２８よりのアドレス信
号のフラグバッファー回路２５の領域０に送り、ビデオ
フレーム信号が“Ｈ”レベルの時にフラグ書き込みアド
レス生成回路２６よりのアドレス信号をＣ２訂正回路２
７が領域０よりＣ２訂正の為のデータを読みだした後に
領域０に送る。ビデオフレーム信号が“Ｈ”レベルの
時、訂正フラグアドレス変換回路２８よりのアドレス信
号をフラグバッファー回路２５の領域１に送り、ビデオ
フレーム信号が“Ｌ”レベルの時にフラグ書き込みアド
レス生成回路２６よりのアドレス信号をＣ２訂正回路２
７が領域１よりＣ２訂正の為のデータを読みだした後に
領域１に送る。

【００５３】つまり、訂正フラグアドレス変換回路２８
は、セグメント番号比較回路２０の出力する比較信号が
ＣＯＭＰが“Ｈ”レベルの時には、前記した領域２内の
任意のアドレスに変換するように構成され、セグメント
不一致の時Ｃ１訂正されたデータのエラーフラグが
“Ｌ”であっても、そのエラーフラグは本来書かれる番
地とは別の未使用領域の番地が指定され、かつＣ２訂正
の終了したフラグバッファー回路の領域に対してエラー
フラグ“Ｈ”レベルを書き込んでいるため、Ｃ２訂正回
路２７がデータを読み出すときにはエラーフラグは立つ
こととなる。

【００５４】実施例（４） 図２２は請求項４に示した発明の一実施例を示すブロッ
ク図である。図２３にこの実施例のタイミングチャート
の一例を示す。

【００５５】Ｃ１訂正回路３４及びＣ２訂正回路４２で
誤り訂正に使用される符号の生成内容は実施例（１）で
用いた図１２と同一のものとする。

【００５６】アドレス検出回路３０は、実施例（１）と
同様の動作を行う回路とする。

【００５７】再生セグメント番号生成回路３１は、実施
例（１）と同様の動作を行う回路とする。

【００５８】リファレンスセグメント番号生成回路３２
は、実施例（１）の回路と同様の動作を行う回路とす
る。

【００５９】セグメント番号比較回路３３は、実施例
（１）と同様な動作を行う回路とする。

【００６０】Ｃ１訂正回路３４は、実施例（２）と同様
の動作を行う回路とする。

【００６１】訂正データ書き込みアドレス生成回路３５
は、実施例（３）と同様の動作を行う回路とする。

【００６２】訂正フラグ書き込みアドレス生成回路３６
は、実施例（３）と同様の動作を行う回路とする。

【００６３】フラグ書き込みアドレス生成回路３７は、
実施例（３）と同様の動作を行う回路とする。データバ
ッファー回路４１は、実施例（３）と同様の動作を行う
回路とする。フラグバッファー回路３９は、実施例
（３）と同様の動作を行う回路とする。

【００６４】フラグバッファー書き込み制御回路３８
は、Ｃ１訂正回路３４からの訂正フラグをフラグバッフ
ァー回路３９への書き込みを許可する信号を出力する
が、セグメント比較回路３３の出力ＣＯＭＰが“Ｈ”の
時、これを許可しない信号を出力する回路である。

【００６５】図２２のタイミングチャートに於いて反転
ＷＥが“Ｌ”の時は、書き込み許可を表し、“Ｈ”の時
は不許可を表している。

【００６６】図２３に実現するための回路の一例を示
す。４４は、フラグ書き込みアドレス生成回路３７がア
ドレス信号を発生する時“Ｌ”レベルを出力する回路で
ある。

【００６７】フラグアドレス選択回路４０は、訂正フラ
グ書き込みアドレス生成回路３６からのアドレス信号と
フラグ書き込みアドレス生成回路３７からのアドレス信
号を選択する回路である。ビデオフレーム信号が“Ｌ”
レベルの時、訂正フラグ書き込みアドレス生成回路３６
よりのアドレス信号をフラグバッファー回路３９の領域
０に送り、ビデオフレーム信号が“Ｈ”レベルの時にフ
ラグ書き込みアドレス生成回路３７よりのアドレス信号
をＣ２訂正回路４２がフラグバッファー回路３９の領域
０よりＣ２訂正の為のデータを読みだした後に領域０に
送る。ビデオフレーム信号が“Ｈ”レベルの時、訂正フ
ラグ書き込みアドレス生成回路３６よりのアドレス信号
をフラグバッファー回路３９の領域１に送り、ビデオフ
レーム信号が“Ｌ”レベルの時にフラグ書き込みアドレ
ス生成回路３７よりのアドレス信号をＣ２訂正回路４２
がフラグバッファー回路３９の領域１よりＣ２訂正の為
のデータを読みだした後に領域１に送る。

【００６８】つまり、フラグバッファー書き込み制御回
路３８は、セグメント番号比較回路３３の出力する比較
信号ＣＯＭＰが“Ｈ”レベルの時には、フラグバッファ
ー回路３９に対してＣ１訂正回路３４からのエラーフラ
グの書き込みを行わないように構成され、セグメント不
一致の時Ｃ１訂正されたデータのエラーフラグが“Ｌ”
であっても、Ｃ２訂正の終了したフラグバッファー回路
の領域に対してエラーフラグ“Ｈ”レベルを書き込んで
いるため、Ｃ２訂正回路４２がデータを読み出すときに
はエラーフラグは立つこととなる。

【００６９】

【発明の効果】以上に説明したように本発明によれば、
セグメントを誤って再生したデータブロックのＣ２消失
訂正に際し、Ｃ１訂正では本来エラー検出できないシン
ボルに対してＣ２訂正の読みだしの時にエラーフラグを
立てる事が出来るのでＣ２訂正符号による消失訂正能力
を下げる事無く、誤訂正を起こす確率を下げる効果があ
る。

【図面の簡単な説明】

【図１】１フィールド３セグメント記録を示す図。

【図２】本来再生すべきトラックからはずれて別のトラ
ックを再生している状態を示す図。

【図３】誤り訂正符号を付加したデータブロックの一例
を示す図。

【図４】図３に示したデータブロックを構成するデータ
の内容を示す図。

【図５】図３のデータブロックを３つのセグメントに分
割する一例を示した図。

【図６】図２に示したようにセグメントを誤って再生し
たときの１フィールド分のデータ配置を示した図。

【図７】Ｃ２訂正回路に入力されるデータ列の例を示し
た図。

【図８】実施例（１）のブロック図。

【図９】リファレンスセグメント番号生成回路のタイミ
ングチャート。

【図１０】データフレームの一例を示した図。

【図１１】実施例（１）のタイミングチャート。

【図１２】誤り訂正符号の生成内容の一例を示した図。

【図１３】再生データ変換回路５の一実現例を示した
図。

【図１４】実施例（２）のブロック図。

【図１５】実施例（２）のタイミングチャート。

【図１６】エラーフラグ変換回路の一実施例を示した
図。

【図１７】実施例（３）のブロック図。

【図１８】実施例（３）のタイミングチャート。

【図１９】フラグバッファー回路のメモリーのアドレス
の仕様を示した図。

【図２０】訂正フラグアドレス変換回路２８の一実現例
を示した図。

【図２１】フラグバッファー回路２５の領域０、領域１
に与えられるアドレスを示した図。

【図２２】実施例（４）のブロック図。

【図２３】実施例（４）のタイミングチャート。

【図２４】フラグバッファー書き込み制御回路３８の一
実現回路を示した図。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１のパリティーである誤り訂正符号
   （以下、Ｃ２訂正符号）を付加した後に、第２のパリテ
   ィーである誤り訂正符号（以下、Ｃ１訂正符号）を付加
   してなる積符号構成をなす第１のデータブロックで、 前記Ｃ１訂正符号を付加してなる符号語ごとに少なくと
   も同期信号とユニークなアドレスデータとを結合してな
   るデータフレームで構成される第２のデータブロックを
   前記データフレームを単位として、ｎ個（ここでｎ＝
   ２，３，４…，Ｎ）のセグメントに分割し、 セグメントを構成するデータフレームを定められた順番
   に従って、回転ヘッドで磁気テープ上の１本のトラック
   または、１本のトラック内の任意の一部に割当てて記録
   するディジタルデータ記録再生装置の再生側の信号処理
   回路における誤り訂正回路であって、 再生信号より得たアドレスデータから前記アドレスデー
   タの付加されたフレームの属する第１のセグメント番号
   を得る第１のセグメント番号生成回路と、 回転ドラムの回転位相基準信号に同期した装置内部の基
   準位相信号を入力として第２のセグメントの番号を得る
   第２のセグメント番号生成回路と、 第１のセグメント番号と、第２のセグメント番号との比
   較を行うセグメント番号比較回路と、 前記セグメント番号比較回路の出力を入力として、セグ
   メント番号比較回路の出力が第１のセグメント番号と第
   ２のセグメント番号が一致しない事を指し示すとき、Ｃ
   １訂正符号を付加してなる再生符号語データを符号語を
   構成しないデータに変換するデータ変換回路と、 前記データ変換回路の出力を入力とし、Ｃ１訂正符号に
   よる誤り訂正を実行する第１の誤り訂正回路とを備える
   事を特徴とする誤り訂正回路。
2. 【請求項２】 第１のパリティーである誤り訂正符号
   （以下、Ｃ２訂正符号）を付加した後に、第２のパリテ
   ィーである誤り訂正符号（以下、Ｃ１訂正符号）を付加
   してなる積符号構成をなす第１のデータブロックで、 前記Ｃ１訂正符号を付加してなる符号語ごとに少なくと
   も同期信号とユニークなアドレスデータとを結合してな
   るデータフレームで構成される第２のデータブロックを
   前記データフレームを単位として、ｎ個（ここでｎ＝
   ２，３，４…，Ｎ）のセグメントに分割し、 セグメントを構成するデータフレームを定められた順番
   に従って、回転ヘッドで磁気テープ上の１本のトラック
   または、１本のトラック内の任意の一部に割当てて記録
   するディジタルデータ記録再生装置の再生側の信号処理
   回路における誤り訂正回路であって、 再生信号より得たアドレスデータから前記アドレスデー
   タの付加されたフレームの属する第１のセグメント番号
   を得る第１のセグメント番号生成回路と、 回転ドラムの回転位相基準信号に同期した装置内部の基
   準位相信号を入力として第２のセグメントの番号を得る
   第２のセグメント番号生成回路と、 第１のセグメント番号と、第２のセグメント番号との比
   較を行うセグメント番号比較回路と、 Ｃ１訂正符号を用いた誤り訂正の結果、少なくとも訂正
   不能である事を指し示すエラーフラグを出力する機能を
   有する第２の誤り訂正回路と、 前記第１のセグメント番号と前記第２のセグメント番号
   が一致しない事を指し示すとき、第１の誤り訂正回路の
   出力するエラーフラグを訂正不能である事を指し示す状
   態に変換するエラーフラグ変換回路と、 Ｃ２訂正符号による消失訂正の実行可能な第３の誤り訂
   正回路とを備える事を特徴とする誤り訂正回路。
3. 【請求項３】 第１のパリティーである誤り訂正符号
   （以下、Ｃ２訂正符号）を付加した後に、第２のパリテ
   ィーである誤り訂正符号（以下、Ｃ１訂正符号）を付加
   してなる積符号構成をなす第１のデータブロックで、 前記Ｃ１訂正符号を付加してなる符号語ごとに少なくと
   も同期信号とユニークなアドレスデータとを結合してな
   るデータフレームで構成される第２のデータブロックを
   前記データフレームを単位として、ｎ個（ここでｎ＝
   ２，３，４…，Ｎ）のセグメントに分割し、 セグメントを構成するデータフレームを定められた順番
   に従って、回転ヘッドで磁気テープ上の１本のトラック
   または、１本のトラック内の任意の一部に割当てて記録
   するディジタルデータ記録再生装置の再生側の信号処理
   回路における誤り訂正回路であって、 再生信号より得たアドレスデータから前記アドレスデー
   タの付加されたフレームの属する第１のセグメント番号
   を得る第１のセグメント番号生成回路と、 回転ドラムの回転位相基準信号に同期した装置内部の基
   準位相信号を入力として第２のセグメントの番号を得る
   第２のセグメント番号生成回路と、 第１のセグメント番号と、第２のセグメント番号との比
   較を行うセグメント番号比較回路と、 Ｃ１訂正符号を用いた誤り訂正の結果、少なくとも訂正
   不能である事を指し示すエラーフラグを出力する機能を
   有する第２の誤り訂正回路と、 前記第２の誤り訂正回路で誤り訂正されたデータを一旦
   貯蔵するための第１のバッファーメモリー回路と、 前記第２の誤り訂正回路の出力するエラーフラグを一旦
   貯蔵するための第２のバッファーメモリー回路と、 前記第１のバッファーメモリー回路に前記第２の誤り訂
   正回路の出力する訂正済データを書き込むためのアドレ
   スを生成する第１のライトアドレス生成回路と、 前記第２のバッファーメモリー回路に前記第２の誤り訂
   正回路の出力するエラーフラグを書き込むためのアドレ
   スを生成する第２のライトアドレス生成回路と、 前記セグメント番号比較回路の出力を入力として、前記
   第１のセグメント番号と前記第２のセグメント番号が一
   致しない事を指し示すとき、前記第３のアドレス生成回
   路の出力するアドレス信号を前記第２のバッファーメモ
   リー回路の使用していないアドレス番号に変換するアド
   レス変換回路と、 前記第１のバッファーメモリー回路のデータと、前記第
   ２のバッファーメモリー回路のエラーフラグを読み、Ｃ
   ２訂正符号を用いた消失訂正の可能な第３の誤り訂正回
   路と、 前記第１のバッファーメモリー回路と前記第２のバッフ
   ァーメモリー回路からＣ２訂正符号の生成系列に従って
   データとエラーフラグを読み出した後に、第２のバッフ
   ァーメモリー回路の少なくともエラーフラグを読みだし
   たアドレス上に、エラーである事を示す論理レベルを書
   き込むフラグ書き込み回路とを備える事を特徴とする誤
   り訂正回路。
4. 【請求項４】 第１のパリティーである誤り訂正符号
   （以下、Ｃ２訂正符号）を付加した後に、第２のパリテ
   ィーである誤り訂正符号（以下、Ｃ１訂正符号）を付加
   してなる積符号構成をなす第１のデータブロックで、 前記Ｃ１訂正符号を付加してなる符号語ごとに少なくと
   も同期信号とユニークなアドレスデータとを結合してな
   るデータフレームで構成される第２のデータブロックを
   前記データフレームを単位として、ｎ個（ここでｎ＝
   ２，３，４…，Ｎ）のセグメントに分割し、 セグメントを構成するデータフレームを定められた順番
   に従って、回転ヘッドで磁気テープ上の１本のトラック
   または、１本のトラック内の任意の一部に割当てて記録
   するディジタルデータ記録再生装置の再生側の信号処理
   回路における誤り訂正回路であって、 再生信号より得たアドレスデータから前記アドレスデー
   タの付加されたフレームの属する第１のセグメント番号
   を得る第１のセグメント番号生成回路と、 回転ドラムの回転位相基準信号に同期した装置内部の基
   準位相信号を入力として第２のセグメントの番号を得る
   第２のセグメント番号生成回路と、 第１のセグメント番号と、第２のセグメント番号との比
   較を行うセグメント番号比較回路と、 Ｃ１訂正符号を用いた誤り訂正の結果、少なくとも訂正
   不能である事を指し示すエラーフラグを出力する機能を
   有する第２の誤り訂正回路と、 前記第２の誤り訂正回路で誤り訂正されたデータを一旦
   貯蔵するための第１のバッファーメモリー回路と、 前記第２の誤り訂正回路から出力されるエラーフラグを
   一旦貯蔵するための第２のバッファーメモリー回路と、 前記第１のバッファーメモリー回路に前記第２の誤り訂
   正回路から出力される訂正済データを書き込むためのア
   ドレスを生成する第１のライトアドレス生成回路と、 前記第２のバッファーメモリー回路に前記第２の誤り訂
   正回路から出力されるエラーフラグを書き込むためのア
   ドレスを生成する第２のライトアドレス生成回路と、 前記セグメント番号比較回路の出力を入力として、前記
   第１のセグメント番号と前記第２のセグメント番号が一
   致するとき前記第２のバッファーメモリーに対して前記
   第２の誤り訂正回路から出力されるエラーフラグの書き
   込み信号を出力し、一致しない事を指し示すとき、エラ
   ーフラグの書き込み信号を出力しない機能を有するバッ
   ファーメモリー書き込み制御回路と、 前記第１のバッファーメモリー回路のデータと、前記第
   ２のバッファーメモリー回路のエラーフラグを読み、Ｃ
   ２訂正符号を用いた消失訂正の可能な第３の誤り訂正回
   路と、 前記第１のバッファーメモリー回路と前記第２のバッフ
   ァーメモリー回路からＣ２訂正符号の生成系列に従って
   データとエラーフラグを読み出した後に、第２のバッフ
   ァーメモリー回路の少なくともエラーフラグを読みだし
   たアドレス上に、エラーである事を示す論理レベルを書
   き込むフラグ書き込み回路とを備える事を特徴とする誤
   り訂正回路。