JPS6234385A

JPS6234385A - デ−タ検出窓信号発生回路

Info

Publication number: JPS6234385A
Application number: JP17470685A
Authority: JP
Inventors: Takenawa Uchida; 内田　威名和
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1985-08-08
Filing date: 1985-08-08
Publication date: 1987-02-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明はデジタル・オーディオ・テープレコーダに用
いられるデータ検出窓信号発生回路に関する。

［従来技術とその問題点］近年、広帯域な音響信号をできるだけ忠実に記録・再生
するために、音響信号をデジタル化して記録・再生する
デジタル・オーディオ・テープレコーダ（以下ｒＤＡＴ
Ｊと略称する）の開発が進められている。

このＤＡＴには、固定ヘッド方式ＤＡＴと、回転ヘッド
方式ＤＡＴ　（以下ｒＲ−ＤＡＴＪと称すゆる）があり、このうちのＲ−ＤＡＴは回転ヘッドで磁気
テープに信号を記録する際に、システムの基準クロック
によって回転ヘッドを設けたドラムの回転速度をサーボ
制卸している。この場合、回転ヘッドとテープの位置と
は必ずしも常時一致しておらず、多少の変動を有してい
るために、ある程度のジッタマージンを持っている。こ
れは、再生を行なう場合にも同様の事が言えるものであ
り、エラー訂正処理等のデータ処理を行なう関係上、再
生データの発生区間を示す信号（以下「データ検出窓信
号」と称する）が必要となるが、従来のデータ検出窓信
号は再生データと同期させてはおらず、基準クロックと
同期させ、かつ、再生データの変動に対して充分なマー
ジンを持たせたものとなっている。

しかしながら、この従来のデータ検出窓信号は、再生デ
ータに対して充分なマージンを持たせているため、デー
タ検出窓信号の時間幅としては再生データのデータ幅よ
りも大きい幅が必要であり、そのため、データ検出後に
行なう誤り訂正処理の時間幅のマージンが小さくなって
しまうという欠点があった。

［発明の目的１この発明は上記のような事情に鑑みてなされたもので、
Ｒ−ＤＡＴにおいて、記録されたデータを再生する際に
再生データと正確に同期したデータ検出窓信号を得るこ
とのできるデータ検出窓信号発生回路を提供する事を目
的とする。

［発明の要点］この発明は、再生データ中の最初の同期信号と最終ブロ
ックのアドレスデータを検出することにより、再生デー
タと正確に同期したデータ検出窓信号を発生させるよう
にしたものである。

［発明の実施例］以下図面を幸照してこの発明の一実施例を説明する。第
３図（ａ）はＲ−ＤＡＴの回転ヘッドとテープとの対応
を示すものである。同図において、１は記録／再生ヘッ
ド部である。この記録／再生ヘッド部１は、２つのヘッ
ドＡＨ，ＢＨ（図示せず）を備え、回転ドラム１ａに１
８００の間隔を保って装着される。この回転ドラム１ａ
は、毎分２０００回転の速度で回転駆動されるもので、
この回転ドラム１ａに対してＤＡＴテープ２が９０゜の
角度範囲で巻付けられ、一定の速度で走行駆動される。

従って、第３図（ｂ）に示す如＜ＤＡＴテープ２上には
、一定の角度で傾斜した記録トラックＡ、Ｂが２つのヘ
ッドＡＨ，ＢＨに対応して交互に形成される。

第４図（ａ）はその記録トラックのフォーマットを示す
もので、１つのトラックは１９６個のブロックから構成
さ、れる。すなわち、音声をＰＣＭ化したＰＣＭ信号を
記録するＰＣＭエリア１２８ブロツクの両側にそれぞれ
ＡＴＦエリア５ブロックが設けられており、ここに記録
されているトラッキング信号によって、オートトラッキ
ングを行なうように構成されている。さらにその両側に
は、５ＬＪＢコードエリア８ブロツクが用意されており
、音声以外のタイトルや曲名などのデータが記録できる
ようになっている。さらにそれぞれの信号の始端にはＰ
ＬＬ信号２ブロツクが設けられている。

上記ＰＣＭ信号を記録するＰＣＭエリアの１２８ブロツ
クは、その各１ブロツクが第４図（ｂ）に示すようにな
っている。すなわち、１ブロツクは３６シンボル（１シ
ンボル票８ピット）からなっており、その先頭に、同期
を取るためのシンクパターンと呼ばれる他の部分では絶
対に出現する答のないビット配列の同期信号が１シンボ
ル分設けられる。次いで、量子化ビット数や量子化周波
数、エンファシス等の情報ビットからなるＩＤコードが
１シンボル分設けられ、続いてこのブロックのＰＣＭエ
リア１２８ブロツク内での位置を示すブロックアドレス
が１シンボル分設けられる。

その後に上記ＩＤコードとブロックアドレスのパリティ
が、１シンボル分設けられ、残りの３２シンボルが音声
信号をＰＣＭ化したデータとして構成される。

次に第１図によりこのＤＡＴの電子回路の構成を説明す
る。音声信号は、まずＡ／Ｄ変換器１１に入力される。

このＡ／Ｄ変換器１１は、記録・再生制御部１２から送
られてくる４８ＫＨｚの基準クロックに応じて、入力さ
れたアナログ信号をサンプリングし、１サンプルあたり
１６ビツトのＰＣＭ音声信号に変換するもので、そのＰ
ＣＭ音声信号は、記録回路１３に送出される。記録回路
１３は、入力された１６ピツトのＰＣＭ音声信号を上位
下位８ビツトずつに分割してインタリーブ処理を施し、
第ｌＲＡＭ１４、第２ＲＡＭ１５に順次記憶させる。こ
の場合、第ｌＲＡＭ１４及び第２ＲＡＭ１５は、上記記
録・再生制御部１２からのアドレス制御信号に応じて信
号の書込みが行なわれる。記録回路１３はＲＡＭ１４．
１５内のＰＣＭ音声信号に対してエラー訂正符号を付加
し、記録／再生ヘッド１内のヘッドＡＨ，ＢＨがテープ
２に対して接している期間内に、エラー訂正符号の付加
されたＰＣＭ音声信号をＲＡＭ１４．１５から時間的に
圧縮して読出し、第４図（ｂ）に示すブロック構成とし
て変調回路１６に送出する。この変調回路１６は、送ら
れてきた信号を８−１０変調によりＤＣ分を含まない１
０ビツトの信号とし、これをさらにＮＲＺ１方式により
変調した後に、フレーム合成回路１７に出力する。

フレーム合成回路１７は、入力された１ブロック単位の
信号を上記第４図（ａ）に示したＰＣＭエリア内の信号
とし、その他の信号１例えばＳＵＢコード、ＰＬＬ信号
などを付加してフレームを合成し、録音アンプ１８に出
力する。録音アンプ１８は、入力された信号を増幅し、
録／再切替スイッチ１９を介して、記録／再生ヘッド部
１に出力するもので、記録／再生ヘッド部１はＤＡＴテ
ープ２に記録トラックを書込む。

しかして、上記記録／再生ヘッド部１によりＤＡＴテー
プ２から読出される信号は、切替えられた上記録／再切
替スイッチ１９を介して再生アンプ２０に入力される。

この再生アンプ２０は入力された信号を増幅し、次にフ
レーム分解回路２７及びＰＬＬ（Ｐｈａｓｅ　　Ｌｏｃ
ｋｅｄ　　１ｏｏｐ＞回路２２に送る。ＰＬＬ回路２２
は、再生アンプ２０から送られてくる信号内のＰＬＬ信
号に応じて、クロック信号ＢＣＬＫを作成し、復調回路
２１に送出する。また、フレーム分解回路２７は、再生
アンプ２０から入力された信号を分解してＰＣＭエリア
以外の信号を他の処理回路（図示せず）に送出すると共
に、ＰＣＭエリア内の信号を復調回路２１に送る。

復調回路２１は、入力された信号をＮＲＺ　Ｉ復調し、
それを８−１０ｔｌ調して８ビツトの信号とする。

この［１された８ビツトの信号は、再生回路２３に出力
される。この場合、復調回路２１は、復調した信号中の
シンクパターンとブロックアドレスを検出することによ
り、データ検出窓信号（ＤＷ）を作成し再生回路２３に
対して同時に送出する。再生回路２３は、入力された信
号を上記第ｌＲＡＭ１４、第２ＲＡＭ１５に書込み、エ
ラー訂正符号をもとにしてエラー訂正を行なったのち、
デインタリーブ処理を行ない、時間軸を伸長して読出し
、Ｄ／Ａ変換器２４に送る。Ｄ／Ａ変換器２４は、上記
記録・再生制御部１２から送られてくる基準クロックに
応じて、入力されたＰＣＭ音声信号をアナログ信号に変
換し、これを音声信号として出力する。また、上記記録
・再生制御部１２は、サーボ制御部２５及び復調回路２
１にタイミング信号を送る。このサーボ制園部２５は、
記録／再生ヘッド部１の回転ドラム１ａやＤＡＴテープ
２を走行駆動するキャプスタン等のメカニズムの回転を
サーボ制御するものである。システムコントローラ２６
は、このサーボ制御部２５にキー操作に応じた制御信号
を送ると共に、第２図は上記第１図の復調回路２１の詳
細を示すものである。再生信号は、まずＮＲＺＩＩ調器
２１１に入力される。このＮＲＺ　Ｉ復調器２１１は、
２つのフリップフロップ（以下ｒＦ／ＦＪと略称する＞
　２１１ａ、　２１１ｂとＥＸオア回路２１１Ｃからな
るもので、再生データはＦ　／　Ｆ　２１１ａのＤＩ子
に入力され、このＦ／Ｆ２１１ａのＱ端子とＦ　／　Ｆ
　２１１ｂのＤ端子及びＥＸオア回路２１１Ｃの入力端
子が接続される。

そして、ｌ”　／　Ｆ　２１１ｂのＱ端子もＥＸオア回
路２１１Ｃの入力端子に接続されるもので、このＥＸオ
ア回路２１１Ｃの出力が、ＮＲＺ　Ｉ復調された再生デ
ータとなる。このＮＲＺＩＩＩ器２１１の出力は、シン
クパターン検出回路２１２に送られる。このシンクパタ
ーン検出回路２１２は、ＮＲＺ　！復調されたデータを
シフトレジスタ２１３に送出すると共に、このデータ中
のシンクパターンを検出し、検出信号５ＹＮＣをアンド
回路２１４の一方の入力端子に送出する。このアンド回
路２１４の他方の入力端子には、信号ＢＣＬＫを動作ク
ロックとするシンク保護回路２１５からゲート制御信号
ＧＡＴＥが入力されるもので、その出力は、シンボルカ
ウンタ２１６及びデータ検出窓信号発生用のＦ／Ｆ回路
２１７に送られる。シンボルカウンタ２１６は、アンド
回路２１４の出力信号及びクロック信号ＢＣＬＫを入力
して、ラッチタイミング信号φＳＹＭ、φＥを出力する
ものである。上記シフトレジスタ２１３は、シンクパタ
ーン検出回路２１２を介して入力されるデータを順次シ
フトしながら保持し、その保持内容は１０ビツトラッチ
回路２１８にラッチされる。

この１０ビツトラッチ回路２１８は、上記シンボルカウ
ンタ２１６から与えられるタイミング信号φＳでＹＭの立上り！シフトレジスタ２１３の保持内容をラッ
チし、８−１０復調デコーダ２１９に送出する。

８−１０復調デコーダ２１９では、入力された１０ビツ
トのデータを元の８ビツトのデータに復調し、その復調
されたデータは８ビツトラッチ回路２１１０にラッチさ
れる。この８ビツトラッチ回路２１１０は、上記シンボ
ルカウンタ２１６から与えられるタイミング信号φＳＹ
Ｍの立上がりで８−１０復調デコーダ２１９から入力さ
れる８ビツトのデータをラッチし、パリティラッチ回路
２１１１に出力すると共に、シンボルデータバスを介し
て上記再生回路２３に出力する。このパリティラッチ回
路２１１１と、ブロックアドレスラッチ回路２１１２及
びＩＤコードラッチ回路２１１３には、上記シンボルカ
ウンタ２１６よりタイミング信号φＥがそれぞれ動作ク
ロックとして入力されるもので、この信号φＥの立上り
で各ラッチ回路２１１１．２１１２．２１１３はラッチ
動作を行なう。

上記パリティラッチ回路２１１１のラッチデータは、ブ
ロックアドレスラッチ回路２１１２及びパリティチェッ
ク回路２１１４に与えられ、ブロックアドレスラッチ回
路２１１２のラッチデータはＩＤコードラッチ回路２１
１３、パリティチェック回路２１１４、最終ブロック検
出回路２１１５及び再生回路２３に与えられ、また、Ｉ
Ｄコードラッチ回路２１１３のラッチデータは、パリテ
ィチェック回路２１１４及び上記システムコントローラ
２６に与えられる。パリティチェック回路２１１４は、
パリティラッチ回路２１１１、ブロックアドレスラッチ
回路２１１２、ＩＤコードラッチ回路２１１３のそれぞ
れから入力される８ビツトのデータに対してパリティチ
ェックを行なうもので、そのチェツタ結果は、最終ブロ
ック検出回路２１１５及び再生回路２３に送られる。最
終ブロック検出回路２１１５は、ブロックアドレスラッ
チ回路２１１２のラッチデータ及びパリティチェック回
路２１１４からのパリティチェック結果の信号と、記録
・再生制御部１２から入　　　　′力される信号ＰＣＭ
により、ＰＣＭデータ再生区間における最終ブロックを
検出し、その検出信号ＬＢをＦ　／　Ｆ　２１７のリセ
ット端子Ｒに出力する。

このＦ　／　Ｆ　２１７は、アンド回路２１４からの動
作クロックと、記録・再生制御部１２から入力端子りに
送られてくる信号ＰＣＭ及び最終ブロック検出回路２１
１５からリセット端子Ｒに送られてくる最終ブロックの
検出信号ＬＢにより、データ検出窓信号ＤＷを出力端子
Ｑから再生回路２３に出力する。

次に上記実施例の動作について第５図及び第６図を参照
して説明する。第５因は上記第４図で示した復調回路２
１での各ブロック内のシンボルを復調する際のタイミン
グを示すもので、第５図（ａ）に示すＢＣＬＫはＰＬＬ
回路２２からのデータに同期したクロックである。まず
、再生信号がＮＲＺ■復調器２１１によりＮＲＺ　Ｉ復
調された後に、再生データとしてシンクパターン検出回
路２１２に入力される。各データブロックの先頭にある
シンクパターンが検出された時点で、シンクパターン検
出回路２１２はアンド回路２１４に対して検出信号５Ｙ
ＮＣを送出する（第５図（ｂ））。ここで、シンクパタ
ーンは１ブロツク内に１つしか再生されないため、シン
ク保護回路２１５からこの検出信号５ＹＮＣの出力すべ
きタイミングの前後、すなわち第５図（Ｃ）に示すよう
にＢＣＬＫのパルス上２個分の時間的余裕を持ってゲー
ト信号ＧＡＴＥがアンド回路２１４に与えられ、シンク
パターンの誤検出を防止している。従ってアンド回路２
１４からは、第５図（ｂ）に示すような信号５ＹＮＣが
そのまま出力される。この信＠５ＹＮＣにより起動され
てシンボルカウンタ２１６は、第５図（ｄ）に示すよう
なりＣＬＫのパルス１０個をカウントするごとに立上る
ラッチタイミング信号φＳＹＭを出力する。この信号φ
ＳＹＭは再生データのシンボル単位に相当するものであ
り、この信号φＳＹＭを動作りＯツクとして、１０ビツ
トラッチ回路２１８及び８ビツトラッチ回路２１１０は
、それぞれ送られてくる１シンボル分の信号をラッチし
、出力することとなる。その結果、再生データはシンク
パターン検出回路２１２を介してシフトレジスタ２１３
に１０ピット分読込まれた時点で１０ビツトラッチ回路
２１８にラッチされ、さらに８−１０復調デコーダ２１
９で８ピツトに復調された後に、再び８ビツトラッチ回
路２１１０でラッチされ、１シンボルごとのデータとし
て第５図（ｅ）に示すようにシンボルデータバスに出力
され、再生回路２３に送られる。また、８ビツトラッチ
回路２１１０のラッチデータはパリティラッチ回路２１
１１にも入力される。このパリティラッチ回路２１１１
及びブロックアドレスラッチ回路２１１２、ＩＤコード
ラッチ回路２１１３にはそれぞれ、シンクパターンの次
のＩＤコード、ブロックアドレス及びパリティが８ビツ
トラッチ回路２１１０にラッチされるタイミングに同期
してシンボルカウンタ２１６から第５図（ｆ）に示すよ
うに信号φＥが動作クロックとして入力されるもので、
これらのラッチ回路２１１１．２１１２．２１１３は、
この信号φＥによって送られてくるＩＤコード、ブロッ
クアドレス及びパリティを順次ラッチする。

これらのラッチ回路２１１１．２１１２．２１１３にＩ
Ｄコード、ブロックアドレス及びパリティがそれぞれラ
ッチされた時点でパリティチェック回路２１１４は、パ
リティチェックを行ない、そのチェック結果を最終ブロ
ック検出回路２１１５と再生回路２３に送出する。最終
ブロック検出回路２１１５は、このパリティチェック回
路２１１４からのチェック結果信号とブロックアドレス
ラッチ回路２１１２がラッチしたブロックアドレス及び
記録・再生制御部１２から入力される信＠ＰＣＭにより
、データ再生区間における最終ブロックを検出し、その
検出信号をデータ検出窓信号発生用のＦ　／　Ｆ　２１
７に送出するもので、以下この最終ブロック検出回路２
１１５及びＦ　／　Ｆ　２１７の動作について第６図を
用いて説明する。

第６図は再生データに対する各回路の処理タイミングを
示すもので、第６図（ｆ）が最終ブロック検出回路２１
１５に°入力される記録・再生制御部１２からの信号Ｐ
ＣＭである。この信号ＰＣＭ及び第６図（ｂ）に示すタ
イミング信号Ｒ９０は、共に第６図（ａ）に示すタイミ
ング信号ＰＵＬＳから作られるものであり、このＰＵＬ
Ｓ信号は、上記Ｄ／Ａ変換器２４０基準クロツクから作
られる。このタイミング信号ＰＵＬＳ及びＲ９０は記録
・再生制却部１２からサーボ制郊部２５に与えられるも
ので、サーボＩｌｌ　Ｉ［１部２５は信号ＰＬＪＬＳの
１周期で回転ドラム１ａが１回転するように制御し、ま
た信号Ｒ９０のハイレベル期間に回転ドラム１ａに設け
られている回転ヘッドＨＡ、ＨＢがテープに接するよう
にＩＩＪ　ｉｌｌを行なう。従って、この信号Ｒ９０の
ハイレベル期間に第６図（Ｃ）に示す如くヘッドＨＡ、
Ｈａから再生データが得られるが、回転ド周して得た信
号Ｒ９０と完全には同期しておらず、再生データに多少
の変動を生じることになり、第６図（ｆ）に示すシンク
パターン検出信号５ＹＮＣも変動成分をもって出力され
る。そのため、信号Ｒ９０から第６図（ｄ）、（ｅ）に
示す５ＬＪＢコード１及びＳＵ８コード２の検出タイミ
ング信号を差引いた形となる信号ＰＣＭは、実際の再生
データ中のＰＣＭエリア１２８ブロツク分の時間幅に対
して、充分な時間的余裕を持ったものとして作られてい
る。Ｆ　／　Ｆ　２１７においては、このＤ端子に入力
される信号ＰＣＭが、アンド回路２１４からの最蜀のシ
ンクパターン検出信号５ＹＮＣによって、第６図（ｈ）
に示すようにＱ端子出力が立上り、データ検出窓信号Ｄ
Ｗとして出力される。

そして、上記最終ブロック検出回路２１１５はブロック
アドレスラッチ２１１２にラッチされるブロックアドレ
スを判定し、そのアドレス値がＰＣＭエリア内における
最終の値であると判定すると、３２シンボル分（２５６
ピツト）のディレィタイムをとって最終ブロック検出信
号ＬＢを出力する。この信号ＬＢがＦ　／　Ｆ　２１７
のリセット端子Ｒに入力された時点で、Ｆ／Ｆ２１７は
リセットされ、第６因（ｈ）の如くデータ検出窓信号Ｄ
Ｗは立下がる。

以上のように、データ検出窓信号ＤＷとして実際の再生
データに同期したものを得るようにしたので、第６図（
ｊ）に示すようにこのデータ検出窓信号を反転した期間
の充分な時間幅内でデータのエラー訂正の処理を行なう
ことができる。

なお、ＤＡＴテープ２のドロップアウト等により、最終
ブロックアドレスが検出できなかった場合やパリティチ
ェック回路２１１４でのチェック結果によりブロックア
ドレスに誤りがあった場合には、最終ブロック検出回路
２１１５は再生データに同期しない信号ＰＣＭの立下が
りを検出して信号「Ｂを出力し、この時点でＦ　／　Ｆ
　２１７をリセットしてデータ検出窓信号ＤＷを得るも
のである。

［発明の効果］以上のようにこの発明によれば、再生データ中の最初の
ブロックの同期信号（シンクパターン）と最終ブロック
アドレスを検出することにより、再生データと正確に同
期したデータ検出窓信号を発生させるようにしたので、
データのエラー訂正の処理に余裕を持った充分な時間幅
を当てることが可能となる。

【図面の簡単な説明】

図面はこの発明の一実施例を示すもので、第１図はデジ
タル・オーディオ・テープレコーダの回路構成を示すブ
ロック図、第２図は第１図の復調回路の詳細な構成を示
すブロック図、第３図（ａ）は記録／再生ヘッド部の構
成を示す図、第３図（ｂ）は磁気テープ上の記録パター
ンを示す図、第４図は磁気テープに書込まれるフレーム
及びこのフレームのＰＣＭデータ内のブロックの構成を
示す図、第５図はシンボルの復調動作を示すタイミング
チャート、第６図は再生データに対するデータ検出窓の
発生動作を示すタイミングチャートである。１・・・記録／再生ヘッド部、１ａ・・・回転ドラム、
２・・・ＤＡＴテープ、１１・・・Ａ／Ｄ変換器、１２
・・・記録・再生制御部、１３・・・記録回路、１４・
・・第ｌＲＡＭ、１５・・・第２ＲＡＭ、１６・・・変
調回路、１７・・・フレーム合成回路、１８・・・録音
アンプ、１９・・・録／再切替スイッチ、２０・・・再
生アンプ、２１・・・復調回路、２１１・・・ＮＲＺＩ
復調器２１１．２１２・・・シンクパターン検出回路、
２１３・・・シフトレジスタ、２１５・・・シンク保護
回路、２１６・・・シンボルカウンタ、２１７・・・デ
ータ検出窓信号発生用フリップ７０ツブ、２１８・・・
１０ピットラッチ回路、２１９・・・８−１０復調デコ
ーダ、２１１０・・・８ピットラッチ回路、２１１１・
・・パリティラッチ回路、　　　　２１１２・・・ブロ
ックアドレスラッチ回路、２１１３・・・ＩＱフードラ
ッチ回路、２１１４・・・パリティチェック回路、２１
１５・・・最終ブロック検出回路、２２・・・ＰＬＬ回
路、２３・・・再生回路、２４・・・Ｄ／Ａ変換器、２
５・・・サーボ制御部、２６・・・システムコントロー
ラ、２１・・・フレーム分解回路。

Claims

【特許請求の範囲】

デジタルデータをブロックに分割すると共に、各ブロッ
クごとにアドレスデータ及び同期信号を付加して回転ヘ
ッドにより記録するデジタル・オーディオ・テープレコ
ーダにおいて、再生データ中の最初のブロックの同期信
号及び最終ブロックのアドレスデータを検出することに
よりデータ検出窓信号を得るようにしたデータ検出窓信
号発生回路。