JPS6383966A

JPS6383966A - デジタル再生装置のデ−タ抜き取りクロツク信号生成回路

Info

Publication number: JPS6383966A
Application number: JP22914886A
Authority: JP
Inventors: Masahide Nagumo; 南雲　雅秀
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-09-27
Filing date: 1986-09-27
Publication date: 1988-04-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、例えば回転ヘッド式のデジタルオーディオ
チーブレコーダ等のようなデジタル再生装置に係り、特
にその読み取ったデジタル化データを再生するためのデ
ータ抜き取りクロック信号を生成するデータ抜き取りク
ロック信号生成回路の改良に関する。

（従来の技術）周知のように、音ｌｔｉ器の分野では、可及的に高密度
かつ高忠実度記録再生化を図るために、音声信号等の情
報信号をＰＣＭ　（パルス　コードモジュレーション）
技術によりデジタル化データに変換して記録媒体に記録
し、これを再生するようにしたデジタル記録再生システ
ムが普及してきている。

このうち、記録媒体として磁気テープを使用するものは
、デジタルオーディオチーブレコーダと称されており、
例えば複数のヘッドをテープの幅方向に配設してなる固
定ヘッド式のものと、ヘッドが周側に沿って回転するよ
うに設けられた円筒形状のドラムにテープを巻き付けて
ヘリカルスキャンを行なうようにした回転ヘッド式のも
のとがある。

ここで、第３図は上記回転ヘッド式のデジタルオーディ
オチーブレコーダの全体的な構成を示すものである。す
なわち、図中１１．１２は一対のリール台で、それぞれ
リールモータ１３．１４によって図中反時計方向に回転
駆動されることにより、テープ１５が図中矢印ａで示す
方向に走行されるようになされている。

また、上記一対のリール台１１．１２間には、円筒形状
に形成されたドラム１６と、キャプスタン１１及び図示
しないピンチローラとが配置されている。

このうち、ドラム１６には、その回転中心を挟んで互い
に外向きに一対の記録再生ヘッド（以下ヘッドという）
　１８．１９が支持されている。また、このドラム１６
は、ドラムモータ２０によって図中反時計方向に回転駆
動されるようになっている。

そして、記録再生時には、図示のように、ドラム１６の
中心から９０°の開角の範囲で、テープ１５がドラム１
６の周側面に一定の傾斜をもって斜めに巻き付けられる
。また、キャプスタン１７は、キャプスタンモータ２１
によって図中反時計方向に一定速度で回転駆動されると
ともに、前記ピンチローラがテープ１５を介して圧接さ
れ、テープ１５が定速走行されるようになる。このため
、テープ１５には、ヘッド１８に対応するトラックとヘ
ッド１９に対応するトラックとが、交互に一定の傾斜を
もって形成されるようになるものである。

この場合、ヘッド１８は、トラックの形成方向に対して
＋２０°のアジマス角をもってドラム１６に支持されて
おり、ヘッド１９は、トラックの形成方向に対して−２
０”のアジマス角をもってドラム１６に支持されている
ものである。

次に、記録再生動作について説明する。まず、記録時に
は、情報信号をＰＣＭ化してなるデジタル化データＤＡ
ＴＡＲが、入力端子２２に供給される。すると、このデ
ジタル化データＤＡＴＡＲは、記録信号生成回路２３に
よって、後述する各種制御データＤが付加された後、ク
ロック発生回路２４から出力される記録用ヘッドクロッ
ク信号ＨＤＣＫＲによって切換制御されるスイッチ回路
２５及びゲート回路２６．２７を介して、ヘッド１８．
１９に供給される。

ここで、上記クロック発生回路２４は、入力端子２８に
供給される例えば水晶等で生成される一定周波数のシス
テムクロック信号ＳＣに基づいて、上記記録用へラドク
ロック信号ＨＤＣＫＲやその他の後述するクロック信号
等を生成するものである。

また、上記スイッチ回路２５は、クロック発生回路２４
から出力される記録用ヘッドクロック信号ＨＤＣＫＲに
基づいて、ヘッド１８がテープ１５に接触されている期
間、記録信号生成回路２３の出力データをヘッド１８に
導くように切換えられ、ヘッド１９がテープ１５に接触
されている期間、記録信号生成回路２３の出力データを
ヘッド１９に導くように切換えられるものである。

さらに、上記ゲート回路２６．２７は、記録モードのと
きＨレベルの信号が供給され、再生モードのときＬレベ
ルの信号が供給される入力端子２９に、Ｈレベルの信号
が供給された状態（つまり記録モード）でゲートが開状
態となり、記録信号生成回路２３の出力データがヘッド
１８．１９に供給されるようになるものである。

このため、記録モードでは、入力端子２２に供給された
デジタル化データＤＡＴＡＲがヘッド１８゜１９に交互
に供給されるようになり、ここにテープ１５へのデジタ
ル化データＤＡＴＡＲの記録が行なわれるものである。

また、再生時には、各ヘッド１８．１９から得られる再
゛生信号ＲＦが、それぞれコンデンサＣ１゜Ｃ２、増幅
器３０．３１、イコライザ回路３２．３３及びスイッチ
回路３４を介して取り出され、データスライス回路３５
に供給される。このスイッチ回路３４は、前記クロック
発生回路２４から出力される再生用へラドフロツタ信号
ＨＤＣＫＰに基づいて切換制御されるものである。

すなわち、スイッチ回路３４は、再生用へラドクロック
信号ＨＤＣＫＰによって、ヘッド１８がテープ１５に接
触されている期間、ヘッド１８の再生信号ＲＦをデータ
スライス回路３５に導（ように切換えられ、ヘッド１９
がテープ１５に接触されている期間、ヘッド１９の再生
信号ＲＦをデータスライス回路３５に導くように切換え
られるものである。このため、データスライス回路３５
には、各ヘッド１８．１９から得られる再生信号ＲＦが
交互に供給されるようになる。

ここで、上記データスライス回路３５は、入力された再
生信号ＲＦを波形整形してデジタル化データＤＡＴＡＰ
を生成するものである。この生成されたデジタル化デー
タＤＡＴＡＰは、ＰＬＬ　（位相同期ループ）回路３６
に供給されて、データ抜き取りクロック信号ＰＬＣＫの
生成に供される。

そして、このデータ抜き取りクロック信号ＰＬＣＫは、
上記デジタル化データＤＡＴＡＰとともに同期信号保護
回路３７に供給されて、同期信＠ＳＹＭＣが生成される
。また、この同期信号５ＹＮＣは、タイミング制御回路
３８でタイミング調整された後、上記デジタル化データ
ＤＡＴＡＰとともに１０ビット−８ビツト変換回路３９
に供給される。

この１０−８変換回路３９は、入力されたデジタル化デ
ータＤＡＴＡＰを、情報信号成分と上記制御データＤ成
分とに分離し、情報信号成分をエラー訂正回路４０に出
力するとともに、制御データＤ成分をアドレス生成回路
４１に出力する。そして、エラー訂正回路４０に供給さ
れた情報信号は、所定のエラー訂正処理が施された後、
Ｄ／Ａ　（デジタル／アナログ）変換回路４２によって
アナログ信号に変換され、出力端子４３を介して図示し
ないアナログ再生回路系に供給されて、ここにテープ１
５に記録されたデータの再生が行なわれるものである。

一方、上記アドレス生成回路４１は、入力された制御デ
ータＤ中からアドレスデータ成分を抽出し、出力端子４
４を介して例えば図示しないデータ検索（サーチ）動作
を行なう回路等に供給するものである。

次に、前記ドラムモータ２０は、以下に述べるドラムサ
ーボ回路によって、記録再生中に、その回転速度が一定
となるように制御されている。すなわち、前記ドラム１
６の近傍には、周波数検出用のヘッド４５と、位置検出
用のヘッド４６とが設置されている。このうち、ヘッド
４５は、ドラム１６とともに回転され周波数検出用の交
流磁化パターン（ＦＧパターン）が形成された回転体（
図示せず）に対向して設置されているもので、ドラム１
６の回転数に対応した周波数信号ＤＦＧを発生するもの
である。そして、上記ヘッド４５から得られた周波数信
号ＤＦＧは、増幅器４７を介して、ドラムサーボ回路４
８に供給される。

一方、上記ヘッド４６は、ドラム１６とともに回転され
位置検出用の磁化パターンが形成された回転体（図示せ
ず）に対向して設置されているもので、ドラム１６の回
転時における各ヘッド１８．１９の位置を判別する基準
となる位置信号ＤＰＧを発生するものである。そして、
上記ヘッド４６から得られた位置信号ＤＰＧは、増幅器
４９及び遅延回路５０を介して、前記ドラムサーボ回路
４８に供給される。

ここで、上記ドラムサーボ回路４８は、各ヘッド４５、
４６から得られる周波数信号ＤＦＧ及び位置信号ＤＰＧ
と、前記クロック発生回路２４で生成されるドラムサー
ボ用の基準クロック信号ＣＫとを、それぞれ周波数比較
及び位相比較し、その周波数差及び位相差に対応した電
圧信号を加算して前記ドラムモータ２０に供給するもの
である。このため、ドラムモータ２０が一定の回転速度
になるように制御され、ここにドラム１６の回転速度が
一定（１００／３　Ｈｚ　）になるように制御されるも
のである。

次に、前記キャプスタンモータ２１は、以下に述べるキ
ャプスタンサーボ回路によって、その回転速度が制御さ
れている。すなわち、前記キャプスタン１７の近傍には
、周波数検出用のヘッド５１が設置されている。このヘ
ッド５１は、キャプスタン１７とともに回転され周波数
検出用の交流磁化パターン（ＦＧパターン）が形成され
た回転体（図示せず）く対向して設置されているもので
、キャプスタン１７の回転数に対応した周波数倍＠ＣＦ
Ｇを発生するものである。

そして、上記ヘッド５１から得られた周波数信号ＣＦＧ
は、増幅器５２を介して、キャプスタンサーボ回路５３
に供給される。この場合、記録時には、スイッチ回路５
４が図示と逆の切換状態となっており、前記クロック発
生回路２４で生成されるキャプスタンサーボ用の基準信
号Ｋが、上記ヘッド５１ｈ）ら得られる周波数信号ＣＦ
Ｇに重畳されてキャプスタンサーボ回路５３に供給され
るようになる。

そして、このキャプスタンサーボ回路５３は、上記周波
数信号ＣＦＧ及び基準信＠にの重畳信号と、クロック発
生回路２４で生成されるキャプスタンサーボ用の基準ク
ロック信号ＧＫとを周波数比較し、その周波数差に応じ
た電圧信号を生成するとともに、上記重畳信号を分周し
た信号と上記基準クロック信号ＧＫとを位相比較し、そ
の位相差に応じた電圧信号を生成して、これら両電圧信
号を加算して、前記キャプスタンモータ２１に出力する
ものである。

このため、キャプスタンモータ２１が、クロック発生回
路２４から出力される基準クロック信号ＣＫＩに基づい
て一定の回転速度になるように制御され、ここに記録モ
ードにおいてキャプスタン１７の回転速度が一定、つま
りテープ１５の走行速度が一定（８，１５０ｍｍ／ｓ　
）になるように制御されるものである。

また、再生時には、前記スイッチ回路５４が図示の切換
状態に制御されており、後述するＡＴＦ回路５５から出
力されるトラッキングエラー信号ＴＥが、上記ヘッド５
１から得られる周波数信号ＣＦＧに重畳されてキャプス
タンサーボ回路５３に供給されるようになる。このため
、キャプスタンサーボ回路５１は、上記周波数信号ＣＦ
Ｇ及びトラッキングエラー信号ＴＥの重畳信号と、クロ
ック発生回路２４から出力される基準クロック信号ＣＫ
とを周波数比較し、その周波数差に応じた電圧信号を生
成するとともに、上記重畳信号からトラッキングエラー
信号ＴＥを抜き取り、そのトラッキングエラー信号ＴＥ
と上記基準クロック信号ＯＫとを位相比較し、その位相
差に応じた電圧信号を生成して、これら両電圧信号を加
算して、前記キャプスタンモータ２１に出力するもので
ある。

このため、キャプスタンモータ２０が一定速度で回転さ
れるようになり、ここに再生モードにおいてキャプスタ
ン１７の回転速度、つまりテープ１５の走行速度が一定
に制御されるようになるものである。

ここで、上記ＡＴＦ回路５５は、詳細な動作は後述する
が、前記スイッチ回路３４で導かれた各ヘッド１８．１
９からの再生信＠ＲＦ中に含まれる前記制御データＤの
うちの、トラッキングサーボ用のＡＴＦデータを利用し
て、各ヘッド１８．１９と、それに対応するテープ１５
上に形成されたトラックとのトラッキングずれに対応す
るトラッキングエラー信号ＴＥを生成するものである。

このため、再生状態においては、キャプスタンモータ２
１は、上記トラッキングエラー信号ＴＥに基づいて回転
速度制御が行なわれ、テープ１５の走行速度が制御され
るようになり、ここに上記トラッキングずれをなくし各
ヘッド１８．１９が対応するトラックの中心を正確にト
レースするようにするためのトラッキングサーボが行な
われるものである。

また、前記リールモータ１３．１４は、以下に述べるリ
ールサーボ回路によって、その回転速度が制御されてい
る。すなわち、通常の記録再生状態では、スイッチ回路
５６が図示と逆の切換状態に制御されており、テープス
ピード検出回路５７から出力されるテープスピードの検
出信号が、リールサーボ回路５８に供給される。このテ
ープスピード検出回路５７は、前記スイッチ回路３４を
介して得られる各ヘッドｉａ、　１９からの再生信号Ｒ
Ｆ中に含まれる制御データＤのうちから、周期性のある
データ成分を抽出して、テープ１５の走行速度を検出す
るものである。

すると、リールサーボ回路５８は、テーブスビード検出
回路５７から得られる検出信号と、前記クロック発生回
路２４で生成されるリールサーボ用の基準クロック信号
ＯＫとに基づいて、各リールモータ１３．１４に所定の
駆動用信号を発生し、リール台１１、１２が所定の回転
速度で回転駆動され、リール台１１からのテープ１５の
供給及びリール台１２によるテープ１５の巻き取りが行
なわれるものである。

一方、テープ１５を高速走行させてデータを読み取るサ
ーチ状態では、前記スイッチ回路５６が図示の切換状態
に制御されている。ここで、前記リール台１１．１２の
近傍には、周波数検出用のヘッド５９゜６０がそれぞれ
設置されている。これらヘッド５９゜６０は、リール台
１１．１２とともに回転され周波数検出用の交流磁化パ
ターン（ＦＧパターン）が形成された回転体（図示せず
）に対向して設置されているもので、リール台１１．１
２の回転数に対応した周波数信号ＲＦＧを、それぞれ発
生するものである。

そして、上記各ヘッド５９．６０から得られた周波数信
号ＲＦＧは、それぞれ増幅器６１．６２及びスイッチ回
路５６を介して、リールサーボ回路５８に供給される。

すると、リールサーボ回路５８は、各ヘッド５９．６０
から得られる周波数信号ＲＦＧに基づいて、テープ１５
走行速度を算出し、前記クロック発生回路２４から出力
されるリールサーボ用の基準クロック信号ＧＫに基づい
て、リールモータ１３．１４の回転速度を制御し、テー
プ１５が一定の速度で高速走行されるように制御するも
のである。

ここで、サーチ状態におけるテープ１５の走行速度は、
前記ヘッド１８．１９によるデータの読み取りが安定に
行ない得る速度を予め設定しておき、その設定された速
度になるように制御されるものである。

次に、第４図は、テープ１５に形成されるトラックのフ
ォーマットを示すものである。すなわち、１つのトラッ
クは、１９６ブロツクで構成されており、中央部の１２
８ブロツクがＰＣＭ化されたデジタル化データが記憶さ
れるデータ領域となっている。また、このデータ領域の
両側には、前記制御データＤが記録されている。

ここで、上記制御データＤは、第４図中左側から、１１
ブロツクのマージンデータＭＡＲＧＩＮ。

２ブロツクのＰＬＬデータ、８ブロツクのサブコードデ
ータ５ＵＢ１．１ブロツクのポストアンブルデータＰＡ
、３ブロックのＩＢＧデータ、５ブロツクのＡＴＦデー
タ、３ブロツクのＩＢＧデータ及び２ブロツクのＰＬＬ
データの順序で記録されている。

また、上記制御データＤは、第４図中右側から、１１ブ
ロツクのマージンデータＭＡＲＧＩＮ、１ブロックのポ
ストアンブルデータＰＡ、８ブロックのサブコードデー
タ５ＵＢ２．２ブロツクのＰＬＬデータ、３ブロツクの
ＩＢＧデータ、５ブロツクのＡＴＦデータ及び３ブロツ
クのＩＢＧデータの順序で記録されている。

そして、上記データ領域には、デジタル化データが８ピ
ット−１０ビット変換、ＮＲＺ　（ノン　リターン　ト
ウ　ゼロ）変調されて記録されている。

また、上記サブコードデータ５ＵＢ１．５ＩＪＢ２は、
曲番や絶対時間等を示す位置情報信号である。

さらに、上記ＰＬＬデータは、上記サブコードデータ５
ＵＢ１，５ＵＢ２や前記データ抜き取りクロック信号Ｐ
ＬＣＫを生成するための情報信号であり、ｆｃｈ／２（
ｆｃｈはデータレートで９．４０８Ｍ　ｌｂ　）の単一
波である。また、上記マージンデータＭＡＲＧＩＮ及び
ポストアンブルデータＰＡは、それぞれｆ　ｃｈ／　２
で、ＩＢＧデータはｆ　ｃｈ／　６の単一波である。

ここで、上記１ブロツクは、第５図に示すように、３６
シンボルより構成されている。このうち、中央部の２８
シンボルがデジタル化データが記憶されるデータ領域と
なっている。また、このデータ領域の図中左側には、４
シンボルの制御データが記録されており、データ領域の
図中右側には、４シンボルのパリティデータｐａが記録
されている。

そして、上記１シンボルは８ビツトで構成されており、
上記４シンボルの制御データは、第６図に示すように、
１シンボルのシンクデータ５ＹＮＣ，２シンボルのワー
ドＷｌ　、Ｗ２及び１シンボルのパリティデータＰｂよ
りなるものである。ここで、ワードＷ１はチャネル数、
エンファシス。

トラックピッチ幅及びフレームアドレス等を示しており
、ワードＷ２はブロックアドレスを示している。

また、前記ＡＴＦデータは、第７図に示すように、ヘッ
ド１８に対応するトラックに同期（ＳＹＮＣ）信号３１
　　（ｆｃｈ／１８）と、パイロット信号（図中格子状
に示す）　Ｐ　（ｆ　ｃｈ／７２の単一波）とが形成さ
れ、ヘッド１９に対応するトラックに同期信号３２　　
（ｆｃｈ／１２）と、パイロット信号（図中格子状に示
す）Ｐとが形成されてなるものである。

なお、第７図において、矢印すはヘッド１８．１９の移
動方向、を示し、矢印Ｃはテープ１５の走行方向を示し
ている。

次に、前記トラッキングサーボについて説明する。この
トラッキングサーボは、一般に、エリア分割型ＡＴＦ　
（オートマチインク　トラック　ファインディング）方
式が採用され、そのなかでも４トラック完結式が実際に
使用されている。

すなわち、第７図中上から２番目のトラックをヘッド１
９がトレースすることを考える。まず、ヘッド１９が同
期信号Ｓ２の記録部分に到達されると、その周波数から
、前記ＡＴＦ回路５５が、ヘッド１９からの再生信号Ｒ
Ｆが供給されていることを判別するとともに、同期信号
Ｓ２であることを検出する。

そして、上記ＡＴＦ回路５５は、上記同期信号Ｓ２が検
出されたタイミングで、隣接するトラック〈第７図中１
番上のトラック）から漏れるパイロット信＠Ｐをヘッド
１９が再生したレベルを検出する。次に、上記ＡＴＦ回
路５５は、上記同期信号Ｓ２が検出された時点から所定
時間経過したタイミングで、隣接するトラック（第７図
中上から３番目のトラック）から漏れるパイロット信号
Ｐをヘッド１９が再生したレベルを検出する。そして、
ＡＴＦ回路５５は、検出された両パイロット信号の漏れ
のレベル差を算出し、ここにヘッド１９が自己のトレー
スすべきトラックの中心から、どちら側の隣接するトラ
ックに偏っているかに対応するトラッキングエラー信＠
ＴＥが生成されるものである。

その後、上記のようにして生成されたトラッキングエラ
ー信号ＴＥに基づいて、前述したようにキャプスタンモ
ータ２１が制御され、テープ１５の走行速度が制御され
ることにより、トラッキングサーボが施されるものであ
る。

次に、前記再生用へラドクロック信号ＨＤＣＫＰと、ヘ
ッド１８．１９から得られる再生信号ＲＦとの関係につ
いて説明する。すなわち、第８図（ａ）は、再生用へラ
ドフロツタ信号ＨＤＣＫＰを示し、この信号がＨレベル
の期間、第８図（ｂ）に示すように、前記スイッチ回路
３４がヘッド１８から得られる再生信号ＲＦａをデータ
スライス回路３５に導くように切換えられ、Ｌレベルの
期間、前記スイッチ回路３４がヘッド１９から得られる
再生信号ＲＦｂをデータスライス回路３５に導くように
切換えられるものである。

そして、再生用へラドクロック信号ＨＤＣＫＰの１周期
が、前記ドラム１６の１回転に相当しており、再生用へ
ラドフロツタ信号ＨＤＣＫＰのＨレベル及びＬレベル期
間の略中央部で、各ヘッド１８゜１９からの再生信号Ｒ
Ｆａ、ＲＦｂが得られるようになされている。

ここで、各ヘッド１８．１９からの再生信号ＲＦａ。

ＲＦｂが一対となって１フレームを構成しており、前述
したワードＷ１のフレームアドレスは、このフレームの
位置を示しているものである。このため、ドラム１６が
１回転した状態で、各ヘッド１８゜１９から得られる再
生信号ＲＦａ、ＲＦｂに含まれる全てのワードＷ１のフ
レームアドレスは、共に同じ値となっている。

なお、前記記録用へラドクロック信号ＨＤＣＫＲも、そ
のＨレベル期間においてデジタル化データをヘッド１８
に供給するようにスイッチ回路２５を切換えるとともに
、そのＬレベル期間においてデジタル化データをヘッド
１９に供給するようにスイッチ回路２５を切換えるよう
になされているものである。そして、記録用へラドクロ
ック信号ＨＤＣＫＲと、ヘッド１８．１９にそれぞれ供
給するデジタル化データとの関係も、上記と略同様にな
されているものである。

ところで、上記のようなデジタル記録再生システムにお
いて、データスライス回路３５から出力されるデジタル
化データＤＡＴＡＰを、データ領域成分と制郊データＤ
成分とに分離し、データ領域成分をエラー訂正回路４０
に導くようにするためには、ＰＬＬ回路３６によってデ
ータ抜き取りクロック信号ＰＬＧＫを生成する必要があ
る。この場合、ＰＬＬ回路３６は、データスライス回路
３５から順次出力されるデジタル化データＤＡＴＡＰが
、ＰＬＬデータ領域に到達したことを検出し、その後、
ＰＬＬデータからデータ抜き取りクロック信号ＰＬＣＫ
を生成するようにしている。

ここで、第９図は、従来のデータ抜き取りクロック信号
生成手段を示すものである。すなわち、前記データスラ
イス回路３５を介しで、入力端子６３に供給されたデジ
タル化データＤＡＴＡＰは、周波数検出回路６４に供給
される。この周波数検出回路６４は、入力端子６５に供
給された前記システムクロック信号ＳＣをカウントして
、デジタル化データＤＡＴＡＰの周波数を検出するもの
である。

そして、上記周波数検出回路６４の検出信号は、ローパ
スフィルタＧ６に供給されて、デジタル化データＤＡＴ
ＡＰの周波数に対応した電圧レベルに変換された後、サ
ンプルホールド回路６７に供給される。このサンプルホ
ールド回路６７は、入力端子６８にＰＬＬデータ領域検
出信号信号ＬＧが供給されたタイミングで、入力された
電圧レベルをホールドする。そして、上記サンプルホー
ルド回路６７にホールドされた電圧レベルが、加算回路
６９を介して電圧制御発振器（以下■Ｃｏという）７０
に供給され、その発振周波数が制御されるようになるも
のである。

一方、上記入力端子６３に供給されたデジタル化データ
ＤＡＴＡＰと、上記Ｖ　ＣＯ７０から出力される発振信
号とは、位相検出回路７１に供給されて、その位相差成
分が検出される。この検出された位相差成分は、ローパ
スフィルタ７２に供給されて対応した電圧レベルに変換
された後、加算回路６９で上記サンプルホールド回路６
７から出力される電圧レベルと加算されてＶ　ＣＯ７０
に供給されることにより、Ｖ　ＣＯ７０の発振信号の位
相制御が行なわれる。

そして、上記ｖ　ｃ　ｏ　ｙｏの発振信号が、前記デー
タ抜き取りクロック信号ＰＬＣＫとなるものである。

しかしながら、上記のような従来のデータ抜き取りクロ
ック信号生成手段では、次のような問題が生じる。すな
わち、位相検出回路７１の出力によるＶ　ＣＯ７０の発
振周波数制御を無視して考えると、入力端子６３に供給
されるデジタル化データＤＡＴＡＰがＰＬＬデータであ
る場合、その周波数ｆｒに基づいてサンプルホールド回
路６７の出力電圧レベル■ｒが決定され、Ｖ　ＣＯ７０
の発振周波数ｆｒ”が決定されるようになる。このため
、ｆｒ　−ｆｒ　′ となるように、予めＶ　ＣＯ７０のフリーラン周波数を
調整する必要があり、製造作業が繁雑になるものである
。また、Ｖ　ＣＯ７０のフリーラン周波数を調整しても
、長い期間使用しているうちに調整がずれることがあり
、このような場合、再度調整し直さなければならないと
いう不都合も生じる。

さらに、前述したサーチ状態のように高速再生時には、
通常の再生状態に比して、データレートが士数１０％変
動するので、データ抜き取りクロック信号ＰＬＣＫとし
ても士故１０％のキャブチュアレンジが必要となるが、
従来の手段では、この要求に容易に答えらず、サーチ状
態で正確なデータの読み取りを行なうことができないと
いう問題を有している。

（発明が解決しようとする問題点）以上のように、従来のデータ抜き取りクロック信号生成
手段では、ｖＣＯのフリーラン周波数の調整が必要で取
り扱いが不便になるとともに、サーチ状態で正確なデー
タ読み取りが困難になるという問題を有している。

そこで、この発明は上記事情を考慮してなされたもので
、ｖＣＯのフリーラン周波数の調整を行なう必要がなく
取り扱いを便利にし得るとともに、通常再生時とサーチ
時とで正確なデータの読み取りを行ない得る極めて良好
なデジタル再生８置のデータ抜き取りクロック信号生成
回路を提供することを目的とする。

［発明の構成コ（問題点を解決するための手段）すなわち、この発明に係るデジタル再生装置のデータ抜
き取りクロック信号生成回路は、読み取ったデジタル化
データ中のＰＬＬデータ領域を検出しＰＬＬデータの周
波数成分をラッチするとともに、ＶＣＯの発振周波数成
分を所定の周期でラッチする。そして、両ラッチ出力の
差成分を算出し、その算出結果に基づいてＶＣＯの発掘
周波数を、ＰＬＬデータの周波数と等しくなるようにし
たものである。

（作用）そして、上記のような構成によれば、ＰＬＬデータの周
波数成分をラッチするとともに、ＶＣＯの発振周波数成
分を所定の周期でラッチし、両ラッチ出力の差成分に基
づいてｖＣＯの発振周波数を、ＰＬＬデータの周波数と
等しくなるように制御するようにしたので、ＶＣＯのフ
リーラン周波数の調整を行なう必要がなく取り扱いを便
利にし得るとともに、通常再生時とサーチ時とで正確な
データの読み取りを行なうことができるようになるもの
である。

（実施例）以下、この発明の一実施例について図面を参照して詳細
に説明する。まず、通常の再生状態について説明する。

すなわち、第１図において、７３は入力端子で、前記デ
ータスライス回路３５から出力されるデジタル化データ
ＤＡＴＡＰが供給されている。この入力端子７３に供給
されたデジタル化データＤＡＴＡＰは、ＰＬＬデータ領
域検出回路７４に供給されるとともに、スイッチ回路１
５に供給されている。

このＰＬＬデータ領域検出回路７４は、上記デジタル化
データＤＡＴＡＰ中のＰＬＬデータ成分を検出し、その
検出期間だけＨレベルとなるＰＬＬデータ領域検出信号
信号ＬＧを発生する。そして。

このＰＬＬデータ領域検出信号信号ＬＧの発生期間、ス
イッチ回路７５が図示の切換状態に制御される。このた
め、ＰＬＬデータ領域期間だけ、上記デジタル化データ
ＤＡＴＡＰ　（つまりＰＬＬデータ成分）は、１／ｎ分
周回路７６に供給される。この場合、ＰＬＬデータの周
波数は、前述したようにｆ　ｃｈ／　２であるから、１
／ｎ分周回路７６で１／ｎ分周されることにより、その
周波数はｆ　ａｈ／　２　ｎとなる。

そして、上記１／ｎ分周回路７６の出力は、周波数検出
回路７７に供給される。この周波数検出回路７７は、入
力端子７８に供給されたシステムクロック信号ＳＣをカ
ウントして、入力されたデータ（つまりＰＬＬデータを
１／ｎ分周したデータ）の周波数を検出するものである
。この場合、システムクロック信号ＳＣの周波数を２ｆ
ｃｈとすれば、１／ｎ分周回路７６から出力されるｆ　
ｃｈ／　２　ｎの信号をシステムクロック信号ＳＣでカ
ウントすることにより、１／４ｎの分解能で周波数検出
を行なうことができるものである。

そして、この周波数検出回路７７の検出信号は、ラッチ
回路７９．８０にそれぞれ供給される。このうち、ラッ
チ回路１９は、上記ＰＬＬデータ領域検出回路７４から
ＰＬＬデータ領域の検出時に発生されるラッチ信号ＦＳ
Ｐに同期して、周波数検出回路７７の出力をラッチする
ものである。また、ランチ回路８０は、システムクロッ
ク信号ＳＣを１／２ｎ分周回路８１で１／２ｎ分周した
信号の周期で、周波数検出回路７７の出力をラッチする
ものである。

そして、上記各ラッチ回路７９．８０のラッチ出力は、
ともに比較回路８２に供給されて、それらの差成分が算
出されるようになる。

このため、ＰＬＬデータ領域においては、各ラッチ回路
７９．８０のラッチ内容が等しいので、比較回路８２で
算出された差成分はＯ″となる。このとき、比較回路８
２は、一定周波数のＡＦＣ信号を発生する。このＡＦＣ
信号は、加算回路８３を介してローパスフィルタ８４に
供給されて、ＡＦＣ信号の周波数に対応した電圧レベル
に変換された後、ＶＣｏ８５に供給され、その発掘周波
数の決定に供される。そして、このＶ　ＣＯ８５の発振
信号が、１／ｍ分周回路８６で１／ｍ分周され、データ
抜き取りクロック信号ＰＬＣＫとなるものである。

このとき、上記データ抜き取りクロック信号ＰＬＣＫと
、入力端子７３に供給されたデジタル化データＤＡＴＡ
Ｐとは、位相検出回路８７に供給されて、その位相差成
分に対応した周波数を有するＡＰＣ信号が発生される。

そして、このＡＰＣ信号が、加算回路８３及びローパス
フィルタ８４を介してＶＣＯ８５に供給され、Ｖ　ＣＯ
８５の発振周波数が制御されている。

ここで、ＰＬＬデータ領域が終了すると、スイッチ回路
７５が図示と逆の切換状態に制御されるので、１／ｍ分
周回路８６の出力信号が、１／２分周回路８８、スイッ
チ回路７５及び１／ｎ分周回路７６を介して周波数検出
回路７７に供給される。このため、ラッチ回路７９のラ
ッチ内容は、ＰＬＬデータの周波数成分の検出データと
なっているが、ラッチ回路８０には、ｖ　ｃ　ｏ　ａｓ
の発振周波数成分の検出データが１／２ｎ分周回路８１
の出力信号の周期に同期して順次ラッチされるようにな
る。

そして、上記比較回路８２は、ＰＬＬデータの周波数成
分とＶＣＯＩｌ１５の発振周波数成分との差を算出し、
該差成分に対応した周波数を有するＡＦＣ信号を発生す
るようになり、Ｖ　ＣＯ８５の発振周波数が、ＰＬＬデ
ータの周波数成分に一致するように制御される。すなわ
ち、ＶＣＯ８５の発振周波数がＰＬＬデータの周波数に
等しくなるように自動制御されるので、Ｖ　ＣＯ８５の
フリーラン周波数調整を行なう必要なく、正確なデータ
抜き取りクロック信号ＰＬＣＫの生成を行なうことがで
きるものである。

次に、サーチ状態について説明する。すなわち、サーチ
状態では、テープ１５の走行速度が速くなるため、前記
各ヘッドｉａ、　１９がテープ１５に形成されたトラッ
クを横切るように、テープ１５上をトレースする。ここ
で、ヘッド１８がトラックを横切った状態で、第２図（
ａ）に示すように、ＰＬＬデータと、それに続くサブコ
ードデータ５ＵＢ１等が順次読み取れたとする。

すると、ヘッド１８から得られる再生信号ＲＦは、第２
図（ｂ）に示すように、断続的となり、データスライス
して得られるデジタル化データＤＡＴＡＰは、同図（ｄ
）に示すようになる。なお、第２図（ｄ）において、Ｘ
印はろデータの読み取れない領域を示している。ここで
、上記デジタルオーディオチーブレコーダは、データが
確実に読み取れる領域を検出して、第２図（Ｃ）に示す
ようなＨレベルの信号を発生し、この信号の発生期間に
おいてデータを取り込みサーチ動作を制御するようにし
ており、上記位相検出回路８７もこの信号のＨレベル期
間にのみ位相検出動作を行なうようになされている。

そして、ＰＬＬデータ領域が読み取られると、上記ＰＬ
Ｌデータ＠域検量検出回路から、第２図（ｅ）に示すよ
うに、ＰＬＬデータ領域期間ＨレベルとなるＰＬＬデー
タ領域検出信号信号ＬＧが発生され、上記スイッチ回路
７５が第１図に示す切換状態に制御される。また、上記
ＰＬＬデータ領域検出回路７４は、第２図（ｆ）に示す
タイミングで、ラッチ信号ＦＳＰを発生し、ラッチ回路
７９にＰＬＬデータの周波数成分をラッチさせる。

一方、１／２ｎ分周回路８１からは、第２図（ｇ）に示
すタイミングでラッチ信号が発生されており、ＰＬＬデ
ータ領域終了後も、ＶＣＯ８５の発振周波数成分がラッ
チ回路８０にラッチされる。そして、両ラッチ回路７９
．８０のラッチ内容の差成分が、比較回路８２で算出さ
れ、ＶＣＯ８５の発振周波数がＰＬＬデータの周波数成
分に等しくなるように制御され、ここに、データ抜き取
りクロック信号ＰＬＣＫが生成されて、サーチ状態にお
けるデータの読み取りが行なえるようになるものである
。

以上の動作を全体的にみると、第２図（ｈ）に示すよう
に、時刻ｔ１１〜ｔ１２の間において、ＰＬＬデータの
周波数成分が検出され、その周波数成分がラッチ回路７
９にラッチされる。そして、時ａＩｌｔ１２以１、Ｖ　
ＣＯ８５（７）発蚤周波数がＰＬＬデータに等しくなる
ように制御されるものである。

したがって、上記実施例のような構成によれば、読み取
ったＰＬＬデータ領域の周波数成分をラッチしておき、
該ラッチ内容と■Ｃ○８５の発振周波故成分との差を所
定周期で比較し、その差成分に基づいてＶＣＯ８５の発
振周波数をＰＬＬデータの周波数成分に等しくなるよう
に制御するようにしたので、従来のようにｖＣｏのフリ
ーラン周波数を調整する必要がなくなるとともに、通常
再生状態とサーチ状態とで共に正確なデータ広き取りク
ロック信号ＰＬＣＫを生成することができ、正確なサー
チ動作を行なうことができるようになるものである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

［発明の効果コしたがって、以上詳述したようにこの発明によれば、ｖ
ｃｏのフリーラン周波数の調整を行なう必要がなく取り
扱いを便利にし得るとともに、通常再生時とサーチ時と
で正確なデータの読み取りを行ない得る極めて良好なデ
ジタル再生装置のデータ抜き取りクロック信号生成回路
を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係るデジタル再生装置のデータ抜き
取りクロック信号生成回路の一実施例を示すブロック構
成図、第２図は同実施例の動作を説明するためのタイミ
ング図、第３図は回転ヘッド式のデジタルオーディオチ
ーブレコーダを示すブロック構成図、第４図乃至第６図
はそれぞれ１トラツクに記録されるデータのフォーマッ
トを説明するための図、第７図はＡＴＦデータの詳細を
示す図、第８図は再生用へラドクロック信号とヘッドか
ら得られる再生信号との関係を示すタイミング図、第９
図は従来のデータ抜き取りクロック信号生成手段を示す
ブロック構成図である。１１、１２・・・リール台、１３．１４・・・リールモ
ータ、１５・・・テープ、１６・・・ドラム、１７・・
・キャプスタン、１８゜１９・・・ヘッド、２０・・・
ドラムモータ、２１・・・キャプスタンモータ、２２・
・・入力端子、２３・・・記録信号生成回路、２４・・
・クロック発生回路、２５・・・スイッチ回路、２６゜
２１・・・ゲート回路、２８．２９・・・入力端子、３
０．３１・・・増幅器、３２．３３・・・イコライザ回
路、３４・・・スイッチ回路、３５・・・データスライ
ス回路、３６・・・ＰＬＬ回路、３７・・・同期信号保
護回路、３８・・・タイミング制御回路、３９・・・１
０−８変換回路、４０・・・エラー訂正回路、４１・・
・アドレス生成回路、４２・・・Ｄ／Ａ変換回路、４３
．４４・・・出力端子、４５．４６・・・ヘッド、４７
・・・増幅器、４８・・・ドラムサーボ回路、４９・・
・増幅器、５０・・・遅延回路、５１・・・ヘッド、５
２・・・増幅器、５３・・・キャプスタンサーボ回路、
５４・・・スイッチ回路、５５・・・ＡＴＦ回路、５６
・・・スイッチ回路、５７・・・テープスピード検出回
路、５８・・・リールサーボ回路、５９．６０・・・ヘ
ッド、６１．６２・・・増幅器、６３・・・入力端子、
６４・・・周波数検出回路、６５・・・入力端子、６６
・・・ローパスフィルタ、６７・・・サンプルホールド
回路、６８・・・入力端子、６９・・・加算回路、７０
・・・ＶＣＯ１７１・・・位相検出回路、７２・・・ロ
ーパスフィルタ、７３・・・入力端子、７４・・・ＰＬ
Ｌデータ領域検出回路、７５・・・スイッチ回路、７６
・・・１／ｎ分周回路、７７・・・周波数検出回路、７
８・・・入力端子、７９．８０・・・ラッチ回路、８１
・・・１／２ｎ分周回路、８２・・・比較回路、８３・
・・加算回路、８４・・・ローパスフィルタ、８５・・
・ＶＣＯ１８６・・・１／ｍ分周回路、８７・・・位相
検出回路、８８・・・１／２分周回路。

Claims

【特許請求の範囲】

単一周波数のＰＬＬデータを含むデジタル化データが記
録された記録媒体から読み取ったデジタル化データの周
波数成分を検出し、この検出結果に基づいて電圧制御発
振器の発振周波数を制御して、前記デジタル化データを
再生するためのデータ抜き取りクロック信号を生成する
デジタル再生装置のデータ抜き取りクロック信号生成回
路において、前記記録媒体から読み取ったデジタル化デ
ータ中の前記ＰＬＬデータ領域を検出し該ＰＬＬデータ
の周波数成分をラッチする第１のラッチ手段と、前記電
圧制御発振器の発振周波数に対応する周波数を有する信
号の周波数成分を所定の周期で順次ラッチする第２のラ
ッチ手段と、前記第１及び第２のラッチ手段にラッチさ
れた各周波数成分の差を算出する演算手段とを具備し、
前記演算手段の出力に基づいて前記電圧制御発振器の発
振周波数を前記ＰＬＬデータの周波数と等しくなるよう
に制御することを特徴とするデジタル再生装置のデータ
抜き取りクロック信号生成回路。