JPS6384207A

JPS6384207A - Ｐｌｌ制御回路

Info

Publication number: JPS6384207A
Application number: JP61229147A
Authority: JP
Inventors: Masahide Nagumo; 南雲　雅秀
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-09-27
Filing date: 1986-09-27
Publication date: 1988-04-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、例えば回転ヘッド式のデジタルオーディオ
チーブレコーダ等のようなデジタル再生装置に使用して
好適するＰＬＬ制御回路の改良に関する。

（従来の技術）周知のように、音響機器の分野では、可及的に高密度か
つ高忠実度記録再生化を図るために、音声信号等の情報
信号をＰＣＭ　（パルス　コードモジュレーション）技
術によりデジタル化データに変換して記録媒体に記録し
、これを再生するようにしたデジタル記録再生システム
が普及してきている。

このうち、記録媒体として磁気テープを使用するものは
、デジタルオーディオチーブレコーダと称されており、
例えば複数のヘッドをテープの幅方向に配設してなる固
定ヘッド式のものと、ヘッドが周側に沿って回転プるよ
うに設けられた円筒形状のドラムにテープを巻き付けて
ヘリカルスキャンを行なうようにした回転ヘッド式のも
のとがある。

ここで、第３図は上記回転ヘッド式のデジタルオーディ
オテープレコーダの全体的な構成を示すものである。す
なわち、図中１１．１２は一対のリール台で、それぞれ
リールモータ１３．１４によって図中反時計方向に回転
駆動されることにより、テープ１５が図中矢印ａで示す
方向に走行されるようになされている。

また、上記一対のリール台１１．１２間には、円筒形状
に形成されたドラム１６と、キャプスタン１１及び図示
しないピンチローラとが配置されている。

このうち、ドラム１６には、その回転中心を挟んで互い
に外向きに一対の記録再生ヘッド（以下ヘッドという）
　１８．１９が支持されている。また、このドラム１６
は、ドラムモータ２０によって図中反時計方向に回転駆
動されるようになっている。

そして、記録再生時には、図示のように、ドラム１６の
中心から９０’の開角の範囲で、テープ１５がドラム１
６の周側面に一定の傾斜をもって斜めに巻き付けられる
。また、キャプスタン１７は、キャプスタンモータ２１
によって図中反時計方向に一定速度で回転駆動されると
ともに、前記ピンチローラがテープ１５を介して圧接さ
れ、テープ１５が定速走行されるようになる。このため
、テープ１５には、ヘッド１８に対応するトラックとヘ
ッド１９に対応するトラックとが、交互に一定の傾斜を
もって形成されるようになるものである。

この場合、ヘッド１８は、トラックの形成方向に対して
＋２０°のアジマス角をもってドラム１６に支持されて
おり、ヘッド１９は、トラックの形成方向に対して一２
０′″のアジマス角をもってドラム１６に支持されてい
るものである。

次に、記録再生動作について説明する。まず、記録時に
は、情報信号をＰＣＭ化してなるデジタル化データＤＡ
ＴＡＲが、入力端子２２に供給される。すると、このデ
ジタル化データＤＡＴＡＲは、記録信号生成回路２３に
よって、後述する各種制御データＤが付加された後、ク
ロック発生回路２４から出力される記録用ヘッドクロッ
ク信号ＨＤＣＫＲによって切換制御されるスイッチ回路
２５及びゲ−Ｉ−回路２６．２７を介して、ヘッド１８
．１９に供給される。

ここで、上記クロック発生回路２４は、入力端子２８に
供給される例えば水晶等で生成される一定周波数のシス
テムクロック信号ＳＣに基づいて、上記記録用へラドク
ロック信号ＨＤＣＫＲやその他の後述するクロック信号
等を生成するものである。

また、上記スイッチ回路２５は、クロック発生回路２４
から出力される記録用ヘッドクロック信号ＨＤＣＫＲ１
，：Ｉづいて、ヘッド１８がテープ１５に接触されてい
る期間、記録信号生成回路２３の出力データをヘッド１
８に導くように切換えられ、ヘッド１９がテープ１５に
接触されている期間、記録信号生成回路２３の出力デー
タをヘッド１９に導くように切換えられるものである。

さらに、上記ゲート回路２６．２７は、記録モードのと
きＨレベルの信号が供給され、再生モードのときＬレベ
ルの信号が供給される入力端子２９に、Ｈレベルの信号
が供給された状態（つまり記録モード）でゲートが開状
態となり、記録信号生成回路２３の出力データがヘッド
１８．１９に供給されるようになるものである。

このため、記録モードでは、入力端子２２に供給された
デジタル化データＤＡＴＡＲがヘッド１８゜１９に交互
に供給されるようになり、ここにテープ１５へのデジタ
ル化データＤＡＴＡＲの記録が行なわれるものである。

また、再生時には、各ヘッド１８．１９から得られる再
生信号ＲＦが、それぞれコンデンサＣＩ。

Ｃ２、増幅器３０．３１、イコライザ回路３２．３３及
びスイッチ回路３４を介して取り出され、データスライ
ス回路３５に供給される。このスイッチ回路３４は、前
記クロック発生回路２４から出力される再生用ヘッドク
ロック信号ＨＤＣＫＰに基づいて切換制御されるもので
ある。

すなわち、スイッチ回路３４は、再生用へラドクロック
信号ＨＤＣＫＰによって、ヘッド１８がテープ１５に接
触されている期間、ヘッド１８の再生信号ＲＦをデータ
スライス回路３５に導くように切換えられ、ヘッド１９
がテープ１５に接触されている期間、ヘッド１９の再生
信号ＲＦをデータスライス回路３５に導くように切換え
られるものである。このため、データスライス回路３５
には、各ヘッド１８．１９から得られる再生信号ＲＦが
交互に供給されるようになる。

ここで、上記データスライス回路３５は、入力された再
生信号ＲＦを波形整形してデジタル化データＤＡＴＡＰ
を生成するものである。この生成されたデジタル化デー
タＤＡＴＡＰは、ＰＬＬ（位相同期ループ）回路３６に
供給されて、データ抜き取りクロック信号ＰＬＣＫの生
成に供される。

そして、このデータ抜き取りクロック信号ＰＬＣＫは、
上記デジタル化データＤＡＴＡＰとともに同期信号保護
回路３７に供給されて、同期信号ＳＹＭＣが生成される
。また、この同期信号５ＹＮＣは、タイミング制御回路
３８でタイミング調整された後、上記デジタル化データ
ＤＡＴＡＰとともに１０ビット−８ビツト変換回路３９
に供給される。

この１０−８変換回路３９は、入力されたデジタル化デ
ータＤＡＴＡＰを、情報信号成分と上記制御データＤ成
分とに分離し、情報信号成分をエラー訂正回路４０に出
力するとともに、制御データＤ成分をアドレス生成回路
４１に出力する。そして、エラー訂正回路４０に供給さ
れた情報信号は、所定のエラー訂正処理が施された後、
Ｄ／Ａ　（デジタル／アナログ）変換回路４２によって
アナログ信号に変換され、出力端子４３を介して図示し
ないアナログ再生回路系に供給されて、ここにテープ１
５に記録されたデータの再生が行なわれるものである。

一方、上記アドレス生成回路４１は、入力された制御デ
ータＤ中からアドレスデータ成分を抽出し、出力端子４
４を介して例えば図示しないデータ検索（サーチ）動作
を行なう回路等に供給するものである。

次に、前記ドラムモータ２０は、以下に述べるドラムサ
ーボ回路によって、記録再生中に、その回転速度が一定
となるように制御されている。すなわち、前記ドラム１
６の近傍には、周波数検出用のヘッド４５と、位置検出
用のヘッド４６とが設置されている。このうち、ヘッド
４５は、ドラム１６とともに回転され周波数検出用の交
流磁化パターン（ＦＧパターン）が形成された回転体（
図示せず）に対向して設置さ・れているもので、ドラム
１６の回転数に対応した周波数信号ＤＦＧを発生するも
のである。そして、上記ヘッド４５から得られた周波数
信号ＤＦＧは、増幅器４７を介して、ドラムサーボ回路
４８に供給される。

一方、上記ヘッド４６は、ドラム１６とともに回転され
位置検出用の磁化パターンが形成された回転体く図示せ
ず）に対向して設置されているもので、ドラム１６の回
転時における各ヘッド１８．１９の位置を判別する基準
となる位置信＠ＤＰＧを発生するものである。そして、
上記ヘッド４６から得られた位置信号ＤＰＧは、増幅器
４９及び遅延回路５０を介して、前記ドラムサーボ回路
４８に供給される。

ここで、上記ドラムサーボ回路４８は、各ヘッド４５、
４６から得られる周波数信号ＤＦＧ及び位置信号ＤＰＧ
と、前記クロック発生回路２４で生成されるドラムサー
ボ用の基準クロック信号ＧＫとを、それぞれ周波数比較
及び位相比較し、その周波数差及び位相差に対応した電
圧信号を加算して前記ドラムモータ２０に供給するもの
である。このため、ドラムモータ２０が一定の回転速度
になるように制御され、ここにドラム１６の回転速度が
一定（１００／３　Ｈｚ　）になるように制御されるも
のである。

次に、前記キャプスタンモータ２１は、以下に述べるキ
ャプスタンサーボ回路によって、その回転速度が制御さ
れている。すなわち、前記キャプスタン１７の近傍には
、周波数検出用のヘッド５１が設置されている。このヘ
ッド５１は、キャプスタン１７とともに回転され周波数
検出用の交流磁化パターン（ＦＧパターン）が形成され
た回転体（図示せず）に対向して設置されているもので
、キャブスタン１７の回転数に対応した周波数信号ＣＦ
Ｇを発生するものである。

そして、上記ヘッド５１から得られた周波数信号ＣＦＧ
は、増幅器５２を介して、キャプスタンサーボ回路５３
に供給される。この場合、記録時には、スイッチ回路５
４が図示と逆の切換状態となっており、前記クロック発
生回路２４で生成されるキャプスタンサーボ用の基準信
号Ｋが、上記ヘッド５１から得られる周波数信号ＣＦＧ
１．：重畳されてキャプスタンサーボ回路５３に供給さ
れるようになる。

そして、このキャプスタンサーボ回路５３は、上記周波
数信号ＣＦＧ及び基準信号にの重畳信号と、クロック発
生回路２４で生成されるキャプスタンサーボ用の基準ク
ロック信号ＧＫとを周波数比較し、その周波数差に応じ
た電圧信号を生成するとともに、上記重畳信号を分周し
た信号と上記基準クロック信号ＧＫとを位相比較し、そ
の位相差に応じた電圧信号を生成して、これら両電圧信
号を加算して、前記キャプスタンモータ２１に出力する
ものである。

このため、キャプスタンモータ２１が、クロック発生回
路２４から出力される基準りＯツク信号ＣＫ１に基づい
て一定の回転速度になるように制御され、ここに記録モ
ードにおいてキャプスタン１１の回転速度が一定、つま
りテープ１５の走行速度が一定（８，１５０１１／Ｓ　
）になるように制御されるものである。

また、再生時には、前記スイッチ回路５４が図示の切換
状態に制御されており、後述するＡＴＦ回路５５から出
力されるトラッキングエラー信号ＴＥが、上記ヘッド５
１から得られる周波数倍＠ＣＦＧに重畳されてキャプス
タンサーボ回路５３に供給されるようになる。このため
、キャプスタンサーボ回路５１は、上記周波数信号ＣＦ
Ｇ及びトラッキングエラー信号ＴＥの重畳信号と、クロ
ック発生回路２４から出力される基準クロック信号ＧＫ
とを周波数比較し、その周波数差に応じた電圧信号を生
成するとともに、上記重畳信号からトラッキングエラー
信号ＴＥを抜き取り、そのトラッキングエラー信号ＴＥ
と上記基準りＯツク信号ＣＫとを位相比較し、その位相
差に応じた電圧信号を生成して、これら両電圧信号を加
算して、前記キャプスタンモータ２１に出力するもので
ある。

このため、キャプスタンモータ２０が一定速度で回転さ
れるようになり、ここに再生モードにおいてキャプスタ
ン１７の回転速度、つまりテープ１５の走行速度が一定
に制御されるようになるものである。

ここで、上記ＡＴＦ回路５５は、詳細な動作は後述する
が、前記スイッチ回路３４で導かれた各ヘッド１８．１
９からの再生信号ＲＦ中に含まれる前記制御データＤの
うちの、トラッキングサーボ用のＡＴＦデータを利用し
て、各ヘッド１８．１９と、それに対応するテープ１５
上に形成されたトラックとのトラッキングずれに対応す
るトラッキングエラー信号ＴＥを生成するものである。

このため、再生状態においては、キャプスタンモータ２
１は、上記トラッキングエラー信号ＴＥに基づいて回転
速度制御が行なわれ、テープ１５の走行速度が制御され
るようになり、ここに上記トラッキングずれをなくし各
ヘッド１８．１９が対応するトラックの中心を正確にト
レースするようにするためのトラッキングサーボが行な
われるものである。

また、前記リールモータ１３．１４は、以下に述べるリ
ールサーボ回路によって、その回転速度が制御されてい
る。すなわち、通常の記録再生状態では、スイッチ回路
５６が図示と逆の切換状態に制御されており、テープス
ピード検出回路５７から出力されるテープスピードの検
出信号が、リールサーボ回路５８に供給される。このテ
ープスピード検出回路５１は、前記スイッチ回路３４を
介して得られる各ヘッド１８．１９からの再生信号ＲＦ
中に含まれる制御データＤのうちから、周期性のあるデ
ータ成分を抽出して、テープ１５の走行速度を検出する
ものである。

すると、リールサーボ回路５８は、テープスピード検出
回路５１から得られる検出信号と、前記クロック発生回
路２４で生成されるリールサーボ用の基準クロック信号
ＣＫとに基づいて、各リールモ−タ１３．１４に所定の
駆動用信号を発生し、リール台１１．１２が所定の回転
速度で回転駆動され、リール台１１からのテープ１５の
供給及びリール台１２によるテープ１５の巻き取りが行
なわれるものである。

一方、テープ１５を高速走行させてデータを読み取るサ
ーチ状態では、前記スイッチ回路５６が図示の切換状態
に制御されている。ここで、前記リール台１１．１２の
近傍には、周波数検出用のヘッド５９゜６０がそれぞれ
設置されている。これらヘッド５９゜６０は、リール台
１１．１２とともに回転され周波数検出用の交流磁化パ
ターン（ＦＧパターン）が形成された回転体（図示せず
）に対向して設置されているもので、リール台１１．１
２の回転数に対応した周波数信号ＲＦＧを、それぞれ発
生するものである。

そして、上記各ヘッド５９．６０から得られた周波数信
号ＲＦＧは、それぞれ増幅器６１．６２及びスイッチ回
路５６を介して、リールサーボ回路５８に供給される。

すると、リールサーボ回路５８は、各ヘッド５９．６０
から得られる周波数信号ＲＦＧに基づいて、テープ１５
走行速度を篩出し、前記クロック発生回路２４から出力
されるリールサーボ用の基準クロック信号ＧＫに基づい
て、リールモータ１３．１４の回転速度を制御し、テー
プ１５が一定の速度で高速走行されるように制御するも
のである。

ここで、サーチ状態におけるテープ１５の走行速度は、
前記ヘッド１８．１９によるデータの読み取りが安定に
行ない得る速度を予め設定しておき、その設定された速
度になるように制御されるものである。

次に、第４図は、テープ１５に形成されるトラックのフ
ォーマットを示すものである。すなわち、１つのトラッ
クは、１９６ブロツクで構成されており、中央部の１２
８ブロツクがＰＣＭ化されたデジタル化データが記憶さ
れるデータ領域となっている。また、このデータ領域の
両側には、前記制御データＤが記録されている。

ここで、上記ｖＩ　ＩＩＩデータＤは、第４図中左側か
ら、１１ブ、ロックのマージンデータＭＡＲＧ　Ｉ　Ｎ
、２ブロツクのＰＬＬデータ、８ブロツクのサブコード
データ５ＬＪＢ１．１ブロツクのポストアンブルデータ
ＰＡ、３ブロックのＩＢＧデータ、５ブロツクのＡＴＦ
データ、３ブロツクのＩＢＧデータ及び２ブロツクのＰ
ＬＬデータの順序で記録されている。

また、上記制御データＤは、第４図中右側から、１１ブ
ロツクのマージンデータＭＡＲＧＩＮ、１ブロックのポ
ストアンブルデータＰＡ、８ブロックのサブコードデー
タ５ＵＢ２．２ブロツクのＰＬＬデータ、３ブロツクの
ＩＢＧデータ、５ブロツクのＡＴＦデータ及び３ブロツ
クのＩＢＧデータの順序で記録されている。

そして、上記データ領域には、デジタル化データが８ビ
ット−１０ビット変換、ＮＲＺ　（ノン　リターン　ト
ウ　ゼロ）変調されて記録されている。

また、上記サブコードデータ５ｔＪＢ１．５ＵＢ２は、
曲番や絶対時間等を示す位置情報信号である。

さらに、上記ＰＬＬデータは、上記サブコードデータ５
ＵＢ１．５ＵＢ２ヤ前記データ扱き取りクロック信号Ｐ
ＬＣＫを生成するための情報信号であり、ｆｃｈ／２（
ｆｃｈはデータレートで９，４０８Ｍ＆）の単一波であ
る。また、上記マージンデータＭＡＲＧＩＮ及びポスト
アンブルデータＰＡは、それぞれｆ　ｃｈ／　２で、Ｉ
ＢＧデータはｆ　ａｈ／　６の単一波である。

ここで、上記１ブロツクは、第５図に示すように、３６
シンボルより構成されている。このうち、中央部の２８
シンボルがデジタル化データが記憶されるデータ領域と
なっている。また、このデータ領域の図中左側には、４
シンボルの制御データが記録されており、データ領域の
図中右側には、４シンボルのパリティデータｐａが記録
されている。

そして、上記１シンボルは８ビツトで構成されており、
上記４シンボルの制御データは、第６図に示すように、
１シンボルのシンクデータ５ＹＮＣ，２シンボルのワー
ドＷ１　、Ｗ２及び１シンボルのパリティデータＰｂよ
りなるものである。ここで、ワードＷ１はチャネル数、
エンファシス。

トラックピッチ幅及びフレームアドレス等を示しており
、ワードＷ２はブロックアドレスを示している。

また、前記ＡＴＦデータは、第７図に示すように、ヘッ
ド１８に対応するトラックに同期（ＳＹＮＣ）信号８１
　　（ｆＣｈ／１８）と、パイロット信号（図中格子状
に示す）　Ｐ　（ｆ　ａｈ／７２の単一波）とが形成さ
れ、ヘッド１９に対応するトラックに同期信号Ｓ　２　
　（ｆ　ｃｈ／１２）と、パイロット信号（図中格子状
に示す）Ｐとが形成されてなるものである。

なお、第７図において、矢印すはヘッド１８．１９の移
動方向を示し、矢印Ｃはテープ１５の走行方向を示して
いる。

次に、前記トラッキングサーボについて説明する。この
トラッキングサーボは、一般に、エリア分割型ＡＴＦ（
オートマチイック　トラック　ファインディング）方式
が採用され、そのなかでも４トラック完結式が実際に使
用されている。

すなわち、第７図中上から２番目のトラックをヘッド１
９がトレースすることを考える。まず、ヘッド１９が同
期信号Ｓ２の記録部分に到達されると、その周波数から
、前記ＡＴＦ回路５５が、ヘッド１９からの再生信号Ｒ
Ｆが供給されていることを判別するとともに、同期信＠
Ｓ２であることを検出する。

そして、上記ＡＴＦ回路５５は、上記同期信号＄２が検
出されたタイミングで、隣接するトラック（第７図中１
番上のトラック）から漏れるパイロット信号Ｐをヘッド
１９が再生したレベルを検出する。次に、上記ＡＴＦ回
路５５は、上記同期信号Ｓ２が検出された時点から所定
時間経過したタイミングで、隣接するトラック（第７図
中上から３番目のトラック）から漏れるパイロット信号
Ｐをヘッド１９が再生したレベルを検出する。そして、
ＡＴＦ回路５５は、検出された両パイロット信号の漏れ
のレベル差を算出し、ここにヘッド１９が自己のトレー
スすべきトラックの中心から、どちら側の隣接するトラ
ックに偏っているかに対応するトラッキングエラー信号
ＴＥが生成されるものである。

その後、上記のようにして生成されたトラッキングエラ
ー信号ＴＥに基づいて、前述したようにキャプスタンモ
ータ２１が制御され、テープ１５の走行速度が制御され
ることにより、トラッキングサーボが施されるものであ
る。

次に、前記再生用へラドクロック信号ＨＤＣＫＰと、ヘ
ッド１８．１９から得られる再生信号ＲＦとの関係につ
いて説明する。すなわち、第８図（ａ）は、再生用ヘッ
ドクロック信号ＨＤＣＫＰを示し、この信号がＨレベル
の期間、第８図（ｂ）に示すように、前記スイッチ回路
３４がヘッド１８から得られる再生信号ＲＦａをデータ
スライス回路３５に導くように切換えられ、Ｌレベルの
期間、前記スイッチ回路３４がヘッド１９から得られる
再生信号ＲＦｂをデータスライス回路３５に導くように
切換えられるものである。

そして、再生用へラドクロック信号ＨＤＣＫＰの１周期
が、前記ドラム１６の１回転に相当しており、再生用へ
ラドクロック信号ＨＤＣＫＰのＨレベル及びＬレベル期
間の略中央部で、各ヘッド１８゜１９からの再生信号Ｒ
Ｆａ　、ＲＦｂが得られるようになされている。

ここで、各ヘッド１８．１９からの再生信号ＲＦａ。

ＲＦｂが一対となって１フレームを構成しており、前述
したワードＷ１のフレームアドレスは、このフレームの
位置を示しているものである。このため、ドラム１６が
１回転した状態で、各ヘッド１８゜１９から得られる再
生信号ＲＦａ　、ＲＦｂに含まれる全てのワードＷ１の
フレームアドレスは、共に同じ値となっている。

なお、前記記録用ヘッドクロック信号ＨＤＣＫＲも、そ
のＨレベル期間においてデジタル化データをヘッド１８
に供給するようにスイッチ回路２５を切換えるとともに
、そのＬレベル期間においてデジタル化データをヘッド
１９に供給するようにスイッチ回路２５を切換えるよう
になされているものである。そして、記録用へラドクロ
ック信号ＨＤＣＫＲと、ヘッド１８．１９にそれぞれ供
給するデジタル化データとの関係も、上記と略同様にな
されているものである。

ところで、上記のようなデジタル記録再生システムにお
いて、前記システムクロック信＠ＳＣは、例えば水晶等
を用いて生成される高安定な周波数を有する信号である
ため、この基準クロック信号ＳＣの周波数に比例する周
波数を有する信号を生成して、各部の処理に供させたい
ことが多々ある。

このような場合、従来より、位相同期ループ（ＰＬＬ）
制御回路を用いて、システムクロック信号ＳＣの周波数
に比例する周波数の信号を得るようにしている。

第９図は、このような従来のＰＬＬＩＩＪｔ１１回路を
示すものである。すなわち、電圧制御発振器（以下ＶＣ
Ｏという）６３から出力される発振信号は、分周回路６
４によって所定の分周比で分周された後、周波数検出回
路６５及び位相検出回路６６に供給され、入力端子６７
に供給されたシステムクロック信号ＳＣをカウントする
ことによって、周波数及び位相がそれぞれ検出される。

この場合、まず、分周回路６４の出力信号が、周波数検
出回路６５によって周波数検出され、その検出信号が、
ローパスフィルタ６８及びスイッチ回路６９ヲ介１．、
　Ｔ　Ｖ　ＣＯ６３ニ供給されて、Ｖ　ＣＯ８３の発振
周波数でかシステムクロック信号ＳＣの周波数に比例す
るように制御される、いわゆるＡＦＣサーボループがロ
ック状態となる。

その後、分周回路６４の出力信号が、位相検出回路６６
によって位相検出され、その検出信号が、ローパスフィ
ルタ６８及びスイッチ回路６９を介してＶ　ＣＯ６３に
供給されて、Ｖ　ＣＯ６３の発掘周波数ｆの位相がシス
テムクロック信号ＳＣの位相に一致するように制御され
る、いわゆるＡＰＣサーボループがロック状態となり、
ここに、出力端子７０からシステムクロック信号ＳＣの
周波数に比例した周波数を有する信号が出力されるよう
になるものである。

ここで、上記のようなＰＬＬｌｌｌ１１回路にあっては
、電源投入時等に、ＶＣＯ６３の発振周波数ｆが、上記
ＡＦＣサーボループ及びＡＰＣサーボループがロック状
態になることができないような値とならないように、可
変抵抗器７１によって予めそのフリーラン周波数ｆｏが
調整されている。このＶＣＯ６３のフリーラン周波数ｆ
ｏの調整は、スイッチ回路６９を図示と逆の切換状態に
して入力端子゛７２に供給されたバイアス電圧ＢをＶＣ
Ｏ６３に供給した状態で、ＶＣ０６３の発振周波数ｆが
ｆｏとなるように可変抵抗器１１を調整するもので、調
整後スイッチ回路６９を図示の切換状態に戻してＡＦＣ
及びＡＰＣサーボループがロックされるようにしている
ものである。

しかしながら、上記のような従来のＰＬＬｌｌｌｌｌｌ
回路では、ＶＣＯ６３のフリーラン周波数ｆｏの調整が
必要なため、製造作業が繁雑になるという問題を有して
いる。また、ＶＣＯ６３の７リ一ラン周波数ｆｏを調整
しても、長い期間使用しているうちに調整がずれること
があり、このような場合、再度調整作業をし直さなけれ
ばならないという不都合も生じる。

（発明が解決しようとする問題点）以上のように、従来のＰＬＬ１Ｉ１１１１］回路では、
ｖＣＯのフリーラン周波数ｆｏの調整作業が必要で製造
作業が繁雑になるとともに、調整が狂う毎に再調整を行
なわなければならず、取り扱いが不便であるという問題
を有している。

そこで、この発明は上記事情を考慮してなされたもので
、ｖＣＯの７リ一ラン周波数の調整作業を自動化し、取
り扱いを容易にし得る極めて良好なＰＬＬＩＩＪＩ１１
回路を提供することを目的とする。

［発明の構成］（問題点を解決するための手段）すなわち、この発明に係るＰ　Ｌ　Ｌ　！ＩＩ　１１１
回路は、ｖＣＯの発振周波数と希望する信号の周波数と
の差が所定値よりも大きいことを検出し、ＶＣＯに供給
する電圧レベルを、ＶｃｏがＡＦＣ及びＡＰＣサーボル
ープがロック可能な発掘周波数を出力し得る値に自動設
定し、ｖＣＯの発掘周波数が固定された状態で自動設定
を解除してＡＦＣ及びＡＰＣサーボループを駆動させる
ようにしたものである。

（作用）そして、上記のような構成によれば、ＶＣＯの発振周波
数と希望する信号の周波数との差が所定値よりも大きい
場合、ｖＣＯに供給する電圧しベルを、ＶＣＯがＡＦＣ
及びＡＰＣサーボループがロック可能な発振周波数を出
力し得る値に自動設定するようにしたので、ＶＣＯのフ
リーラン周波数の調整作業を自動化し、取り扱いを容易
にすることができるものである。

（実施例）以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、ｖＣＯ７３から出力され
る発振信号は、出力端子７４に供給されるとともに、分
周回路１５によって所定の分周比で分周された後、１／
ｎ１分周回路７Ｇ。

１／ｎ２分周回路１１及び位相検出回路１８にそれぞれ
供給される。

また、１／ｎ１分周回路７６及び１／ｎ２分周回路１７
の各出力は、スイッチ回路７９によって選択的に周波数
検出回路８０に供給される。この周波数検出回路８０及
び上記位相検出回路７８には、入力端子８１に供給され
た前記システムクロック信号ＳＣが導ひかれている。そ
して、王妃周波数検出回路８゜は、スイッチ回路７９を
介して供給された信号の周波数を、システムクロック信
号ＳＣをカウントすることによって検出し、その検出信
号をカウンタ８２及びラッチ回路８３に出力するととも
に、スイッチ回路７９を介して供給された信号の周波数
と、設定端子８４に設定されたＶ　ＣＯ７３の７リ一ラ
ン周波数ｆＯとの周波数差成分をサーボ領域検出回路８
５に出力するものである。

ここで、上記カウンタ８２は、周波数検出回路８０の出
力に応じたカウント動作を行ない、そのカウント結果を
ラッチ回路８３及びＰＷＭ　（パルス幅変調）変調回路
８６に出力するものである。また、ラッチ回路８３は、
カウンタ８２のカウント値が所定値を越えた状態で、周
波数検出回路８０の出力をラッチするものである。そし
て、このラッチ回路８３の出力は、ＰＷＭ変調回路８１
に供給されている。

一方、上記位相検出回路１８は、分周回路７５の出力の
位相を、システムクロック信号ＳＣをカウントすること
によって検出し、その検出信号をＰＷＭ変調回路８８に
出力するものである。

ここで、上記サーボ領域検出回路８５は、周波数検出回
路８０からの出力に応じて、位相検出回路７８の検出動
作の開始及び停止の制御や、スイッチ回路７９の切換制
御を行なうとともに、ＰＷＭ！１１回路８６．８８の動
作を制御する作用を行なうものである。

そして、上記各ＰＷＭ変調回路８６〜８８の出力は、抵
抗Ｒ１〜Ｒ３を介して互いに加算された後、コンデンサ
Ｃ１，抵抗Ｒ４及び演棹増幅器ＯＰＩよりなるローパス
フィルタ８９を介して、上記ｖＣ０１３に供給されてい
る。

上記のような構成において、以下、その動作を説明する
。まず、安定な動作状態においては、サーボ領域検出回
路８５の作用により、スイッチ回路１９が図示と逆の切
換状態に制御されている。そして、Ｖ　ＣＯ７３から出
力される発振信号は、分周回路７５．１／ｎ２分周回路
７７及びスイッチ回路７９を介して周波数検出回路８０
で、システムクロック信号ＳＣに基づいて周波数検出さ
れる。すると、カウンタ８２は、その検出結果に対応し
たカウント値を発生し、このカウント値に対応したパル
ス幅変調信号がＰＷＭ変調回路８６から出力され、ロー
パスフィルタ８９を介してＶ　ＣＯ７３に供給されて、
ここに、Ｖ　ＣＯ７３の発振周波数ｆがシステムクロッ
ク信号ＳＣの周波数に比例するように制御される、いわ
ゆるＡＦＣサーボループがロック状態となっている。

また、このとき、Ｖ　ＣＯ７３から出力される発振信号
は、分周回路１５を介して位相検出回路７８で、システ
ムクロック信号ＳＣに基づいて位相検出され、その検出
結果に対応したパルス幅変調信号がＰＷＭ変講回路８８
から出力され、ローパスフィルタ８９を介してＶ　ＣＯ
７３に供給されて、ここに、Ｖ　Ｃ０７３の発振周波数
での位相がシステムクロック信号ＳＣの位相に一致する
ように制御される、いわゆるＡＰＣサーボループがロッ
ク状態となっている。

ここで、例えば電源投入等が行なわれると、サーボ領域
検出回路８５は、スイッチ回路１９を図示の切換状態に
制御する。このため、Ｖ　ＣＯ７３の発振信号が、分周
回路７５及び１／ｎ１分周回路７６を介して、周波数検
出回路８０に供給されるようになる。

ここにおいて、上記ｎ１とｎ２とは、ｎｌ　＜ｎ２なる関係となっており、上記ＡＦＣサーボループにおい
て、ＰＷＭ変調回路８６から出力されるパルス幅変調信
号のデユーティ比と、Ｖ　ＣＯ７３の発振周波数ｆとの
関係が、第２図に実線で示すように、１／ｎ２分周回路
７７を使用したときの特性（同図中−点鎖線で示す）に
比して、周波数制御レンジが広げられている。

そして、Ｖ　ＣＯ７３の発振周波数ｆが、最初、ｆｌつ
まりパルス幅変調信号のデユーティ比が７５％であった
とする。すると、周波数検出回路８０から出力される、
１／ｎ１分周回路７６からの出力信号と、設定端子８４
に設定された周波数ｆＯとの周波数差成分が、サーボ領
域検出回路８５に供給される。

ここで、上記ＡＦＣサーボループは、Ｖ　ＣＯ７３の発
振周波数ｆが、上記設定周波数ｆｏを中心とするｆ２〜
ｆ３の範囲内にあるとき、ロック状態になり得るものと
すると、この場合、ロック状態になり得ないので、サー
ボ領域検出回路８５は、位相検出回路７８及びＰＷＭ変
調回路８６．８８の動作を停止状態にする。

一方、周波数検出回路８０から、Ｖ　ＣＯ７３の発振周
波数でがｆ２〜ｆ３の範囲内にない場合に対応する出力
信号が発生されることによって、ラッチ回路８３がカウ
ンタ８２のカウント値をラッチし、ＰＷＭ変調回路８７
の出力をデユーティ比５０％に固定するように動作する
。このため、Ｖ　ＣＯ７３は、デユーティ比５０％のパ
ルス幅変調信号に基づいて制御されるようになり、その
発振周波数ｆがｆ２〜ｆ３の範囲内にはいるようになる
。

すると、サーボ領域検出回路８５は、Ｖ　ＣＯ７３の発
振周波数ｆがＡＦＣサーボ領域内にはいったことを判別
し、スイッチ回路７９を図示と逆の切換状態に制御する
とともに、位相検出回路７８及びＰＷＭ変調回路８６．
８８を動作状態とする。このため、ＡＦＣサーボループ
の周波数制御レンジは、第２図中−点鎖線で示すように
狭くなり、分解能を上げたＡＦＣサーボ動作を行なうこ
とができるようになる。

そして、Ｖ　ＣＯ７３の発振周波数ｆが、上記設定周波
数ｆＯに一致すると、つまりパルス幅変調信号のデユー
ティ比が２５％に落着くと、前記ＡＰＣサーボループの
作用で、Ｖ　ＣＯ７３の発振信号の位相がシステムクロ
ック信号ＳＣに合わせられるようになり、安定な動作状
態となるものである。

したがって、上記実施例のような構成によれば、Ｖ　Ｃ
Ｏ７３の発振周波数ｆがＡＦＣサーボ領域外である場合
、Ｖ　ＣＯ７３の供給するパルス幅変調信号のデユーテ
ィ比を５０％に固定し、Ｖ　ＣＯ７３の発振周波数ｆが
ＡＦＣサーボ領域内にはいった状態で、ＡＦＣサーボ及
びＡＰＣサーボを行なうようにしたので、■ＣＯのフリ
ーラン周波数の調整作業を自動化し、取り扱いを容易に
することができるものである。

なお、この発明は上記実施例に限定されるものではなく
、この外その要旨を逸脱しない範囲で種々変形して実施
することができる。

［発明の効果］したがって、以上詳述したようにこの発明によれば、■
ＣＯのフリーラン周波数の調整作業を自動化し、取り扱
いを容易にし得る極めて良好なＰ　Ｌ　Ｌ　ｉ制御回路
を提供することができる。

【図面の簡単な説明】

第１図はこの発明に係るＰＬＬ制御回路の一実施例を示
すブロック構成図、第２図は同実施例の動作を説明する
ための特性図、第３図は回転ヘッド式のデジタルオーデ
ィオチーブレコーダを示すブロック構成図、第４図乃至
第６図はそれぞれ１トラツクに記録されるデータのフォ
ーマットを説明するための図、第７図はＡＴＦデータの
詳細を示す図、第８図は再生用へラドクロック信号とヘ
ッドから得られる再生信号との関係を示すタイミング図
、第９図は従来のＰ　Ｌ　Ｌ　！制御回路を示すブロッ
ク構成図である。１１、１２・・・リール台、１３．１４・・・リールモ
ータ、１５・・・テープ、１６・・・ドラム、１７・・
・キャプスタン、１８゜１９・・・ヘッド、２０・・・
ドラムモータ、２１・・・キャブスタンモータ、２２・
・・入力端子、２３・・・記録信号生成回路、２４・・
・りＯツク発生回路、２５・・・スイッチ回路、２６゜
２７・・・ゲート回路、２８．２９・・・入力端子、３
０．３１・・・増幅器、３２．３３・・・イコライザ回
路、３４・・・スイッチ回路、３５・・・データスライ
ス回路、３６・・・ＰＬＬ回路、３１・・・同期信号保
護回路、３８・・・タイミング制御回路、３９・・・１
０−８変換回路、４０・・・エラー訂正回路、４１・・
・アドレス生成回路、４２・・・Ｄ／Ａ変換回路、４３
．４４・・・出力端子、４５．４６・・・ヘッド、４７
・・・増幅器、４８・・・ドラムサーボ回路、４９・・
・増幅器、５０・・・遅延回路、５１・・・ヘッド、５
２・・・増幅器、５３・・・キャプスタンサーボ回路、
５４・・・スイッチ回路、５５・・・ＡＴＦ回路、５６
・・・スイッチ回路、５１・・・テープスピード検出回
路、５８・・・リールサーボ回路、５９．６０・・・ヘ
ッド、６１．６２・・・増幅器、６３・・・ＶＣｏ、６
４・・・分周回路、６５・・・周波数検出回路、６ら・
・・位相検出回路、６７・・・入力端子、６８・・・ロ
ーパスフィルタ、６９・・・スイッチ回路、７０・・・
出力端子、１１・・・可変抵抗器、７２・・・入力端子
、７３・・・ＶＣｏ、７４・・・出力端子、１５・・・
分周回路、７６・・・１／ｎ１分周回路、１７・・・１
／ｎ２分周回路、７８・・・位相検出回路、１９・・・
スイッチ回路、８０・・・周波数検出回路、８１・・・
入力端子、８２・・・カウンタ、８３・・・ラッチ回路
、８４・・・設定端子、８５・・・サーボ領域検出回路
、８６〜８８・・・ＰＷＭ変調回路、８９・・・ローパ
スフィルタ。出願人代理人　弁理士　鈴江武彦ＰＷＭデユーティ　■ 第２図コし第９図

Claims

【特許請求の範囲】

電圧制御発振器から出力される発振信号の周波数に対応
する周波数を有する信号の周波数及び位相を検出し、そ
の周波数及び位相の各検出結果に基づいて前記電圧制御
発振器の発振周波数が前記基準クロック信号に比例した
周波数を有する信号となるように、前記電圧制御発振器
に供給する電圧レベルを制御するＡＦＣサーボループ及
びＡＰＣサーボループを備えたＰＬＬ制御回路において
、前記電圧制御発振器の発振周波数と希望する信号の周
波数との差が所定量よりも大きいことを検出して、前記
電圧制御発振器に供給する電圧レベルを、前記電圧制御
発振器が前記ＡＦＣサーボループ及びＡＰＣサーボルー
プがロック可能な発振周波数を出力し得る値に自動設定
する設定手段と、前記設定手段によって前記電圧制御発
振器の発振周波数が固定された状態で該設定手段による
拘束を解除し、前記ＡＦＣサーボループ及びＡＰＣサー
ボループを駆動させる駆動手段とを具備してなることを
特徴とするＰＬＬ制御回路。