JP2569526B2 - 記録媒体の再生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は記録媒体の再生装置に関し、特にディジタル
オーディオテープレコーダ等のディジタル信号の再生装
置等に適用して好適なものである。

〔従来の技術〕

回転ヘッド型の記録再生装置として、例えばＲ−DAT
方式と呼ばれる回転ヘッド型のディジタルオーディオテ
ープレコーダが開発されている。

次にこのＲ−DAT方式によるテープレコーダのテープ
フォーマット及びデータフォーマットについて図面と共
に説明する。

第２図はテープフォーマットを示すもので、磁気テー
プ１には第１の回転磁気ヘッドＡ（以下単にヘッドＡと
云う）によって記録されるトラック2Aと、第２の回転磁
気ヘッド（以下単にヘッドＢと云う）によって記録され
るトラック2Bとが、このテープ１の長手方向に対して斜
めに交互に形成される。尚、ヘッドＡ、Ｂは互いにアジ
マス角の異るものが略180°の間隔を以ってドラムに設
けられている。そしてヘッドＡ、Ｂが１回転する間に、
各々略1/2回転でトラック2A、2Bが形成される。

１本のトラック2A（2B）は１セグメントと称され、19
6個のデータブロックに分割されている。そのうち両端
部の34個のブロック部分が夫々補助データ領域となり、
中央部の128ブロックがPCM領域となっている。上記補助
データ領域はさらに幾つかの区間に分割されており、各
区間には例えばサブコート、PLLラン・イン信号等の所
定の信号が記録されており、また無信号区間も設けられ
ている。また上記区間の一つには、トラッキングサーボ
用のパイロット信号となるATF信号が記録されている。

またPCM領域には、オーディオ信号をPCM化した信号が
他の所定のデータと共に記録されている。このPCM領域
は128個のデータブロックから成り、その１ブロックは
第３図のように構成されている。

第３図において、１ブロックは288ビットで構成さ
れ、その先頭に８ビット（１シンボル）のブロック同期
信号が付加され、次に８ビットのPCM−IDが付加され
る。このPCM−IDの次に、ブロックアドレスが付加され
る。このPCM−ID及びブロックアドレスの２シンボル（W
₁およびW₂）に関して、単純パリティのエラー検出符号
化の処理が行われ、８ビットのパリティがブロックアド
レスの次に付加される。ブロックアドレスは、第４図に
示すように、最上位ビット（MSB）を除く７ビットによ
り構成され、上記最上位ビットが“0"とされることによ
り、PCMブロックであることが示される。この７ビット
のブロックアドレスは（00）〜（7F）（16進表示）、即
ち「０」〜「127」と順次変化する。またブロックアド
レスの下位３ビットが（000）（010）（100）（110）の
各EVENブロックに記録されるPCM−IDが定められてい
る。またブロックアドレスの下位３ビットが（001）（0
11）（101）（111）の各ODDブロックアドレスは、PCM−
IDのオプショナルコードが記録可能とされている。

上記PCM−ID中には、夫々２ビットのID1〜ID8と４ビ
ットのフレームアドレスとが含まれる。ID1〜ID7は、夫
々識別情報が定義されている。この識別情報としては、
例えばオーディオ用か他の用途かの識別、チャンネル
数、プリエンファシスのオン／オフ、プリエンファシス
の特性、サンプリング周波数の識別等である。

上記フレームアドレスは４ビットで構成されている。
トラック2Aと2Bとに同一のフレームアドレスが与えられ
ている。即ち、ヘッドＡ、Ｂの１回転で形成されるトラ
ック2A、2Bは同一のフレームアドレスを有している。こ
のフレームアドレスはEVENブロックアドレスのPCM−ID
区間（W₁）に「０」〜「Ｆ」として順次に繰り返し記録
される。

而して、上述したテープフォーマット及びデータフォ
ーマットを有するディジタルオーディオテープレコーダ
においては、再生時に上記ATF信号に基いてトラッキン
グサーボを行うようにしている。即ち、ヘッドＡ、Ｂか
ら得られる再生信号に含まれるATF信号に基いてトラッ
キングエラーを検出し、このエラー信号に基いてキャプ
スタンモータの速度、即ちテープ速度を制御することに
より、トラッキングをとるようにしている。

このようにATF信号を用いてトラッキングサーボを行
う方法は、ヘッドＡ、Ｂのドラムに対する取付け高さ及
び角度割り等の取付け精度に高精度を要求されると共
に、ドラムモータとキャプスタンモータとを共用するこ
とができない等の理由により、コストが高くなると云う
難点がある。

そこでこれらの難点を解消するために、ノートラッキ
ング方式と称されるテープ速度の制御方法が提案されて
いる。このノートラッキング方式は、再生信号から得ら
れる上記フレームアドレスを利用する方法であり、再生
フレームアドレスと基準フレームアドレスとを比較する
ことにより、テープ速度を制御するようにしたものであ
る。

第５図はノートラッキング方式を行うようにしたディ
ジタルオーディオテープレコーダのサーボ回路の一例を
示し、第６図はそのタイミングチャートを示すものであ
る。尚、この第５図の回路は、本発明の出願日と同時に
本出願人により出願されている。

第５図において、供給リール２から繰り出されたテー
プ１はドラム３の周面に略90°巻付けられた後、キャプ
スタン４及びピンチローラ５により矢印ａ方向に走行さ
れて巻取りリール６に巻取られる。ドラム３にはアジマ
ス角の異るヘッドＡ、Ｂが略180°間隔で設けられてい
る。

再生時には、ヘッドＡ、Ｂは記録時の例えば2000r.p.
mから例えば２倍（２倍以上でもよい）の4000r.p.mで回
転される。このヘッドＡ、Ｂから交互に得られる再生信
号は再生アンプ７、８を通じてスイッチ９の接点ａ、ｂ
に加えられる。スイッチ９はタイミング発生回路10から
得られる第６図に示すスイッチングパルスSWPにより接
点ａ、ｂを切換えられる。このスイッチ９からは第６図
に示す再生波形が得られる。この再生波形のＡ、Ｂは夫
々ヘッドＡ、Ｂの再生信号（RF信号）のエンベロープを
示す。この再生波形を有する再生信号はイコライザ11、
リミッタ12を通じて同期信号検出及び復調回路13に供給
され、ここで１シンボル10ビットから１シンボル８ビッ
トに復調される。記録時には１シンボルの８ビットは、
低域成分をなるべく減少させるために10ビットの好まし
いパターンに変換するようなディジタル変調の処理を受
けているので、これを１シンボル８ビットの元の形に復
調する必要がある。この復調された信号はRAMから成る
メモリ30に書込まれると共に、再生フレームアドレス検
出回路14に供給されることにより、第６図に示すように
再生フレームアドレスPFADが抽出される。この再生フレ
ームアドレスPFADは、テープ速度に応じた間隔で順次に
得られ減算回路15に供給される。

一方、タイミング発生回路10からは第６図に示すよう
な上記パルスSWPを16分割するパルス16×SWPが得られ、
このパルス16×SWPは1/16分周期16で16分周された後、
基準フレームアドレスカウンタ17でカウントされる。こ
のカウント値は第６図に示すように基準フレームアドレ
スRFADとして減算回路15に供給され、上記再生フレーム
アドレスPFADから減算されることにより、第６図に示す
減算値が得られる。

従って、この減算値はテープ速度に反映した値となっ
ている。本実施例においては、この減算値に応じてPWM
（パルス巾変調）化を行うことにより、テープ速度制御
信号を形成するようにしている。

このために先ず加算回路18において上記減算値に「＋
８」の値を加算し、この加算値をラッチ回路19でラッチ
するようにしている。上記パルス16×SWPはカウンタか
ら成りクリア回路20で16個づつカウントされて第６図に
示すラッチパルスが発生され、このラッチパルスで上記
加算値がラッチされる。またパルス16×SWPはダウンカ
ウンタ21でカウントダウンされ、このカウント値と上記
ラッチされた加算値とが比較回路22で比較されることに
より、この比較回路22より第６図に示すような上記減算
値に応じてデュ−ティ比が変化するコントロールパルス
を得ることができる。

第６図の例では、基準フレームアドレスRFAD「０」、
「１」、「２」に対して再生フレームアドレスPFADは
「２」、「３」、「４」……となっているので、上記減
算値は「２」である。従って、この例ではテープ速度を
遅くする必要がある。このために「＋８」を加算して、
定常速度時におけるコントロールパルス（デュ−ティ比
50％）のデュ−ティ比をテープ速度を遅くする方向に決
定するようにしている。

上記コントロールパルスはローパスフィルタ23を通じ
ることにより、速度制御信号となり、加算器24及びドラ
イブ回路25を通じて上記キャプスタン４を駆動するキャ
プスタンモータ27の速度を制御する。このモータ27には
別の通常の速度サーボループが設けられていて、モータ
27の速度をFG（周波数発電機）等の速度検出器28で検出
し、この速度検出信号を周波数電圧変換回路29で電圧に
変換し、この電圧を加算器24で上記速度制御信号から減
算するようにしている。

以上説明したノートラッキング方式によれば、従来の
ATF信号を用いたトラッキングサーボ回路を省略するこ
とができる。またヘッドＡ、Ｂの取付け精度も特に高精
度である必要がない。さらにキャプスタンモータ27とド
ラムモータとを共用することができる、等に利点を得る
ことができる。

次に本発明に特に関連する上記メモリ30について説明
する。

このメモリ30は再生信号のデータを書込むと共に、書
込まれたデータに対してエラー訂正処理を行い、訂正処
理が成されたデータを読み出して後段のD/A変換器に供
給する動作を行う。このためこのメモリ30には書込みを
行っている領域（以下第１の領域と云う）と、エラー訂
正処理を行っている領域（以下第２の領域と云う）と、
読み出しを行っている領域（以下第３の領域と云う）と
の３つの領域が常に存在している。そして上記第１の領
域に与えられるアドレスは、再生信号に含まれる再生フ
レームアドレス及び再生ブロックアドレスに基づいて生
成している。また第２及び第３の領域に与えられるアド
レスは、基準発振器から得られるパルスをカウントする
ことによって互いに同期して生成している。従って、正
常な状態においては、３つの領域に与えられるアドレス
は互いに重複することなく、所定の間隔を保持しながら
循環することになる。

〔発明が解決しようとする問題点〕

しかしながら再生信号から再生フレームアドレス及び
再生ブロックアドレスを検出する際に誤検出があり、そ
の誤検出されたアドレスから作られた第１の領域に与え
られるべきアドレスが第２又は第３の領域のアドレスと
重複することがある。また前述したテープ速度制御の乱
れによりテープ速度が変化すると、再生ブロックアドレ
スも正規のものが得られず、これに基づいて作られたア
ドレスが第２及び第３の領域のアドレスと重複すること
がある。

このように第１の領域に与えられるべきアドレスが誤
って第２及び第３の領域のアドレスと重複すると、第２
及び第３の領域にデータが書込まれてしまうため、この
第２及び第３の領域の以前のデータが破壊されてしま
う。このため第２の領域においては訂正後のフラグやデ
ータが破壊され、第３の領域においてはオーディオデー
タが破壊され、このため再生音に異常なクリック音が発
生することになる。

〔問題点を解決するための手段〕

本発明においては、記録媒体から読み出された再生信号
に含まれる第１アドレス信号に基づいて記録媒体から読
み出された再生信号のデータの書き込みが可能な第１の
領域と、基準信号に基づき同期して生成された第２アド
レス信号に基づいて上記書き込まれたデータのエラー訂
正処理を行う第２の領域と、上記基準信号に基づき同期
して生成された第３アドレス信号に基づいて上記データ
の読み出しが可能な第３の領域とが循環するように設け
られた記憶手段と、上記第１アドレス信号と上記第２ア
ドレス信号とを比較し、上記両アドレス信号の差が第１
の値となったとき第１の検出信号を出力する第１の比較
手段と、上記第１アドレス信号と上記第３アドレス信号
とを比較し、上記両アドレス信号の差が第２の値となっ
たとき第２の検出信号を出力する第２の比較手段と、上
記第１及び第２の検出信号のうちの少なくとも一方が得
られたとき、上記第１の領域へのデータの書き込みを中
止させる手段とを設けている。

〔実施例〕

第１図は前述した第５図のノートラッキング方式を行
うようにしたディジタルオーディオテープレコーダに本
発明を適用した場合の第１の実施例を示すもので、第５
図と対応する部分には同一符号を付してその説明を省略
する。

第１図において、前記同期信号検出及び復調回路13か
らは再生信号が前記メモリ30と再生アドレス検出回路31
とに供給されると共に、書込み要求信号WRが１シンボル
毎に出力される。この信号WRはアンドゲート32を通じて
制御回路33に加えられる。上記アドレス検出回路31で検
出された再生フレームアドレスPBADは２つの比較回路3
4、35に加えられる。一方、アドレス検出回路31で検出
された再生アドレスは書込みアドレス生成回路36に加え
られる。これに基づいて書込みアドレス生成回路36は書
込みアドレスを生成してメモリ30に与え、メモリ30には
このアドレスに従って再生信号のデータが上記第１の領
域に書込まれる。

一方、上記制御回路33はその内部の基準発振器から得
られるアドレス生成用パルスをエラー訂正用アドレス生
成回路37と読出し用アドレス生成回路38とに供給してい
る。これに基づいて上記アドレス生成回路37はエラー訂
正用アドレスEADを生成して上記比較回路34に加えると
共にメモリ30の第２の領域に加える。これにより、メモ
リ30に書込まれたデータがエラー訂正回路39によって訂
正される。

また上記アドレス生成回路38は読出し用アドレスRAD
を生成して上記比較回路35に加えると共にメモリ30の第
３の領域に加える。これによって上記エラー訂正された
データが読み出しされ、この読み出されたデータは補間
回路40で必要に応じて前値補間等の補間が成された後、
D/A変換器41に供給される。D/A変換器41で変換されたア
ナログ信号は図示せずも後段のローパスフィルタを通じ
再生オーディオ信号として出力される。

一方、上記２つの比較回路34、35において夫々比較さ
れる各２つのアドレスが一致していないときは、この比
較回路34、35より「Ｈ」レベルの信号がアンドゲート32
に加えられている。従って、このアンドゲート32は上記
書込み要求信号WRを通過させて制御回路33に加えてい
る。これに基づいて制御回路33はメモリ30に書込み信号
WEを加えるようにしている。

比較回路34において、上記アドレスPBADとEADとが一
致すると「Ｌ」レベルの一致信号S_Eがアンドゲート32に
加えられる。これによってアンドゲート32がOFFにな
り、従って、メモリ30への書込みが中止される。また上
記比較回路35において、上記アドレスPBADとRADとが一
致すると「Ｌ」レベルの一致信号S_Rがアンドゲート32に
加えられる。これによってアンドゲート32がOFFにな
り、従って、メモリ30への書込みが中止される。

以上によれば、再生フレームアドレスPBADが、テープ
速度の変化やアドレスの誤検出等によってエラー訂正用
アドレスEAD、読出し用アドレスRADの少なくとも一方と
一致したときは、メモリ30への書込みが中止されるの
で、第２及び第３の領域に誤ってデータが書込まれるこ
とがなく、前に書込まれていたデータが破壊されること
を防止することができる。尚、上記信号S_E、S_Rによって
上記信号WEを中止させるようにしてもよい。

〔発明の効果〕

本発明によれば、前述した３つの領域が設けられてい
るメモリにおいて、第１の領域に加えられる書込みアド
レスが誤って第２、第３の領域のアドレスと重複したよ
うな場合に、第２、第３の領域のデータが破壊されるこ
とを有効に防止することができる。特にディジタルオー
ディオテープレコーダ等のディジタル再生装置の場合
は、テープ速度の変化やアドレスの誤検出によって書込
みアドレスが誤った場合に、再生音にクリック音が発生
することを防止することができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は本
発明を適用し得るテープフォーマットを示す図、第３図
は上記テープフォーマットにおけるPCMデータブロック
フォーマットを示す図、第４図は上記PCMデータフォー
マットにおけるW₁、W₂のフォーマットを示す図、第５図
は本発明を適用し得るノートラッキング方式によるテー
プ速度制御回路のブロック図、第６図は第５図のタイミ
ングチャートである。 なお図面に用いた符号において、 13……同期信号検出及び復調回路 30……メモリ 31……再生ブロックアドレス検出回路 32……アンドゲート 33……制御回路 34,35……比較回路 36……書込みアドレス生成回路 37……エラー訂正用アドレス生成回路 38……読出し用アドレス生成回路 である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】記録媒体から読み出された再生信号に含ま
   れる第１アドレス信号に基づいて記録媒体から読み出さ
   れた再生信号のデータの書き込みが可能な第１の領域
   と、基準信号に基づき同期して生成された第２アドレス
   信号に基づいて上記書き込まれたデータのエラー訂正処
   理を行う第２の領域と、上記基準信号に基づき同期して
   生成された第３アドレス信号に基づいて上記データの読
   み出しが可能な第３の領域とが循環するように設けられ
   た記憶手段と、 上記第１アドレス信号と上記第２アドレス信号とを比較
   し、上記両アドレス信号の差が第１の値となったとき第
   １の検出信号を出力する第１の比較手段と、 上記第１アドレス信号と上記第３アドレス信号とを比較
   し、上記両アドレス信号の差が第２の値となったとき第
   ２の検出信号を出力する第２の比較手段と、 上記第１及び第２の検出信号のうちの少なくとも一方が
   得られたとき、上記第１の領域へのデータの書き込みを
   中止させる手段とを備えた記録媒体の再生装置。