JPH0444342B2 - - Google Patents
Info
- Publication number
- JPH0444342B2 JPH0444342B2 JP58106257A JP10625783A JPH0444342B2 JP H0444342 B2 JPH0444342 B2 JP H0444342B2 JP 58106257 A JP58106257 A JP 58106257A JP 10625783 A JP10625783 A JP 10625783A JP H0444342 B2 JPH0444342 B2 JP H0444342B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- synchronization
- address signal
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 29
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00007—Time or data compression or expansion
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、例えばPCM復調装置に使用して好
適な同期回路に関する。
適な同期回路に関する。
背景技術とその問題点
例えばヘリカルスキヤン形の回転ヘツドを用い
て、この回転ヘツドドラムの90度にテープを巻付
け、音声信号のPCMデータを時間軸圧縮して、
ベツドが90度範囲のテープに対接する期間ごとに
記録するようにした装置が提案されている。
て、この回転ヘツドドラムの90度にテープを巻付
け、音声信号のPCMデータを時間軸圧縮して、
ベツドが90度範囲のテープに対接する期間ごとに
記録するようにした装置が提案されている。
ところでこのような装置の場合に、信号の時間
軸が圧縮され、再生時間欠に取出されるために正
確な同期をとることが極めて困難である。
軸が圧縮され、再生時間欠に取出されるために正
確な同期をとることが極めて困難である。
一方変速再生等の特殊再生時には、データも間
欠になるため、同期をとることはさらに困難にな
る。
欠になるため、同期をとることはさらに困難にな
る。
そこでデータ信号の所定ビツト数のブロツクご
とに同期信号と共にアドレス信号を付加すること
が考えられた。これによれば、再生時アドレス信
号を検出して正確な同期をとることができる。
とに同期信号と共にアドレス信号を付加すること
が考えられた。これによれば、再生時アドレス信
号を検出して正確な同期をとることができる。
ところがこの場合にアドレス信号もデータ信号
と同様に誤り訂正等の対策を行う必要がある。そ
の場合に従来はアドレス信号とデータ信号とを一
緒にして誤り訂正コードを付加していた。
と同様に誤り訂正等の対策を行う必要がある。そ
の場合に従来はアドレス信号とデータ信号とを一
緒にして誤り訂正コードを付加していた。
しかしながらこの方法では、アドレス信号及び
データ信号の全体に誤り訂正コードがかかつてい
るために、データ信号のみをインターリーブして
訂正能力を高めることができない。あるいはイン
ターリーブを行うためにはアドレス信号も共に記
憶しなければならず、メモリが大容量必要になつ
てしまう。
データ信号の全体に誤り訂正コードがかかつてい
るために、データ信号のみをインターリーブして
訂正能力を高めることができない。あるいはイン
ターリーブを行うためにはアドレス信号も共に記
憶しなければならず、メモリが大容量必要になつ
てしまう。
またアドレス信号の正誤を判断するために1ブ
ロツクの全体を見なければならず、このためだけ
に1ブロツク分のメモリが必要になる。さらに
PCMデータ部分が正しくても、アドレス部分が
誤りの場合に1ブロツク全体が誤りになつてしま
う、などの問題があつた。
ロツクの全体を見なければならず、このためだけ
に1ブロツク分のメモリが必要になる。さらに
PCMデータ部分が正しくても、アドレス部分が
誤りの場合に1ブロツク全体が誤りになつてしま
う、などの問題があつた。
発明の目的
本発明はこのような点にかんがみ、簡単な構成
で正確な同期がとれるようにするものである。
で正確な同期がとれるようにするものである。
発明の概要
本発明は、データ信号の所定ビツト毎に同期信
号と任意のアドレス信号とこのアドレス信号の誤
り検出ビツトとが付加された信号から上記同期信
号を検出する同期信号検出手段と、上記アドレス
信号の誤りを検出するアドレスエラー検出手段
と、該アドレスエラー検出手段によりアドレス信
号が正しいと判断された時に駆動される内挿同期
信号源と、該内挿同期信号により駆動される内挿
アドレス信号発生手段とを有し、上記検出された
同期信号と上記内挿同期信号とにより上記アドレ
スエラー検出手段を駆動させると共に、このアド
レス信号の正誤に応じて上記アドレス信号の再生
信号と上記内挿アドレス信号とを切り換えること
を特徴とする同期回路であつて、これによれば簡
単な構成で正確な同期をとることができる。
号と任意のアドレス信号とこのアドレス信号の誤
り検出ビツトとが付加された信号から上記同期信
号を検出する同期信号検出手段と、上記アドレス
信号の誤りを検出するアドレスエラー検出手段
と、該アドレスエラー検出手段によりアドレス信
号が正しいと判断された時に駆動される内挿同期
信号源と、該内挿同期信号により駆動される内挿
アドレス信号発生手段とを有し、上記検出された
同期信号と上記内挿同期信号とにより上記アドレ
スエラー検出手段を駆動させると共に、このアド
レス信号の正誤に応じて上記アドレス信号の再生
信号と上記内挿アドレス信号とを切り換えること
を特徴とする同期回路であつて、これによれば簡
単な構成で正確な同期をとることができる。
実施例
第1図Aは伝送される信号を示し、Sは同期信
号であつて、この同期信号Sの後にアドレス信号
A、アドレス信号Aの誤り検出ビツトP、データ
信号D、データ信号Dの誤り訂正コードCが続け
られて一連の信号とされ、この信号が順次伝送さ
れる。なお同期信号には、本来データ信号中に存
在しない禁止パターン等が用いられる。
号であつて、この同期信号Sの後にアドレス信号
A、アドレス信号Aの誤り検出ビツトP、データ
信号D、データ信号Dの誤り訂正コードCが続け
られて一連の信号とされ、この信号が順次伝送さ
れる。なお同期信号には、本来データ信号中に存
在しない禁止パターン等が用いられる。
次に第2図は同期回路を含む再生装置のブロツ
ク図であつて、入力端子1に上述の信号が例えば
NRZ変調されたRF信号で供給される。この信号
が復調回路2に供給されて“1”“0”のコード
信号とされる。このコード信号がアドレス信号の
誤り検出回路3に供給される。
ク図であつて、入力端子1に上述の信号が例えば
NRZ変調されたRF信号で供給される。この信号
が復調回路2に供給されて“1”“0”のコード
信号とされる。このコード信号がアドレス信号の
誤り検出回路3に供給される。
また入力端子1からのRF信号が同期信号の検
出回路4に供給される。ここで上述の禁止パター
ン等を用いることにより、同期信号SはRF信号
から例えば第1図Bに示すように直接検出され
る。この同期信号Sがアンド回路5を通じて検出
回路3のリセツト端子に供給される。そしてこの
検出回路3にて、アドレス信号A及び誤り検出ビ
ツトPを用いてアドレス信号の正誤が判別され、
第1図Cに示すような正しいときローレベルとな
る信号が形成される。
出回路4に供給される。ここで上述の禁止パター
ン等を用いることにより、同期信号SはRF信号
から例えば第1図Bに示すように直接検出され
る。この同期信号Sがアンド回路5を通じて検出
回路3のリセツト端子に供給される。そしてこの
検出回路3にて、アドレス信号A及び誤り検出ビ
ツトPを用いてアドレス信号の正誤が判別され、
第1図Cに示すような正しいときローレベルとな
る信号が形成される。
この信号が内挿同期信号源6に供給されて、第
1図Dに示すような内挿同期信号が形成され、こ
の信号がアンド回路5に供給される。またこの内
挿同期信号源6にて第1図Eに示すように検出ビ
ツトPの直後のタイミングでクロツク信号が形成
される。
1図Dに示すような内挿同期信号が形成され、こ
の信号がアンド回路5に供給される。またこの内
挿同期信号源6にて第1図Eに示すように検出ビ
ツトPの直後のタイミングでクロツク信号が形成
される。
さらに検出回路3からの信号がDフリツプフロ
ツプ7のD端子に供給され、信号源6からのクロ
ツク信号がクロツク端子に供給されて、第1図F
に示すような信号が形成される。
ツプ7のD端子に供給され、信号源6からのクロ
ツク信号がクロツク端子に供給されて、第1図F
に示すような信号が形成される。
一方復調回路2からのコード信号が直並列変換
回路8に供給され、変換された信号のアドレス信
号Aの部分がアドレス検出回路9に供給される。
また信号源6からのクロツク信号が内挿アドレス
信号発生回路10に供給されて内挿アドレス信号
が形成される。この検出されたアドレス信号と内
挿アドレス信号とが切換回路11に供給され、フ
リツプフロツプ7からの信号にてローのとき検出
回路9からのアドレス信号、ハイのとき発生回路
10からの内挿アドレス信号が取り出される。こ
の取り出されたアドレス信号が内挿アドレス発生
回路10に供給される。
回路8に供給され、変換された信号のアドレス信
号Aの部分がアドレス検出回路9に供給される。
また信号源6からのクロツク信号が内挿アドレス
信号発生回路10に供給されて内挿アドレス信号
が形成される。この検出されたアドレス信号と内
挿アドレス信号とが切換回路11に供給され、フ
リツプフロツプ7からの信号にてローのとき検出
回路9からのアドレス信号、ハイのとき発生回路
10からの内挿アドレス信号が取り出される。こ
の取り出されたアドレス信号が内挿アドレス発生
回路10に供給される。
また直並列変換回路8からの信号のデータ信号
D及び誤り訂正コードCの部分がデータ検出回路
12に供給される。このデータ信号D及び誤り訂
正コードCがランダムアクセスメモリ13に供給
されると共に、上述の切換回路11からのアドレ
ス信号がメモリ13に供給され、このアドレス信
号に従つて書き込みが行われる。このメモリ13
に書き込まれた信号が誤り訂正回路14にて誤り
訂正され、所定のタイミングで読み出され、DA
変換回路15でアナログ化されて出力端子16に
取り出される。
D及び誤り訂正コードCの部分がデータ検出回路
12に供給される。このデータ信号D及び誤り訂
正コードCがランダムアクセスメモリ13に供給
されると共に、上述の切換回路11からのアドレ
ス信号がメモリ13に供給され、このアドレス信
号に従つて書き込みが行われる。このメモリ13
に書き込まれた信号が誤り訂正回路14にて誤り
訂正され、所定のタイミングで読み出され、DA
変換回路15でアナログ化されて出力端子16に
取り出される。
こうして再生が行われるわけであるが、この装
置によれば同期信号Sの直後にアドレス信号Aと
誤り検出ビツトPが設けられ、この正誤が検出さ
れるので、例えば第1図のaに示すようにデータ
信号Dの誤り等により同期信号が誤検出されて
も、アドレス信号に対応する部分が誤りであるこ
とによつて排除される。また内挿同期信号源6が
設けられているので第1図のbに示すように同期
信号Sが誤り等により検出されなかつた場合にこ
れが内挿され、さらに内挿アドレス信号発生回路
10が設けられたことによりこのアドレス信号A
が内挿されて、同期信号S及びアドレス信号Aの
みが誤つていた場合にもデータ信号Dを活用する
ことができる。すなわち同期信号Sを極めて正確
に検出することができる。
置によれば同期信号Sの直後にアドレス信号Aと
誤り検出ビツトPが設けられ、この正誤が検出さ
れるので、例えば第1図のaに示すようにデータ
信号Dの誤り等により同期信号が誤検出されて
も、アドレス信号に対応する部分が誤りであるこ
とによつて排除される。また内挿同期信号源6が
設けられているので第1図のbに示すように同期
信号Sが誤り等により検出されなかつた場合にこ
れが内挿され、さらに内挿アドレス信号発生回路
10が設けられたことによりこのアドレス信号A
が内挿されて、同期信号S及びアドレス信号Aの
みが誤つていた場合にもデータ信号Dを活用する
ことができる。すなわち同期信号Sを極めて正確
に検出することができる。
またこの場合にアドレス信号Aの直後に誤り検
出ビツトPが設けられているので、誤り検出のた
めのメモリは極めて小容量で足りる。
出ビツトPが設けられているので、誤り検出のた
めのメモリは極めて小容量で足りる。
なお従来のアドレス信号の誤り検出が行われな
かつた場合には、誤つたアドレスによつて不正な
アドレスにデータが書き込まれ、正しいデータが
破壊されることから、誤り率が2倍に悪化するこ
とが予想されたが、この装置によれば、nビツト
の検出ビツトを設けることにより、誤り率を 1+1/2n−1 の悪化に止めることができ、例えばn=4として
悪化は7%以下とすることができる。
かつた場合には、誤つたアドレスによつて不正な
アドレスにデータが書き込まれ、正しいデータが
破壊されることから、誤り率が2倍に悪化するこ
とが予想されたが、この装置によれば、nビツト
の検出ビツトを設けることにより、誤り率を 1+1/2n−1 の悪化に止めることができ、例えばn=4として
悪化は7%以下とすることができる。
また変速再生時に、内挿アドレス発生回路10
にて速度に合せた演算を行うか、書込停止信号を
形成することにより、変速再生時の誤動作の防止
を行うこともできる。
にて速度に合せた演算を行うか、書込停止信号を
形成することにより、変速再生時の誤動作の防止
を行うこともできる。
発明の効果
本発明によれば、簡単な構成で正確な同期をと
ることができるようになつた。
ることができるようになつた。
第1図は本発明の説明のための図、第2図は本
発明の一例のブロツク図である。 1…入力端子、2…復調回路、3…アドレス信
号の誤り検出回路、4…同期信号の検出回路、6
…内挿同期信号源、9…アドレス検出回路、10
…内挿アドレス信号発生回路、11…切換回路で
ある。
発明の一例のブロツク図である。 1…入力端子、2…復調回路、3…アドレス信
号の誤り検出回路、4…同期信号の検出回路、6
…内挿同期信号源、9…アドレス検出回路、10
…内挿アドレス信号発生回路、11…切換回路で
ある。
Claims (1)
- 1 データ信号の所定ビツト毎に同期信号と任意
のアドレス信号とこのアドレス信号の誤り検出ビ
ツトとが付加された信号から上記同期信号を検出
する同期信号検出手段と、上記アドレス信号の誤
りを検出するアドレスエラー検出手段と、該アド
レスエラー検出手段によりアドレス信号が正しい
と判断された時に駆動される内挿同期信号源と、
該内挿同期信号により駆動される内挿アドレス信
号発生手段とを有し、上記検出された同期信号と
上記内挿同期信号とにより上記アドレスエラー検
出手段を駆動させると共に、このアドレス信号の
正誤に応じて上記アドレス信号の再生信号と上記
内挿アドレス信号とを切り換えることを特徴とす
る同期回路。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58106257A JPS59231713A (ja) | 1983-06-14 | 1983-06-14 | 同期回路 |
AU30633/84A AU583251B2 (en) | 1983-06-14 | 1984-06-13 | Synchronizing circuit |
AT84902365T ATE47240T1 (de) | 1983-06-14 | 1984-06-13 | Synchronisierungsschaltung. |
US06/706,924 US4669000A (en) | 1983-06-14 | 1984-06-13 | Synchronizing circuit |
DE8484902365T DE3480130D1 (en) | 1983-06-14 | 1984-06-13 | Synchronizing circuit |
PCT/JP1984/000307 WO1985000066A1 (en) | 1983-06-14 | 1984-06-13 | Synchronizing circuit |
EP84902365A EP0146636B1 (en) | 1983-06-14 | 1984-06-13 | Synchronizing circuit |
KR1019840003310A KR920008049B1 (ko) | 1983-06-14 | 1984-06-13 | 동기회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58106257A JPS59231713A (ja) | 1983-06-14 | 1983-06-14 | 同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59231713A JPS59231713A (ja) | 1984-12-26 |
JPH0444342B2 true JPH0444342B2 (ja) | 1992-07-21 |
Family
ID=14429041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58106257A Granted JPS59231713A (ja) | 1983-06-14 | 1983-06-14 | 同期回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4669000A (ja) |
EP (1) | EP0146636B1 (ja) |
JP (1) | JPS59231713A (ja) |
KR (1) | KR920008049B1 (ja) |
AU (1) | AU583251B2 (ja) |
DE (1) | DE3480130D1 (ja) |
WO (1) | WO1985000066A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60251564A (ja) * | 1984-05-28 | 1985-12-12 | Hitachi Ltd | 光デイスクにおけるアドレス情報読取り誤り救済方法 |
JPH0634298B2 (ja) * | 1985-02-20 | 1994-05-02 | 株式会社日立製作所 | アドレス回路 |
JPS62138327U (ja) * | 1986-02-20 | 1987-09-01 | ||
JPH0743894B2 (ja) * | 1986-06-30 | 1995-05-15 | 株式会社東芝 | 磁気記録再生装置 |
JP2523509B2 (ja) * | 1986-06-30 | 1996-08-14 | 株式会社東芝 | 磁気記録再生装置 |
US4786985A (en) * | 1986-08-21 | 1988-11-22 | Ampex Corporation | Method and apparatus for extracting binary signals included in vertical blanking intervals of video signals |
JPS6386980A (ja) * | 1986-09-30 | 1988-04-18 | Toshiba Corp | 周期ノイズ除去装置 |
FR2606239A1 (fr) * | 1986-10-30 | 1988-05-06 | Bull Sa | Procede et dispositif de transmission de donnees numeriques |
DE3737306A1 (de) * | 1987-11-04 | 1989-05-18 | Thomson Brandt Gmbh | Verfahren zur uebertragung eines digitalsignals |
JPH0821213B2 (ja) * | 1988-08-05 | 1996-03-04 | 富士通株式会社 | セクターサーボ情報検出方法 |
JP2745704B2 (ja) * | 1989-07-26 | 1998-04-28 | ソニー株式会社 | 情報伝送装置 |
US5264970A (en) * | 1991-06-21 | 1993-11-23 | Industrial Technology Research Institute | Digital signal reproducing apparatus |
US5499147A (en) * | 1993-12-02 | 1996-03-12 | Industrial Technology Research Institute | Rotary head recording and reproduction apparatus with memory and method of operation which compares a reproduced signal with an original signal |
US5621743A (en) * | 1994-02-18 | 1997-04-15 | Sanyo Electric Co., Ltd. | CD-ROM decoder for correcting errors in header data |
JPH08111075A (ja) * | 1994-10-11 | 1996-04-30 | Sony Corp | 補間アドレス生成装置及び補間アドレス生成方法 |
GB2308469A (en) * | 1995-12-22 | 1997-06-25 | Motorola Inc | Power conserving clocking system |
JP4087224B2 (ja) * | 2002-11-08 | 2008-05-21 | パイオニア株式会社 | 情報記録再生装置及び情報再生方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4433348A (en) * | 1979-07-06 | 1984-02-21 | Soundstream, Inc. | Apparatus and method for requiring proper synchronization of a digital data flow |
JPS5665320A (en) * | 1979-10-31 | 1981-06-03 | Sony Corp | Processor for digital signal |
JPS5753802A (en) * | 1980-09-16 | 1982-03-31 | Toshiba Corp | Processor of digital signal |
JPS5753806A (en) * | 1980-09-16 | 1982-03-31 | Toshiba Corp | Processor of digital signal |
JPS5837809A (ja) * | 1981-08-28 | 1983-03-05 | Matsushita Electric Ind Co Ltd | Pcm録音再生装置 |
JPS5864622A (ja) * | 1981-10-13 | 1983-04-18 | Victor Co Of Japan Ltd | デ−タ再生装置 |
DE3151251A1 (de) * | 1981-12-24 | 1983-07-07 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und schaltungsanordnung zur wiedergabe digital codierter signale |
JPS58194117A (ja) * | 1982-05-04 | 1983-11-12 | Matsushita Electric Ind Co Ltd | デイジタル信号記録の同期方式 |
-
1983
- 1983-06-14 JP JP58106257A patent/JPS59231713A/ja active Granted
-
1984
- 1984-06-13 US US06/706,924 patent/US4669000A/en not_active Expired - Lifetime
- 1984-06-13 EP EP84902365A patent/EP0146636B1/en not_active Expired
- 1984-06-13 AU AU30633/84A patent/AU583251B2/en not_active Expired
- 1984-06-13 WO PCT/JP1984/000307 patent/WO1985000066A1/ja active IP Right Grant
- 1984-06-13 DE DE8484902365T patent/DE3480130D1/de not_active Expired
- 1984-06-13 KR KR1019840003310A patent/KR920008049B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR850000155A (ko) | 1985-02-25 |
EP0146636B1 (en) | 1989-10-11 |
EP0146636A4 (en) | 1987-08-12 |
DE3480130D1 (en) | 1989-11-16 |
KR920008049B1 (ko) | 1992-09-21 |
AU3063384A (en) | 1985-01-11 |
AU583251B2 (en) | 1985-01-11 |
US4669000A (en) | 1987-05-26 |
EP0146636A1 (en) | 1985-07-03 |
WO1985000066A1 (en) | 1985-01-03 |
JPS59231713A (ja) | 1984-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0444342B2 (ja) | ||
EP0260722B1 (en) | Erroneous track jump restoration apparatus for optical record disc player | |
US4758902A (en) | PCM signal recording and reproducing apparatus including simultaneous error detection/correction | |
US4054921A (en) | Automatic time-base error correction system | |
KR880001340B1 (ko) | 데이타 재생장치 | |
JPS6215946B2 (ja) | ||
JPS58139317A (ja) | メモリ装置 | |
EP0272917B1 (en) | Apparatus for storing digital data | |
KR900007373B1 (ko) | 디지탈 신호 복조장치 | |
US4561083A (en) | Memory circuit write-in system | |
JPS6131549B2 (ja) | ||
JPH069107B2 (ja) | 時間軸補正装置 | |
JP2791509B2 (ja) | デジタル信号復調装置 | |
JPH0536212A (ja) | クロツク変換回路 | |
JPS601675A (ja) | 誤り検出回路 | |
JPH0591267A (ja) | フアクシミリ装置 | |
JPH0546032B2 (ja) | ||
JPS61287079A (ja) | デイジタル信号再生装置 | |
JPH01194169A (ja) | トラックアドレス再生方式 | |
JPH05210920A (ja) | 誤り訂正回路 | |
JPS63187741A (ja) | デイジタル信号の伝送方式 | |
JPS6118273B2 (ja) | ||
JPH03273572A (ja) | ディジタル信号磁気記録再生装置 | |
JPS6234385A (ja) | デ−タ検出窓信号発生回路 | |
JPS6016778B2 (ja) | 標本化回路 |