JPS6016778B2 - 標本化回路 - Google Patents

Description

【発明の詳細な説明】 本発明はディジタルデータ伝送及び記録再生システムに
おいて用いられる標本化回路に関する。

従来からディジタルデータの伝送及び記録再生システム
於いては、発信（記録）されたデータが伝送路（記録媒
体）で雑音、波形歪、ジッタ等を受けるため、受信側（
再生）ではデータのクロツク周波数のタイミングパルス
によりデータを標本化し、発信されたデータを正確に再
現する様にしてきた。この場合、タイミングパルスはデ
ータのチャンネルとは独立し別のチャンネルを用いて伝
送されることもあるが、一般には伝送路（記録媒体）の
有効利用という観点からデータ伝送系列よりクロツク周
波数成分を再生し、この再生されたクロツクパルスを使
用することが多い。データ系列よりタイミングパルスの
再生は、通常、位相同期ループ、パルスドオツシレー夕
等が利用されている。ここで、位相同期ループは、位相
検波器と、低減猿波器と、電圧制御発振器と、から直列
接続でもつてループをなす様に構成されており、この穣
成をもってデータからジツタを抑圧したタイミング情報
を再生している。

しかしながら、このジッタ抑圧効果と、同期可能な周波
数範囲とは互に相反する要素であり、このため伝送路で
のジッタが大な場合にジッタ抑圧を十分にすれば、クロ
ックパルスの周波数の追尾特性を十分になすことができ
ないという欠点をもっていた。また、パルスドオツシレ
ータは、データ系列中に主に多重化されたデータを識別
させると共に、同期信号を提供させるフレーム同期信号
に同期して発振させられたクロックパルスを用い、タイ
ミング情報を再生している。

しかしながら、データとクロックパルスとは、フレーム
同期の直後で良く同期するが、入力データへの追尾性を
有していないため、１フレーム中に多数のパルスが含ま
れている様な場合、又はジッタが大なる場合には正確な
タイミングパルスを発生出来ないという欠点を持ってい
た。特に記録再生システムの様な場合に於いては、電気
的なデータから記録媒体への変換が磁気的若しくは光学
的等のいずれの場合にても機械的な回転と、その機構と
が介在し、ワゥ、フラッタ、ジツタという時間軸上のエ
ラーは不可避的であり、且つ、その影響は大であった。

この様な場合に於いても上述した従来のタイミング再生
による標本化回路では正確な標本化の実現は困難であり
、データ再生の誤りを発生する主要な原因の一要素とも
なっていた。本発明に係る標本化回路は上述した従来の
欠点を除共し、正確な標本化回路を提供することを目的
とする。

上記目的を達成するため、１本発明に係る標本化回路は
、入力データからデータと同期信号を分離し抽出し、こ
のデータをデータのクロック周波数より十分高い周波数
で予備標本化し、この予備標本化したデータをこの１フ
レ÷ム間に順次読み込み記憶させ、引き続く後の１フレ
ーム間に予め生成されているデータのクロックパルスの
周波数をこの予備標本化されたデータの個数（即ちアド
レス）で制御し、もってこの制御されたクロツクパルス
により書き出されてきたデータを再標本化せしめるもの
である。

このように、入力データのクロック周波数より十分高い
周波数で予備標本化し、この予備標本化した時の時間情
報をメモリからの読み出し時に利用することにより、入
力データ系列に含まれる時間的ゆらぎの内、１フレーム
内での時間的ゆらぎが除去される。

各フレームをこえた長い周期の時間軸のゆらぎは残るが
、後に続く信号の処理は、フレーム単位で行なうことが
できるので、実用的な範囲での時間藤のゆらぎが吸収さ
れることになる。以下図面とともに本発明の−実施例に
ついて詳細に説明する。

第１図はディジタルデータ系列の例を示す図である。

同図に於いて、データ系列はデータのあるビット数ごと
に区切り１フレームとし、フレームとフレームとの間に
はフレーム同期信号が挿入されている。同図Ａは、フレ
ーム同期信号がデータとは逆極性で挿入されている場合
、同図Ｂは同極性である特定な符号パターンで挿入され
ている場合を夫々示している。第２図は、入力データと
して第１図Ａを加える場合の本発明の１実施例を示すブ
ロック図である。

同図に於いて、入力データ’は入力端子１に印加し、２
つのコンパレータ１０，１１に夫々送られる。第１のコ
ンパレータ１０は制御信号１０ａによって制御を受け、
フレーム同期信号を検出する。コンパレータ１１は制御
信号１１ａによって制御を受け、デ−タ送信区間を選択
し、且つこの区間中に送信されてくるデータを取り込み
出力する。コンパレータ１０の出力は後述するカウンタ
１８，１９のリセツト用に入力し、且つ、フリツプフロ
ップ１２に入力し、その結果談フリップフロップ１２の
出力は、各フレーム区間毎を示す信号となる。即ち、現
在のフレーム区間での出力を“１”とすると、次の区間
の出力は“０”とする如き出力信号を発生することにな
る。フリツプフロップ１２の出力は、２つに活用される
。第１はその出力信号そのものを制御信号とすること、
第２はその出力信号を反転して得られる反転信号を制御
信号とすることである。第２の制御信号を得るために、
ィンバ−夕１３がフリップフロップ１２の出力端に設け
られている。インバータ１３の出力信号そのもので制御
を受ける要素は、メモリ１５、データセレクタ２０、第
２のデータセレクタ２２である。２つのメモリ１５，１
６共に、上記制御信号が“０”の時には、書き込み指令
を受け、“１”の時には読み出し指令を受けることにな
る。

一方、各データセレクタ１４．２０，２２は、制御信号
が“１”の時には図示の上部の接・点、即ち接点１４ａ
，２０ａ，２２ａが選択され、“０”の時には図示の下
部の接点、即ち１４ｂ，２０ｂ，２２ｂが選択されるよ
うに制御を受ける。次に、各メモリ１５，１６へのアド
レス指示についての構成を述べる。

このアドレス指示の基本は、例えば水晶発振器より成る
発振器１７にある。この発振器１７の周波数は入力端１
に送信されてくるデータの基本となるクロック周波数に
比して、例えば数１“音といった如き高い周波数に設定
されている。この周波数の開きが本発明の中心の１つで
ある。発振器１７の出力は、上述したメモリ１５，１６
のアクセス同期用に供される端子部への入力及び、該２
つのメモリ供される端子部への入力及び、該２つのメモ
リのアドレス指示に供されるアドレスカウンタ１８，１
９の計数入力となる。即ち、データ入力に比して、発振
器１７のク。ック信号は大きな周波数となっているため
、データ入力の中の１つのデータの入力時には発振器１
７からのクロック信号はクロツク信号の周波数に応じた
複数個のクロツク信号を発することになる。従って、各
データ１個毎にカウン夕１８，１９は複数の計数値を計
数結果として得ることになる。即ち、入力データの各デ
ータは、発振器１７のクロツクによって再分類されるこ
とになる。従って、カウンタ１８，１９がある特定な値
をとる毎に、メモリ１５，１６のアドレスを指示する様
にすれば、その時、各メモリ１５，１６に書き込み指令
が入っていれば、メモリ１５，１６にはそのアドレスに
従って、データセレクタ１４からのデータが書き込まれ
ることになる。１フレーム中では複数のアドレスをとる
ようにすれば、この１フレーム区間中でのアドレス長が
１フレームのデータ長となる。

従って、このデータ長、即ちアドレス長によってデータ
基準データに比していかなる形態を例えばどのような歪
や乱れを起しているかが判別できることになる。尚、カ
ウンタ１８，１９はコンパレータ１０の出力信号、即ち
、検出された各フレーム同期信号によってリセットされ
る。従って、各カゥンタ１８，１９は各フレーム毎に新
しく計数塁積されることになる。さて、メモリ１５，１
６に書き込まれたデータは、メモリアクセス用の信号、
即ち、メモリ１５に対してはインバータ１３の出力が“
１”の時、メモリ１６に対してはフリツプフロップ１２
の出力が“１”の時、読み出し指令を受け読み出される
。この読み出し時のアドレスも、発振器１７の出力を受
けて計数するカウンタ１８，１９によってなされる。ア
ドレスカウンタ１８，１９のアドレス指示に従って読み
出されたメモリ１５，１６のデータは、データセレクタ
２０の接点２０ａ，２０ｂに応じてＤタイプフリップフ
ロツプ２３に出力される。このとき、該フリツプフロッ
プ２３はトリガー端子Ｔを通して発振器２１の制御を受
ける。該発振器２１は、データセレクタ２２の出力信号
に応じて周波数が制御を受けるように構成されている。
データセレクタ２２への入力は、接点２２ａ，２２ｂに
応じて得られるカウンター８，１９の読み出し時のアド
レスである。即ち、読み出し時には、読み出し選択を受
けたメモリのアドレスに従って発振器２１が周波数制御
を受け、この制御のＤタイプフリツプフロツプ２３が制
御を受けることになる。もちろん、上記アドレスとは、
アドレスデータそのものではなく、１フレーム間に設定
されるアドレスの相対的なアドレス長を意味する。従っ
て、実際には、カウンタ１８，１９からのアドレスを受
けて発振器２１は上述の相対的なアドレス長を検出すべ
き機能を内部に持ち、且つ、該アドレス長に従って周波
数制御を受ける様な構成となっている。以上のような構
成の結果、Ｄタイプフリツプフロップ２３の出力端子２
からは、標本化された信号が出てくることになる。次に
以上の構成を具体的事例に基づき説明しよう。

入力データ１が入力様子１に伝送されてきた時、制御１
０ａにより、コンパレータ１はフレーム同期を示す信号
を出力し、この信号を受けてフリツブフロツプ１２は１
フレーム間“０”又は“１”の信号を出力する。ここで
、例えばフリツプフロツプ１２の出力に“１”信号が出
力されており、該“１”信号とィンバータ１３の出力信
号、即ち“０”信号とによりデータセレクタ１４，２０
，２２が夫々図面に示すようにそれらの接点１４ａ２０
ｂ，２２ｂが選択されているとする。更に、メモリ１５
，１６のＭ端子でＭが“１”のとき読み出しとし、“０
”のとき書き込みとする。この状態で、入力様子１に伝
送された入力データ１のデータ信号は制御信号１１ａに
よりコンパレータ１１でもつて抽出され、更にデータセ
レクタ．１４の接点１４ａを介してメモリ１５に伝送さ
れる。ここで上託した如く、フリップフロツプ１２の出
力は‘‘１”であり、インバータ１３の出力は“０”で
あるから、メモリ１５は書き込み状態で、メモリ１６は
読み出し状態にある。そこで上言己メモリ１５に伝送さ
れてきたデータ信号は、発振器１７のクロック信号をカ
ゥンタ１８が計数することにより、該計数値に基つき番
地つけられた上記〆モリ１５内の場所に格納せしめられ
る。一方、メモリ１６に貯えられているデータ信号は、
発振器１７のクロック信号をカウンタ１９が計数するこ
とにより、該計数値に基つき番地つけられた上記〆モリ
１６内の場所に格納されているデータが、このアドレス
値に応じて、データセレクタ２０の接点２０ｂを介しＤ
タイプフリップフロップ２３のＤ端子に伝送される。更
に、カウンタ１９にある１フレーム終了時のアドレスの
アドレス値がデータセレクタ２２の接点２２ｂを介して
発振器２１に送られ、発振器２１ではこのアドレス値に
基づきクロックパルスの発振周波数を制御し、該制御さ
れた発振周波数のクロックパルスをＤタイプのフリップ
フロツプ２３のＴ端子に入力させ、もって出力端子２へ
メモリ１６内に格納されているデータ信号を標本化させ
て出力端子２に出力せしめる。次に、例えばフリップフ
ロツプ１２の出力に“０”信号が出力されており、該“
０”信号とィンバ−夕１３の出力信号、即ち“１”信号
とによりデータセレクタ１４，２，２２の夫々接点１４
ｂ，２０ａ，２２ａが選択されているとする。この状態
で、入力端子１に伝送された入力データ１のデータ信号
１は制御信号１１ａによりコンパレータ１１でもつて抽
出され、更にデータセレクタ１４の接点１ ４ｂを介し
てメモリー６に伝送される。ここで、上記した如く、フ
リツプフロツプ１２の出力は“０”であり、インバータ
１３の出力は‘‘１”であるから、メモリ４１５は読み
出し状態で、メモリ１６は書き込み状態にある。そこで
、上記〆モリ１６に伝送されてきたデータ信号は、発振
器１７のクロツク信号をカウンタ１９が計数することに
より該計数値に基つき番地つけられた上記〆モリ１６内
の場所に格納せしめられる。一方メモリ１５に貯えられ
ているデータ信号は、発振器１７のクロック信号をカウ
ンタ１８が計数することにより、該計数値に基づき番地
つけられた上記〆モリ１５内の場所に格納されているデ
ータが、このアドレス値に応じ、データセレクタ２０の
接点２０ａを介して○タイプフリツプフロツプ２３のＤ
端子に伝送される。更にカウンタ１８にある１フレーム
終了時のアドレスのアドレス値がデータセレクタ２２の
接点２２を介して発振器２１に送られ発振器２１ではこ
のアドレス値に基つきクロックパルスの発振周波数を制
御し、該制御されたクロックパルスをＤタイプのフリツ
プフロツプ２３のＴ端子に入力させ、もって出力端子２
へメモリ１６内に格納されているデータ信号を標本化さ
せて出力端子２に出力せしめる様に動作する。なお、各
フレーム終了時に、上記コンパレータ１０の出力をカウ
ンタ１８，１９及び発振器２１にあるＲ端子に印加し、
これらのアドレス値をクリアせしめている。

ここで、フレーム同期信号の時間軸がフラツタ、ワゥ、
ジツタ等により微小変化するが、書き込みに選択してい
る方の第１、第２のカゥンタ１８，１９のアドレスを計
数することにより明確になっており、このアドレスは第
２のデータセレクタ２２で選択され、データのクロツク
周波数のタイミングを発生する第２の発振器２１の周波
数を制御することにより、もつて時間軸上のゆらぎを除
去すべ〈動作させるものである。

すなわち、図から明らかなように、出力データのクロッ
ク周波数のタイミングを発生する第２の発振器２１の周
波数はそれぞれ書き込み作用に供されているいずれかの
カウンタ１８，１９の各フレーム毎の終了時におけるア
ドレス値によって制御され、入力データ１はフレーム毎
にその時間軸にゆらぎを有するが、このような時間軸ゆ
らぎに対応して発振器２１の周波数が制御され、フリツ
プフロップ２３ではデータ信号の標本化はこの時記軸ゆ
らぎに対応した周波数に基いて行われる。

例えば、時間軸にゆらぎが生じてフレーム長が長くなっ
た場合には、発振器２１の周波数は低下し、逆にフレー
ム長が短くなった場合には周波数が増加する。このよう
に、１フレーム内の標本化周波数は一定のものになり、
複数のフレームにまたがる長い周期の時間藤のゆらぎは
残ることになるが、後に続し信号処理はフレーム単位で
行われるので、この間にこのゆらぎを除去することは容
易である。

以上のようにして、本実施例においては、１フレーム単
位中での時間軸のゆらぎが前記発振器の周波数設定によ
って吸収され、このように、本発明がメモリからの読み
出し時の情報を書き込み時の情報を基にした読み出しク
ロック数を用いることによって時間軸に追従した標本化
が達成され、正確なデータ伝送及び記録再生が可能とな
る。なお、上記実施例ではデータ系列としては第１図Ａ
についての場合であるが、第１図Ｂについてもフレーム
同期回路の再生回路を適合したものにすることにり実現
できる。なお、制御回路はフリツプフロツプとィンバー
タとで構成したが他の方法でも実現できる。

更にまた、上記実施例は１，０でアクセスしたが、他の
機構でも実現できる。また、上記実施例ではデ−夕とし
て２値パルス列を用いたが、多値パレス列についても同
様に実現出来る。以上詳細に説明した様に、本発明に係
る標本化回路は、伝送路（記録媒体）を通過するときに
受けるワウ、フラッタ、ジッタ等の時間軸上のゆれがあ
ってもデータを正確に標本化することができるという大
なる効果を奏するものである。

【図面の簡単な説明】

第１図Ａはフレーム同期信号がデータと逆極性の場合の
データ系列を示し、第１図Ｂはフレーム同期信号がデー
タと同極性で特定のパターンの場合のデータ系列を示し
、第２図は本発明に係る標本化回路の１実施例のブロッ
ク回路図を示す。 １は入力デ−夕、２は標本化データ、１０，１１は第１
，第２のコンパレータ、１２はフリップフ。 ップ、１３はィンバータ、１４，２０，２２は第１、第
２、第３のデータセレクタ、１５，１６は第１，第２の
メモリ、１７，２１‘ま第１，第２の発振器、１８，１
９は第１，第２のカウンタ、２３は○タイプフリツプフ
ロツプを夫々表わす。第−１図第２図

Claims (1)

【特許請求の範囲】
1. １ 入力データのフレーム同期信号を抽出し、各フレー
   ム同期信号の１区間毎にフレーム周期を示す信号を発生
   する手段と、上記入力データのデータ区間中のデータ信
   号を抽出し、上記フレーム周期に従つて、交互に２つに
   分別する手段と、上記入力データの基本となるクロツク
   信号の周波数より十分高い発振周波数のクロツク信号を
   発振する発振路と、上記交互に２つに分別されたフレー
   ム周期毎のデータ信号を上記発振機のクロツク信号に従
   つて各フレーム周期毎に書込み、読出しを交互に行う第
   １，第２のメモリと、該第１，第２のメモリにデータ信
   号の書込み、読出しを行うのに上記発振器のクロツク信
   号を計数し、該計数値により上記第１，第２のメモリの
   アドレスを指定する第１，第２のカウンタと、該第１，
   第２のカウンタの１フレーム毎の計数値に従い、上記入
   力データのクロツク信号の周波数を制御し、該制御した
   周波数のクロツク信号を発振する手段と、該制御した周
   波数のクロツク信号により、もつて上記第１，第２のメ
   モリから読出されたデータ信号を標本化する手段と、を
   備えたことを特徴とする標本化回路。