KR100232423B1 - 광디스크용 재생속도 제어장치 - Google Patents

광디스크용 재생속도 제어장치 Download PDF

Info

Publication number
KR100232423B1
KR100232423B1 KR1019950043480A KR19950043480A KR100232423B1 KR 100232423 B1 KR100232423 B1 KR 100232423B1 KR 1019950043480 A KR1019950043480 A KR 1019950043480A KR 19950043480 A KR19950043480 A KR 19950043480A KR 100232423 B1 KR100232423 B1 KR 100232423B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
clock pulse
synchronous clock
synchronous
Prior art date
Application number
KR1019950043480A
Other languages
English (en)
Other versions
KR960019219A (ko
Inventor
도오루 미우라
미쯔마사 구보
아키라 마시모
Original Assignee
가토 요시카즈
티아크 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가토 요시카즈, 티아크 가부시키가이샤 filed Critical 가토 요시카즈
Publication of KR960019219A publication Critical patent/KR960019219A/ko
Application granted granted Critical
Publication of KR100232423B1 publication Critical patent/KR100232423B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G11B19/28—Speed controlling, regulating, or indicating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/005—Reproducing at a different information rate from the information rate of recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/002—Recording, reproducing or erasing systems characterised by the shape or form of the carrier
    • G11B7/0037—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Rotational Drive Of Disk (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

광 디스크에 대한 재생율 제어장치는 디지털 재생신호의 위상에 로크된 위상을 가진 동기 클럭펄스를 발생시키는 동기 클럭 발생유니트를 포함한다. 신호처리수단은 동기 클럭펄스에 따라 디지털 재생신호로부터 복조 데이터 신호를 발생시키며, 복조 데이터 신호는 동기 클럭펄스에 따라 메모리에 기록되며 판독기준 클럭펄스에 따라 메모리로부터 판독되며, 판독 복조 데이터신호는 처리된 복조 데이터 신호가 출력되도록 에러보정을 통해 처리된다. 주파수 검출유니트는 동기 클럭펄스의 주파수가 표준주파수에 중심을 둔 소정범위내의 주파수내에 있는 지의 여부를 검출한다. 스위칭 유니트는 주파수 검출유니트에 의한 검출결과에 따라 초기주파수를 가진 제1판독기준 클럭펄스 및 제2주파수를 가진 제2판독기준 클럭펄스 중의 하나를 신호처리 유니트에 선택적으로 출력한다.

Description

광디스크용 재생속도 제어장치
제1도는 종래 CD-ROM 재생 시스템의 블록도.
제2도는 본 발명의 실시예 1에 따른 CD-ROM 재생 시스템의 블록도.
제3도는 제2도의 CD-ROM 재생 시스템의 동기상태 모터 제어유니트에 대한 블록도.
제4도는 제2도의 CD-ROM 재생 시스템의 클럭 변환유니트에 대한 블록도.
제5도는 제2도의 CD-ROM 재생 시스템의 다른 클럭 변환유니트에 대한 블록도.
제6도는 제2도의 CD-ROM 재생 시스템의 주파수 검출유니트에 대한 블록도.
제7(a)도 내지 제7(f)도는 제6도의 주파수 검출유니트의 여러 지점에서 디지털 신호를 설명하기 위한 시간 차트.
제8도는 본 발명의 실시예 2에 따른 CD-ROM 재생 시스템에 대한 블록도.
제9도는 본 발명의 원리를 따르는 재생속도 제어장치에 대한 블록도.
* 도면의 주요부분에 대한 부호의 설명
20,110 : CD-ROM 재생 시스템 21 : CD-ROM 디스크
23 : 스핀들 모터 24 : 광 픽업
35 : 디지털 신호처리 유니트 42 : 동기상태 모터 제어유니트
61 : 주파수 검출유니트 62,62A : 클럭 변환 유니트
72,73,81,85 : 주파수 분할기 76 : 가산기
82 : 위상차 검출기 83 : 저역통과필터
84 : 전압제어 발진기 90 : AND회로
89,92 : 인버터 99 : 비교기
본 발명은 일반적으로 광디스크 신호재생, 특히 데이터 피스(piece) 및 각각의 데이터 피스에 대한 클럭 정보가 일정한 선속도로 광디스크상에 기록된 광디스크용 재생속도 제어장치에 관한 것이다.
CD-ROM(컴팩트 디스크-판독전용 메모리) 디스크는 광디스크 형태이다. 오디오 CD(컴팩트 디스크)와 유사하게, 디지털 데이터 신호는 EFM(8대14변조)방법을 사용함으로서 CD-ROM 디스크상에 기록된다. 즉, CD-ROM 디스크는 프레임(기록된 데이터 단위)이 디스크의 내부 트랙 및 디스크의 외부 트랙상에 위치하는 것의 여부에 관계없이 프레임의 길이가 변화하지 않는 데이터 기록형식을 가진다.
CD-ROM 재생 시스템에서, CD-ROM 디스크의 주사는 일정한 비트율로 CD-ROM 디스크로부터 데이터 신호를 재생하기 위해서 디스크가 회전될 때 광 픽업을 사용하여 일정한 선속도로 실행된다. 디스크의 주사를 실행할 때, CD-ROM 디스크를 회전시키는 스핀들 모터의 회전속도가 일정한 선속도로 제어되기 때문에, CD-ROM 디스크의 회전속도는 CD-ROM 디스크의 반경방향에서 픽업의 위치에 따라 변화된다.
제1도는 종래의 CD-ROM 재생 시스템(110)을 도시한다. 종래의 CD-ROM 재생 시스템(110)에 있어서, CD-ROM 디스크(21)(이하 디스크(21)라 칭함)는 스핀들 모터(23)에 의해 회전된다. 디지털 신호는 EFM 방법을 사용함으로서 디스크(21)상에 기록되며, 기록된 데이터의 밀도는 디스크(21)의 모든 영역에서 일정하다.
종래의 CD-ROM 재생 시스템(110)에서는 자체-클럭(self-clock) 주파수 제어동작이 이하에 기술된 것처럼 실행된다.
디스크(21)로부터 데이터 신호를 재생하기 위해서, 디스크(21)는 CLV(일정 선속도)방법에 따라 광 픽업(24)(이하 픽업(24)이라 칭함)에 의해 주사된다. 픽업(24)은 광선으로 디스크(21)를 조사하여, 디스크(21)로부터 반사된 광선으로부터 데이터 신호를 판독한다. 데이터 신호는 소정의 비트율로 디스크(21)로부터 재생된다.
디스크(21)는 제어된 회전속도로 스핀들 모터(23)에 의해 회전된다. 스핀들 모터 제어유니트(111)는 스핀들 모터(23)의 회전속도(또는 분당 회전수)를 제어하기 위해서 모터속도 제어신호를 발생시킨다. 디스크(21)는 디스크(21)가 기준성 회전속도로 회전될 때 픽업(24)에 의해 주사된다.
픽업 서보 제어유니트(25)는 픽업(24)으로부터의 재생 신호에 기초하여 픽업(24)에 포커싱 제어신호를 발생시켜서, 픽업이 포커싱되도록 한다. 또한, 픽업 서보 제어유니트(25)는 픽업(24)의 트래킹을 제어하기 위해서 제어 CPU(45)로부터의 트래킹 명령에 따라 픽업(24)에 트래킹 제어신호를 발생시킨다. 또한, 픽업 서버 제어유니트(25)는 픽업(24)의 탐색을 제어하기 위해서 제어 CPU(45)로부터의 탐색명령에 따라 픽업(24)에 탐색 제어신호를 발생시킨다. 탐색 동작중에, 픽업(24)은 디스크(21)의 원하는 트랙을 탐색하기 위해서 디스크(21)의 반경방향으로 이동된다.
데이터 재생모드에서, 픽업 서보 제어유니트(25)는 디스크(21)에서의 픽업(24)의 트래킹을 제어한다. 탐색모드에서, 픽업 서보 제어유니트(25)는 디스크(21)의 원하는 트랙의 반경방향으로 픽업(24)의 이동을 제어한다.
탐색모드가 실행될 때, 제어 CPU(45)는 픽업 서보 제어유니트(25)로부터의 트래킹 에러 신호에 따라 현 트랙에서 원하는 트랙으로 픽업을 이동시키는데 요구되는 픽업(24)의 이동량을 검출하여, 현 트랙에서 원하는 트랙으로 픽업(24)의 이동을 제어한다.
파형 정형유니트(32)는 픽업(24)으로부터 출력된 재생신호로부터 EFM 신호를 발생시킨다. 픽업(24)으로부터의 재생신호는 증폭되며, 증폭된 신호의 파형은 정형된다. 파형 정형유니트(32)에 의해 발생된 EFM신호는 픽업(24)의 재생신호로부터 유도된 디지털 재생신호이다.
동기 클럭 발생유니트(33)는 파형 정형유니트(32)로부터 출력된 EFM 신호의 위상에 로크된 위상을 가진 동기 클럭펄스를 발생시킨다. 동기 클럭 발생유니트(33)로부터의 동기 클럭펄스는 CD-ROM 재생 시스템(110)의 여러 유니트에 공급된다.
자체-클럭 주파수 스위핑 유니트(46)는 동기 클럭 발생유니트(33)로부터의 동기 클럭펄스가 EFM신호와 비동기상태에 있을 때 동기 클럭 발생유니트(33)에 주파수 제어신호를 공급한다. 자체-클럭 주파수 스위핑 유니트(46)에서는 동기 클럭 발생유니트(33)로부터의 주파수의 로크범위내에서 삼각파형의 자체-클럭 펄스 주파수의 스위핑이 실행된다.
동기 상태 검출유니트(34)는 파형 정형유니트(32)로부터 출력된 EFM 신호와 동기 클럭 발생유니트(33)로부터 출력된 동기 클럭펄스를 수신한다. 동기 상태 검출유니트(34)는 동기 클럭펄스가 동기상태에 있는 지의 여부를 검출한다. 특히, 동기 상태 검출유니트(34)는 동기 클럭펄스의 동기 패턴(예를들어, 프레임 동기패턴 “11T/11T”, 여기서 T는 한 비트의 주기이다.) 이 EFM 신호의 동기 패턴과 일치하는 지의 여부를 검출한다. 동기 클럭펄스의 동기상태가 검출될 때, 동기 상태 검출유니트(34)는 동기 클럭펄스의 동기상태를 나타내는 ON신호를 출력한다. 다른 방식으로, 동기상태 검출유니트(34)는 동기 클럭펄스의 비동기 상태를 나타내는 OFF신호를 출력한다. ON 신호는 자체-클럭 주파수 스위핑 유니트(46), 스핀들 모터 서보 제어유니트(111) 및 디지털 신호처리 유니트(35)에 각각 공급된다.
시스템 클럭 발생유니트(58)는 수정 발진기로부터 시스템 클럭 펄스의 시퀀스를 발생시킨다. 수정 발진기는 정밀한 주파수를 가진 시스템 클럭 펄스를 제공한다. 시스템 클럭 발생유니트(58)로부터의 시스템 클럭펄스의 시퀀스는 신호처리유니트(35) 및 스핀들 모터 서보 제어유니트(40)에 각각 공급된다.
스핀들 모터 제어유니트(111)는, 디스크(21)의 반경방향에서 픽업(24)의 이동에 관계없이, 디스크(21)가 픽업(24)에 의해 기준선 회전속도로 주사되도록 스핀들 모터(23)의 회전속도(또는 초당 회전 수)를 제어한다.
스핀들 모터 제어유니트(111)는 동기 클럭발생 유니트(33)로부터의 동기 클럭펄스가 데이터 재생모드동안 파형 정형유니트(32)로부터의 EFM 신호와 동기상태에 있을 때 스핀들 모터(23)에 모터속도 제어신호를 발생시킨다. 스핀들 모터(23)의 회전속도가 스핀들 모터 제어유니트(111)로부터의 모터속도 제어신호에 의해 제어되어, 디스크(21)는 기준선 회전속도로 회전된다.
스핀들 모터 서보 제어유니트(111)에서는 동기 클럭발생 유니트(33)로부터의 동기 클럭펄스의 초기 주파수에 1/M(여기서, M은 정수이다)를 곱한 주파수가 시스템 클럭 발생유니트(58)로부터의 시스템 클럭펄스의 초기 주파수에 1/N(여기서, N은 정수이다.)를 곱한 주파수와 비교된다. 스핀들 모터 서보 제어유니트(111)에서는 1/M배 주파수를 가진 동기 클럭 펄스의 위상이 1/N배 주파수를 가진 시스템 클럭펄스의 위상과 비교된다. 스핀들 모터 서보 제어유니트(111)는 스핀들 모터(23)에 모터 속도제어신호를 공급한다.
동기 클럭발생 유니트(33)로부터의 동기 클럭펄스가 탐색모드의 종료후 파형 정형 유니트(32)로부터의 EFM신호와 비동기상태에 있을 때, 스핀들 모터 서보 제어유니트(111)는 EFM신호에 포함된 가장 큰 펄스폭 “11T”을 검출하여 펄스폭 “11T”에 역 비례하는 주파수를 가진 의사-동기 클럭펄스를 발생시킨다. 스핀들 모터 서보 제어유니트(111)는 의상-동기 클럭펄스의 1/M배 주파수와 시스템 클럭펄스의 1/N배 주파수를 비교하여 모터 속도제어신호를 발생시킨다. 따라서, 스핀들 모터 제어유니트(111)는 모터 속도제어신호를 발생시켜서 그것을 스핀들 모터(23)에 공급한다.
정수 M 및 N은 동기 클럭펄스의 주파수가 정규 주파수와 일치할 때 동기 클럭펄스의 주파수 및 시스템 클럭펄스의 주파수를 서로 동일한 값으로 미리 설정된다.
디지털 신호 처리유니트(35)는 복조기 유니트(51), 부코드 복조기 유니트(52), RAM(랜덤 액세스 메모리)(53), 에러 보정유니트(54), 유니트(51,52,53,54)를 상호접속하는 버스(56), 어드레스 발생유니트(55) 및 타이밍 제어유니트(113)를 포함한다.
복조기 유니트(51)는 동기 클럭펄스가 EFM신호와 동기상태에 있을때 동기 클럭펄스에 따라 EFM신호로부터 복조된 데이터 신호를 발생시킨다. EFM신호의 14비트 데이터는 복조된 데이터 신호의 8비트 데이터로 변환된다. 복조기 유니트(51)로부터의 복조된 데이터 신호는 버스(56)를 통해 RAM(53)에 기억된다. 부코드 복조기 유니트(52)는 복조기 유니트(51)로부터의 복조 데이터 신호로부터 부코드를 추출하여 추출된 부코드를 제어 CPU(45)에 공급한다.
타이밍 제어유니트(113)는 시스템 클럭 발생유니트(58)로부터 공급된 판독 기준 클럭펄스 및 동기 클럭 발생유니트(33)로부터 공급된 동기 클럭펄스에 따라 제1타이밍 클럭을 발생시키며, 복조기 유니트(51) 및 어드레스 발생 유니트(55)에 각각 제1타이밍 클럭을 공급한다. 제1타이밍 클럭에 응답하는 어드레스 발생 유니트(55)는 제1어드레스 신호를 발생시킨다. 따라서, 복조기 유니트(52)로부터의 복조된 데이터 신호는 제1타이밍 클럭에 따라 제1어드레스 신호에 의해 지정된 어드레스 RAM(53)에 기억된다.
타이밍 제어 유니트(113)는 시스템 클럭 발생유니트(58)로부터 공급된 판독기준 클럭 펄스에 따라 제2타이밍 클럭, 제3타이밍 클럭 및 제4타이밍 클럭을 발생시킨다. 타이밍 제어 유니트(113)는 에러 보정유니트(54) 및 어드레스 발생 유니트(55)에 제2타이밍 클럭을 각각 공급한다. 제2타이밍 클럭에 응답하는 어드레스 발생 유니트(55)는 제2어드레스 신호를 발생시킨다. 제2어드레스 신호에 의해 지정된 어드레스로 RAM(53)에 기억된 복조된 데이터 신호는 제2타이밍 클럭에 따라 판독되며, 복조된 데이터 신호는 버스(56)를 통해 에러 보정 유니트(54)에 공급된다.
에러 보정 유니트(54)는 제2타이밍 신호에 따라 RAM(53)으로부터 판독되는 복조된 데이터 신호에 대한 에러를 보정한다. 타이밍 제어 유니트(113)는 에러 보정 유니트(54) 및 어드레스 발생유니트(55)에 제3타이밍 클럭을 각각 공급한다. 제3타이밍 클럭에 응답하는 어드레스 발생 유니트(55)는 제3어드레스 신호를 발생시킨다. 에러 보정처리의 종료후 에러 보정 유니트(54)로부터 출력된 복조된 데이터 신호출력은 제3타이밍 클럭에 따라 제3어드레스 신호에 의해 지정된 어드레스로 RAM(53)에 기억된다.
타이밍 제어 유니트(113)는 CD-ROM 제어 유니트(57) 및 어드레스 발생 유니트(55)에 제4타이밍 클럭을 각각 공급한다. 제4타이밍 클럭에 응답하는 어드레스 발생 유니트(55)는 제4어드레스 신호를 발생시킨다. 제4어드레스 신호에 의해 지정된 어드레스로 RAM(53)에 기억된 복조된 데이터 신호(에러가 보정됨)는 판독되어, 제4타이밍 클럭에 따라 버스(56)를 통해 CD-ROM 제어 유니트(57)에 공급된다.
CD-ROM 제어유니트(57)로부터의 복조된 데이터 신호를 호스트 시스템에 전송된다.
디지털 신호처리 유니트(35)에서의 앞서 기술된 데이터 흐름은 다음과 같이 요악될 수 있다.
(1) 데이터 신호는 복조기 유니트(51)로부터 RAM(53)으로 전송된다;
(2) 데이터 신호는 RAM(53)으로부터 에러 보정유니트(54)로 전송된다;
(3) 에러 보정된 데이터 신호는 에러보정 유니트(54)로부터 RAM(53)으로 전송된다;
(4) 에러 보정된 데이터 신호는 RAM(53)으로부터 CD-ROM 제어유니트(57)로 전송된다.
복조기 유니트(51)로부터 RAM(53)으로 데이터 신호를 전송할 때 사용된 타이밍 클럭 및 어드레스 신호는 동기 클럭펄스에 따라 발생되는 제1타이밍 클럭 및 제1어드레스 신호이다.
RAM(53)으로부터 에러 보정 유니트(54)로 데이터 신호를 전송할 때 사용된 타이밍 클럭 및 어드레스 신호는 판독기준 클럭펄스에 따라 발생되는 제2타이밍 클럭 및 제2어드레스 신호이다.
에러 보정 유니트(54)로부터 RAM(53)으로 에러 보정된 데이터 신호를 전송(또는 기억)할 때 사용된 타이밍 클럭 및 어드레스 신호는 판독기준 클럭펄스에 따라 발생되는 제3타이밍 클럭 및 제3어드레스 신호이다.
RAM(53)으로부터 CD-ROM 제어유니트(57)로 에러 보정된 데이터 신호를 전송(또는 판독)할 때 사용된 타이밍 클럭 및 어드레스 신호는 판독기준 클럭펄스에 따라 발생되는 제4타이밍 클럭 및 제4어드레스 신호이다.
복조기 유니트(51)에 의해 공급되는 데이터 신호의 속도는 디스크(21)로부터 픽업(24)에 의해 판독되는 데이터 신호의 속도와 동일하다. 따라서, 복조기 유니트(51)에 의해 공급된 데이터 신호는 지터 성분을 포함한다. 지터 성분을 제거하기 위해서, 데이터 신호는 동기 클럭펄스에 따라 RAM(53)에 일시적으로 기억되며, 데이터 신호는 판독기준 클럭펄스에 따라 RAM(53)으로부터 판독된다.
CD-ROM 제어 유니트(57)는 디지털 신호처리 유니트(35)에 접속된다. RAM(53)으로부터의 에러 보정된 데이터 신호는 CD-ROM 제어유니트(57)에 공급되며, 타이밍 제어유니트(113)로부터의 제4타이밍 클럭은 CD-ROM 제어 유니트(57)에 공급된다. 따라서 RAM(53)으로부터의 에러 보정된 데이터 신호는 제4타이밍 클럭에 따라 CD-ROM 제어 유니트(57)에 전송된다. CD-ROM 제어 유니트(57)로부터의 에러 보정된 데이터 신호는 호스트 컴퓨터에 공급된다.
제어 CPU(45)는 CD-ROM 제어 유니트(57)로부터 공급된 명령신호에 따라 데이터 재생 동작 및 탐색 동작을 제어한다. 탐색동작이 실행될 때, 제어 CPU(45)는 부코드 복조기 유니트(52)에 의해 추출된 부코드의 어드레스 데이터를 사용하여 탐색 명령을 발생시켜서, 그것을 픽업 서보 제어 유니트(25)에 공급한다. 또한, 제어 CPU(45)는 스핀들 모터(23)의 개방루프 제어동작이 탐색동작동안 실행되도록 스핀들 모터 제어 유니트(111)에 개방루프 제어명령을 공급한다.
전술한 CD-ROM 재생 시스템(110)에 있어서, 자체-클럭 주파수 제어 동작은 데이터 신호처리 유니트(35)의 복조, 에러보정 및 데이터 전송동작을 가속시키기 위하여 자체-클럭 주파수 스위핑 유니트(46)에 의해 실행된다.
그러나, 데이터 신호가 RAM(53)으로부터 판독되거나 RAM(53)에 기억되도록 하는 판독 기준클럭인 시스템 클럭펄스는 전술한 CD-ROM 재생 시스템(110)에서 일정하다. 판독 기준 클럭에 따라 발생되는 제2, 제3 및 제4타이밍 클럭의 주파수는 일정한다. 따라서, 데이터 신호가 RAM(53)으로부터 판독되거나 RAM(53)에 기억되는 속도는 비록 정규 주파수로부터의 동기 클럭 주파수의 편차가 클지라도 항상 일정하다.
디지털 신호처리 유니트(35)에 공급되는 클럭 펄스의 자체-클럭 주파수에 대한 가변 범위가 넓게 설정될 때, 동기 클럭 주파수 및 정규 주파수사이의 차이는 매우 크다. 만일 자체-클럭 주파수의 가변 범위가 너무 넓다면, RAM(53)에 기억되는 데이터의 양은 복조된 데이터 신호를 RAMA(53)에 기억시키는 속도가 빠를 때 RAM(53)의 기억용량을 초과할 것이다. 또한, RAM(53)으로부터 판독될 데이터의 양은 복조된 데이터 신호를 RAM(53)에 기억시키는 속도가 느릴 때 RAM(53)에 기억된 데이터 신호의 양보다 많을 것이다.
따라서, 전술한 CD-ROM 재생 시스템(110)에서는 디지털 신호 처리를 가속시키기 위해서 자체-클럭 주파수의 가변 범위를 넓게 설정하는 것이 어렵다. 자체-클럭 주파수의 가변범위가 넓을 때 조차 전술한 문제점을 발생시키지 않고 디지털 신호를 처리하는 CD-ROM 재생 시스템을 제공하는 것은 바람직하다.
본 발명의 목적은 전술한 문제점이 제거되는 개선된 광 디스크 재생 시스템을 제공하는 것이다.
본 발명의 다른 목적은 자체-클럭 주파수의 가변범위가 넓게 설정될 때 조차 빠른 재생속도로 디지털 신호를 신뢰성 있게 처리하는, 광 디스크 재생시스템에 사용되는 재생속도 제어장치를 제공하는데 있다.
전술한 본 발명의 목적은, 광 픽업에 의해 광 디스크로부터 발생되는 재생신호로부터 디지털 재생신호를 위한 디지털화 유니트와, 디지털화 유니트의 출력에 접속되어 디지털 재생신호의 위상에 로크된 위상을 가진 동기 클럭펄스를 발생시키는 동기 클럭발생 유니트와, 디지털화 유니트의 출력 및 동기 클럭 발생 유니트의 출력에 접속되어 동기 클럭펄스에 따라 디지털 재생신호로부터 복조된 데이터 신호를 발생시키는 신호처리 유니트와, 동기 클럭 발생 유니트의 출력에 접속되어 동기 클럭펄스의 주파수가 정규 주파수에 중심을 둔 소정의 주파수범위내에 있는지의 여부를 검출하는 주파수 검출유니트와, 발진기로부터의 초기 주파수를 가진 제1판독기준 클럭 펄스를 발생시키는 제1클럭펄스 발생 유니트와, 동기 클럭 발생유니트의 출력에 접속되어 동기 클럭펄스의 주파수에 비례하는 제2주파수를 가진 제2판독기준 클럭펄스를 발생시키는 제2클럭 발생 유니트와, 제1클럭 발생 유니트의 출력 및 제2클럭 발생 유니트의 출력에 접속되어 주파수 검출 유니트에 의한 검출결과에 따라 신호처리 유니트에 제1판독 기준 클럭펄스 및 제2판독기준 클럭펄스중의 하나를 선택적으로 출력하는 스위칭 유니트를 포함하며, 복조된 데이터 신호가 동기 클럭펄스에 따라 메모리에 기억되고 판독기준 클럭 펄스에 따라 메모리로부터 판독되며, 판독된 복조 데이터 신호가 에러 보정을 통해 처리되어 출력되는 재생속도 제어장치에 의해 달성된다.
앞의 재생속도 제어장치에서는 동기 클럭펄스의 주파수가 소정 범위내에 있을 때 제1판독기준 클럭펄스가 스위칭 유니트로부터 신호처리 유니트로 공급되며, 동기 클럭 펄스의 주파수가 소정 범위내에 있지 않을 때 제2판독기준 클럭펄스가 스위칭 유니트로부터 신호처리유니트로 공급된다.
본 발명의 재생속도 제어장치는 동기 클럭펄스의 주파수가 소정 범위내에 있지 않을때 신호처리 유니트에 제2판독기준 클럭펄스를 공급한다.
제2판독기준 클럭펄스는 동기 클럭펄스의 주파수에 비례하는 주파수를 가진다. 메모리에 복조된 데이터 신호를 기억시키는 속도는 메모리로부터 복조된 데이터 신호를 판독하는 속도와 일치될 수 있다. 자체-클럭 주파수의 가변범위가 넓을 때조차, 메모리에 기억될 데이터의 양은 메모리에 복조된 데이터 신호를 기억시키는 속도가 빠른 경우 메모리의 기억용량을 초과하지 않는다. 또한, 메모리로부터 판독될 데이터의 양은 메모리에 복조된 데이터신호를 기억시키는 속도가 느린 경우 메모리에 기억된 데이터 신호의 양을 초과하지 않는다.
본 발명은 이하에 첨부된 도면을 참조로하여 상세히 설명된다.
제2도는 본 발명의 실시예 1에 따른 CD-ROM 재생 시스템(20)을 도시한다. 제1도의 부재와 동일한 제2도의 부재는 제1도의 부재와 동일한 부호를 가지며, 그것의 설명을 생략될 것이다.
디스크(21)로부터 데이터 신호를 재생하기 위해서, 디스크(21)는 CLV(일정한 선속도) 방법에 따라 픽업(24)에 의해 주사된다. 픽업(24)은 디스크(21)에 광선을 조사하여, 디스크(21)의 반사된 광선으로부터 데이터 신호를 판독한다. 데이터 신호는 소정의 비트율로 디스크(21)로부터 재생된다.
디스크(21)는 제어된 회전속도로 스핀들 모터(23)에 의해 회전된다. 스핀들 모터 제어 유니트(40)는 스핀들 모터(23)의 회전속도(또는 분당 회전수)를 제어하기 위해 모터속도 제어신호를 발생시킨다. 디스크(21)는 기준선 회전속도로 회전될 때 픽업(24)에 의해 주사된다.
픽업 서보 제어 유니트(25)는 픽업(24)으로부터의 재생 신호에 기초하여 픽업(24)에 포커싱 제어신호를 발생시켜서, 픽업(24)이 포커싱되도록 한다. 또한, 픽업 서보 제어유니트(25)는 픽업(24)의 트래킹을 제어하기 위해서 제어 CPU(45)로부터의 트래킹 명령에 따라 픽업(24)에 트래킹 제어신호를 발생시킨다. 또한, 픽업 서보 제어유니트(25)는 픽업(24)의 탐색을 제어하기 위해서 제어 CPU(45)로부터의 탐색 명령에 따라 픽업(24)에 탐색 제어신호를 발생시킨다. 탐색 동작중에, 픽업(24)은 디스크(21)의 원하는 트랙을 탐색하기 위해서 디스크(21)의 반경 방향으로 이동된다.
데이터 재생모드에서, 픽업 서보 제어유니트(25)는 디스크(21)에서 픽업(24)의 트래킹을 제어한다. 탐색모드에서, 픽업 서보 제어유니트(25)는 픽업(24)을 디스크(21)의 원하는 트랙으로 이동시키기 위해 반경방향으로 픽업(24)의 이동을 제어한다.
탐색모드가 실행될 때, 제어 CPU(45)는 픽업 서보 제어유니트(25)로부터의 트래킹 에러신호에 따라 현 트랙에서 원하는 트랙으로 픽업을 이동시키는데 요구되는 픽업(24)의 이동량을 검출하여, 현 트랙에서 원하는 트랙으로 픽업(24)의 이동을 제어한다.
파형 정형 유니트(32)는 픽업(24)으로부터 출력된 재생 신호로부터 EFM신호를 발생시킨다. 픽업(24)으로부터의 재생신호는 증폭되며, 증폭된 신호의 파형은 정형된다. 파형 정형 유니트(32)에 의해 발생된 EFM신호는 픽업(24)으로부터의 재생신호에서 유도된 디지털 재생신호이다.
동기 클럭재생 유니트(33)는 파형 정형 유니트(32)로부터 출력된 EFM신호의 위상에 로크된 위상을 가진 동기 클럭펄스를 발생시킨다. 동기 클럭 발생유니트(33)로부터의 동기 클럭 펄스는 CD-ROM 재생 시스템(20)의 여러 유니트에 공급된다.
자체 클럭 주파수 스위핑 유니트(46)는 동기 클럭발생 유니트(33)로부터의 동기 클럭펄스가 EFM신호와 동기상태에 있을 때 동기 클럭 발생유니트(33)에 주파수 제어신호를 공급한다. 자체-클럭 주파수 스위칭 유니트(46)에서는 동기 클럭 발생유니트(33)로부터의 주파수 로크범위내에서 삼각파형의 자체-클럭 펄스 주파수의 스위핑이 실행된다.
동기 상태 검출유니트(34)는 파형 정형유니트(32)로부터 출력된 EFM신호와 동기 클럭 발생유니트(33)으로부터 출력된 동기 클럭펄스를 수신한다. 동기 상태 검출유니트(34)는 동기 클럭펄스가 동기상태에 있는 지의 여부를 검출한다. 특히, 동기 상태 검출유니트(34)는 동기 클럭펄스의 동기 패턴이 EFM신호의 동기 패턴과 일치하는 지의 여부를 검출한다. 동기 클럭펄스의 동기 상태가 검출될 때, 동기 상태 검출유니트(34)는 동기 클럭펄스의 동기상태를 나타내는 ON신호를 출력한다. 다른 방식으로,동기상태 검출유니트(34)는 동기 클럭펄스의 비동기 상태를 나타내는 OFF신호를 출력한다. ON신호는 자체-클럭 주파수 스위핑유니트(46), 스핀들 모터 서보 제어유니트(40) 및 디지털 신호처리 유니트(35)에 각각 공급된다.
시스템 클럭 발생유니트(58)는 수정 발진기로부터 시스템 클럭 펄스의 시퀀스를 발생시킨다. 소정 발진기는 정밀한 주파수를 가진 시스템 클럭 펄스를 제공할 수 있다. 시스템 클럭 발생유니트(58)로부터의 시스템 클럭 펄스의 시퀀스는 신호처리 유니트(35) 및 스핀들 모터 서보 제어유니트(40)에 각각 공급된다.
CD-ROM 재생 시스템(20)은 제2도에서 점선으로 표시된 스핀들 모터 서보제어 유니트(40)를 포함한다. 스핀들 모터 서보 제어 유니트(40)는 동기상태 모터 제어 유니트(42), 비동기상태 모터 제어유니트(41), 스위치(43) 및 스위치(44)를 포함한다.
동기 클럭펄스가 동기상태에 있을 때, 스핀들 모터 서보 제어 유니트(40)는 동기상태 모터 제어유니트(42)로부터 스핀들 모터(23)로 모터속도 제어신호를 공급한다. 동기 클럭펄스가 비동기상태에 있을 때, 스핀들 모터 서보 제어유니트(40)는 비동기상태 모터 제어유니트(41)로부터 스핀들 모터(23)로 모터속도 제어신호를 공급한다.
제3도는 제2도에 도시된 CD-ROM 재생 시스템(20)에서의 동기상태 모터 제어유니트(42)를 도시한다. 제3도에서, 동기상태 모터제어 유니트(42)는 주파수 분할기(1/M)(72), 주파수 분할기(1/N)(73), 주파수 비교기(74), 위상차 검출기(75) 및 가산기(76)를 포함한다.
제3도를 참조하면, 주파수 분할기(1/M)(72)는 동기클럭 발생 유니트(33)로부터의 동기 클럭펄스의 초기 주파수의 1/M배인(여기서, M은 정수) 수정된 주파수를 가진 동기 클럭펄스를 발생시킨다. 주파수 분할기(72)로부터의 동기 클럭펄스는 주파수 비교기(74) 및 위상차 검출기(75)에 각각 공급된다.
주파수 분할기(1/N)(73)는 시스템 클럭 발생유니트(58)로부터의 시스템 클럭펄스의 초기 주파수의 1/N배인(여기서, M은 정수) 수정된 주파수를 가진 시스템 클럭펄스를 발생시킨다. 주파수 분할기(73)로부터의 시스템 클럭펄스는 주파수 비교기(74) 및 위상차 검출기(75)에 각각 공급된다.
주파수 비교기(74)는 시스템 클럭펄스의 수정된 주파수와 동기 클럭펄스의 수정된 주파수를 비교하여 비교의 결과를 나타내는 신호를 가산기(76)에 공급한다. 위상차 검출기(75)는 동기 클럭펄스의 위상 및 시스템 클럭펄스의 위상사이의 위상차를 검출하여 위상차를 나타내는 신호를 가산기(76)에 공급한다. 가산기(76)는 주파수 비교기(74)로부터 출력된 신호와 위상차 검출기(75)로부터 출력된 신호의 합을 나타내는 모터속도 제어신호를 출력한다.
위상차 검출기(75)는 주파수 검출유니트(61)(이후에 검출됨)로부터의 ON신호가 위상차 검출기(75)에 공급되지 않을 때 정지된다.
앞의 동기상태 모터 제어유니트(42)에 의해 발생된 모터속도 제어신호는 스위치(43)의 입력에 공급된다.
비동기 상태 모터 제어유니트(41)는 가장 큰 펄스폭을 가진 EFM 신호의 성분인 패턴 “11T”로부터 의사동기 신호를 발생시킨다. 의사동기신호는 패턴 “11T”의 길이에 역 비례하는 주파수를 가진다. 비동기상태 모터 제어유니트(41)는 의사 동기신호의 주파수와 기준신호의 주파수를 비교하여 모터속도 제어신호를 발생시킨다. 모터속도 제어신호를 스핀들 모터(23)에 공급함으로서, 스핀들 모터(23)의 회전속도는 정규 회전속도가 된다.
앞의 비동기상태 제어 유니트(40)에 의해 발생된 모터속도 제어신호는 스위치(43)의 다른 입력에 공급된다.
스위치(43)는 동기상태 검출 유니트(34)로부터 공급된 ON/OFF신호에 의해 제어된다. 스위치(43)는 동기상태 모터 제어유니트(42) 및 비동기상태 모터 제어유니트(40)에 접속된 두 개의 입력과 다른 스위치(44)의 입력에 접속된 하나의 출력을 포함한다.
동기 클럭펄스가 동기상태로 검출될 때, 동기상태 모터 제어유니트(42)로부터의 모터 속도제어신호는 스위치(43)를 통해 스위치(44)에 공급된다. 동기 클럭펄스가 비동기상태로 검출될 때, 비동기 상태 모터 제어 유니트(40)로부터의 모터 제어속도신호는 스위치(43)를 통해 스위치(44)에 공급된다.
스위치(44)는 제어 CPU(45)로부터 공급된 제어신호에 의해 제어된다. 스위치(44)에 있어서, 스위치(43)로부터의 모터속도 제어신호는 만일 픽업(24)이 탐색모드에서 이동되지 않는 경우 스위치(44)로부터 스핀들 모터(23)로 공급된다.
픽업(24)의 탐색이 실행된후, 동기 클럭 발생유니트(33)로부터의 동기 클럭펄스는 비동기 상태가 된다. 동시에, 비동기상태 모터 제어유니트(41)로부터의 모터속도 제어신호는 스핀들 모터(23)에 공급된다. 스핀들 모터(23)의 회전속도는 디스크(21)의 회전속도가 기준선 회전속도와 일치하도록 모터속도 제어신호에 의해 제어된다.
데이터 재생동작동안, 동기 클럭 발생유니트(33)로부터의 동기 클럭펄스는 동기상태에 있다. 동시에, 동기상태 모터 제어유니트(42)로부터의 모터 속도제어 신호는 스핀들 모터(23)에 공급된다. 스핀들 모터(23)의 회전속도는 디스크(21)가 기준선 회전속도로 회전하도록 모터속도 제어신호에 의해 제어된다.
픽업(24)의 탐색이 실행될 때, 제어 CPU(45)는 가속전압(V1) 또는 감속전압(V2)이 픽업(24)의 반경 이동방향에 따라 스위치(44)를 통해 선택되도록 스위치(44)에 제어신호를 공급한다. 가속전압(V1) 또는 감속전압(V2)은 스핀들 모터(23)의 회전속도가 픽업(24)의 반경 이동중에 제어되도록 스위치(44)로부터 스핀들 모터(23)로 공급된다.
CD-ROM 재생 시스템(20)은 클럭 변환 유니트(62)를 포함한다. 클럭변환 유니트(62)는 동기 클럭 발생유니트(33)로부터 공급된 초기 주파수를 가진 동기 클럭펄스로부터 수정된 주파수를 가진 제2동기 클럭펄스를 발생시킨다. 제2동기 클럭펄스의 수정된 주파수는 동기 클럭 발생유니트(33)로부터의 동기 클럭펄스의 초기 주파수의 N/M배이며, 여기서 M 및 N은 동기 클럭펄스의 주파수가 정규주파수와 일치할 때 제2동기 클럭펄스의 수정된 주파수가 시스템 클럭 펄스의 주파수와 동일하도록 미리 설정된 정수이다.
CD-ROM 재생 시스템(20)은 주파수 검출 유니트(61)를 포함한다. 주파수 검출유니트(61)는 동기 클럭 발생유니트(33)로부터의 동기 클럭펄스의 주파수가 정규주파수에 중심을 둔 소정의 주파수 범위내에 있는지의 여부를 검출한다. 주파수 검출유니트(61)는 동기 클럭펄스의 주파수가 소정범위내에 있을 때 ON신호를 발생시킨다. 다른 방식으로, 주파수 검출유니트(61)는 OFF신호를 발생시킨다. 소정의 주파수 범위는 상대적으로 좁은 주파수 범위, 예를들어 정규주파수 ±1%의 범위로 설정된다.
주파수 검출 유니트(61)로부터의 ON/OFF 신호는 스위치(63)에 공급된다. 스위치(63)는 ON/OFF 신호에 의해 제어된다. 또한, 주파수 검출유니트(61)로부터의 ON/OFF 신호는 동기상태 모터 제어유니트(42)에 공급된다. 동기상태 모터 제어유니트(42)의 위상차 검출기(75)는 앞서 기술된 것처럼 ON/OFF신호에 의해 제어된다.
스위치(63)는 클럭 변환 유니트(62)에 접속된 입력, 시스템 클럭발생 유니트(58)에 접속된 입력 및 타이밍 제어 유니트(113)에 접속된 출력을 포함한다.
동기 클럭펄스의 주파수가 소정 범위내에 있을 때, 주파수 검출유니트(61)로부터의 ON신호는 스위치(63)에 공급된다. 시스템 클럭 발생유니트(58)로부터의 시스템 클럭펄스는 스위치(63)를 통해 타이밍 제어유니트(113)에 출력된다.
다른 한편으로, 동기 클럭펄스의 주파수가 소정범위밖에 있을 때, 주파수 검출유니트(61)로부터의 OFF신호는 스위치(63)에 공급된다. 클럭 변환유니트(62)로부터의 제2동기 클럭펄스는 스위치(63)를 통해 타이밍 제어유니트(113)에 출력된다.
디지털 신호처리 유니트(35)에서, 복조기 유니트(51)는 동기 클럭펄스가 EFM신호와 동기상태에 있을 때 동기 클럭펄스에 따라 EFM신호로부터 복조된 데이터 신호를 발생시킨다. 복조기 유니트(51)로부터의 복조된 데이터 신호는 버스(56)를 통해 RAM(53)에 기억된다. 부코드 복조기 유니트(52)는 복조기 유니트(51)로부터의 복조된 신호에서 부코드를 추출하여 그것을 제어 CPU(45)에 공급한다.
타이밍 제어 유니트(113)는 스위치(63)로부터 공급된 판독 기준클럭펄스에 따라 제1타이밍 클럭을 발생시키며, 복조기 유니트(51) 및 어드레스 발생 유니트(55)에 제1타이밍 클럭을 각각 공급한다. 제1타이밍 클럭에 응답하여 어드레스 발생 유니트(55)는 제1어드레스 신호를 발생시킨다. 따라서, 복조기 유니트(52)로부터의 복조된 데이터 신호는 제1타이밍 신호에 따라 제1어드레스 신호에 의해 지정된 어드레스로 RAM(53)에 기억된다.
타이밍 제어 유니트(113)는 스위치(63)로부터 공급된 판독기준 클럭펄스에 따라 제2타이밍 클럭, 제3타이밍 클럭 및 제4타이밍 클럭을 발생시킨다. 타이밍 제어 유니트(113)는 에러 보정 유니트(54) 및 어드레스 발생 유니트(55)에 제2타이밍 클럭을 각각 공급한다. 제2타이밍 클럭에 응답하는 어드레스 발생 유니트(55)는 제2어드레스 신호를 발생시킨다. 제2어드레스 신호에 의해 지정된 어드레스로 RAM(53)에 기억된 복조된 데이터신호는 제2타이밍 클럭에 따라 판독하며, 복조 데이터 신호는 버스(56)를 통해 에러 보정 유니트(54)에 공급된다.
에러 보정 유니트(54)는 제2타이밍 신호에 따라 RAM(53)으로부터 판독되는 복조된 데이터 신호에 대한 에러를 보정한다. 타이밍 제어 유니트(113)는 에러보정 유니트(54) 및 어드레스 발생 유니트(55)에 제3타이밍 클럭을 각각 공급한다. 제3타이밍 클럭에 응답하여 어드레스 발생 유니트(55)는 제3어드레스 신호를 발생시킨다. 에러보정 처리의 종료후에 에러보정 유니트(54)로부터 출력된 복조된 데이터 신호는 제3타이밍 클럭에 따라 제3어드레스 신호에 의해 지정된 어드레스로 RAM(53)에 기억된다.
타이밍 제어 유니트(113)는 CD-ROM 제어유니트(57) 및 어드레스 발생 유니트(55)에 제4타이밍 클럭을 각각 공급한다. 제4타이밍 클럭에 응답하는 어드레스 발생 유니트(55)는 제4어드레스 신호를 공급한다. 제4어드레스 신호에 의해 지정된 어드레스로 RAM(53)에 기억된 복조된 데이터 신호(에러가 보정됨)는 판독되어 제4타이밍 클럭에 따라 버스(56)를 통해 CD-ROM 제어 유니트(57)에 공급된다.
전술한 것처럼, 동기 클럭펄스의 주파수가 소정범위내에 있을 때, 시스템 클럭 발생유니트(58)로부터의 시스템 클럭펄스는 판독 기준 클럭펄스로서 스위치(63)를 통해 타이밍 제어유니트(113)에 공급된다. 디지털 신호처리유니트(35)에서, 타이밍 제어유니트(113)는 시스템 클럭펄스에 따라 타이밍 클럭을 발생시키며, 어드레스 발생 유니트(55)는 시스템 클럭펄스에 따라 어드레스 신호를 발생시킨다.
동기 클럭펄스의 주파수가 소정 범위밖에 있을 때, 클럭 변환 유니트(62)로부터의 제2동기 클럭펄스는 판독 기준클럭 펄스로서 타이밍 제어 유니트(113)에 공급된다. 디지털 신호처리 유니트(35)에서, 타이밍 제어유니트(113)는 제2동기 클럭펄스에 따라 타이밍 클럭을 발생시키며, 어드레스 발생 유니트(55)는 제2동기 클럭펄스에 따라 어드레스 신호를 발생시킨다.
따라서, 정규 주파수와 동기 클럭 펄스의 주파수의 편차가 매우 클 때, 시스템 클럭펄스 대신에 제2동기 클럭펄스가 판독 기준 클럭펄스로서 디지털 신호처리유니트(35)에 공급된다. 제2동기 클럭펄스의 주파수는 시스템 클럭 발생 유니트(58)로부터의 시스템 클럭펄스의 주파수에 비례한다. 따라서, 복조기 유니트(51)로부터 RAM(53)으로 복조된 데이터 신호를 기억시키는 속도와 RAM(53)로부터 복조된 데이터 신호를 판독하여 CD-ROM 제어 유니트(57)에 그것을 공급하는 속도는 적절하게 균형을 유지할 수 있다.
그러므로, 비록 자체-클럭 주파수의 가변 범위가 넓게 설정될지라도, 본 발명의 재생속도 제어장치는 RAM(53)에 기억되거나 RAM(53)으로부터 판독될 데이터의 양이 RAM(53)의 기억용량을 초과하는 문제점을 야기시키지 않고 디지털 신호처리 유니트(35)가 에러보정 및 데이터 전송처리를 수행할 수 있도록 한다.
제4도는 제2도의 CD-ROM 재생 시스템의 클럭 변환 유니트(62)를 도시한다.
제4도를 참조하면, 클럭 변환 유니트(62)는 주파수 분할기(1/M)(81), 위상차 검출기(PD)(82), 저역통과 필터(LPF)(83), 전압제어 발진기(VCO)(84) 및 주파수 분할기(1/N)(85)를 포함한다.
클럭 변환 유니트(62)에서, VCO(84)로부터 출력된 동기 신호는 주파수 분할기(1/N)(85)에 공급된다. 주파수 분할기(1/N)(85)는 정수인 N으로 나누어진 주파수를 가진 동기신호를 출력하며, 이 동기신호는 위상차 검출기(82)의 입력에 공급된다.
동기 클럭발생 유니트(33)로부터의 동기 클럭펄스는 주파수 분할기(81)에 공급된다. 주파수 분할기(1/M)(81)는 정수인 M으로 나누어진 주파수를 가진 동기 클럭펄스를 출력하며, 이 동기클럭펄스는 위상차 검출기(82)의 다른 입력에 공급된다.
위상차 검출기(PD)(82)는 주파수 분할기(1/N)(85)로부터의 동기신호의 위상과 주파수 분할기(1/M)(81)로부터의 동기 클럭펄스의 위상사이의 차이에 비례하는 전압을 나타내는 위상차 신호를 발생시킨다.
저역통과 필터(LPF)(83)는 위상차 검출기(82)로부터 출력된 위상차 신호에서 불필요한 주파수 성분을 제거한다.
불필요한 주파수 성분이 저역통과 필터(LPF)(83)에 의해 제거된 후에, 저역통과 필터(LPF)(83)로부터의 위상차 신호는 전압제어 발진기(VCO)(84)에 공급된다. VCO(84)가 위상차 신호에 의해 지정된 전압에 따라 동기 클럭펄스를 발생시켜서, 주파수 분할기(1/N)(85)로부터의 동기신호 및 주파수 분할기(1/M)(81)로부터의 동기 클럭펄스의 위상차는 제로(zero)가 된다.
따라서, 클럭 변환 유니트(62)는 동기 클럭발생 유니트(33)로부터 출력된 동기 클럭펄스로부터 수정된 주파수를 가진 제2동기 클럭펄스를 발생시키며, 제2동기 클럭펄스의 수정된 주파수는 동기 클럭펄스 유니트(33)로부터의 동기 클럭펄스 초기주파수의 N/M배이다.
제5도는 제2도의 CD-ROM 재생 시스템의 다른 클럭 변환 유니트(62A)를 도시한다. 이같은 클럭 변환 유니트(62A)는 M＞N의 경우에 적용 가능하다.
제5도를 참조하면, 클럭 변환 유니트(62A)는 카운터(M)(87), 에지 검출 유니트(88), 인버터(89), AND회로(90), 카운터(N)(91) 및 인버터(92)를 포함한다.
카운터(M)(87)는 동기 클럭발생 유니트(33)로부터의 “M”동기 클럭펄스가 카운터(87)에 공급될 때 하이-레벨 신호 “H”를 발생시킨다. 카운터(N)(91)는 AND회로(90)로부터 출력되는 “N”동기 클럭펄스가 카운터(91)에 의해 카운트될 때 하이-레벨 신호 “H”를 발생시킨다.
에지 검출 유니트(88)는 카운터(M)(87)로부터 출력된 하이-레벨 신호 “H”의 상승 에지에 응답하여 펄스를 발생시킨다. M＞N 때문에, 만일 카운터(87,91)가 리세트된후에 동기 클럭펄스의 카운트가 카운터(87,91)에 의해 시작된다면, 카운터(N)(91)는 카운터(M)(87)보다 빨리 하이-레벨 신호 “H”를 출력한다. 카운터(N)(91)로부터의 하이-레벨 신호 “H”는 인버터(91)에 공급되며, 인버터(92)는 AND회로(90)의 입력에 로우-레벨 신호 “L”를 출력한다. 이것은 AND회로(90)에 의한 동기 클럭펄스의 출력을 억제한다.
카운터(M)(87)는 “M” 동기 클럭펄스가 카운트될 때 하이-레벨 신호 “H”를 출력한다. 에지 검출유니트(88)는 카운터(87)로부터의 하이-레벨 신호 “H”의 상승 에지에 응답하여 펄스를 출력한다. 인버터(89)로부터 출력된 펄스는 인버터(89)에 공급되며, 인버터(89)는 카운터(M)(87)의 리세트 입력 및 카운터(N)(91)의 리세트 입력 모두에 로우-레벨 신호 “L”를 출력한다. 동시에, 카운터(87,91)는 로우-레벨 신호 “L”에 의해 리세트되며, 동기 클럭펄스의 카운트가 재시작된다.
제6도는 제2도에 도시된 CD-ROM 재생 시스템의 주파수 검출 유니트(61)를 도시한다. 제7(a)도 내지 제7(f)도는 주파수 검출 유니트(61)의 여러 지점에서의 신호의 파형을 도시한다.
제6도를 참조하면, 주파수 검출 유니트(61)는 카운터(95), 주파수 분할기(96), 에지 검출기(97), 인버터(98), 비교기(99), 비교기(100), AND회로(101) 및 플립-플롭(102)을 포함한다.
제7(a)도에 도시된 것처럼, 주파수 분할기(96)는 초기 주파수를 가진 동기 클럭펄스를 수신하여 수정된 주파수를 가진 동기 클럭펄스를 출력(P1)에서 발생시키며, 수정된 주파수는 “M”으로 나누어진 초기 주파수와 동일하다.
제7(b)도에 도시된 것처럼, 에지 검출기(97)는 주파수 분할기(96)로부터 출력되는 수정된 주파수를 가진 동기 클럭펄스를 수신하여 동기 클럭펄스의 상승에지에 따라 출력(P2)에서 펄스를 발생시킨다.
에지 검출기(97)로부터의 펄스는 인버터(98)에 의해 반전되며, 반전된 펄스는 리세트 신호로서 카운터(95)의 리세트 단자에 공급된다. 에지 검출기(97)로부터의 펄스는 플립-플롭(102)의 클럭단자에 공급된다.
카운터(95)는 시스템 클럭 발생 유니트(58)로부터 시스템 클럭펄스의 시퀸스를 수신하여 동기 클럭펄스의 주파수를 나타내는 카운트값(또는 카운터(95)가 앞의 펄스에 리세트된 후 입력된 다수의 시스템 클럭펄스)을 발생시킨다. 카운터(95)로부터 출력되는 카운트값을 나타내는 신호는 비교기(99)의 입력단자 “B” 및 비교기(100)의 입력단자 “A”에 공급된다.
기준값(NL)을 나타내는 신호는 비교기(99)의 입력단자 “A”에 공급된다. 이같은 기준값(NL)은 동기 클럭펄스의 소정의 주파수 범위에서 하한치 주파수를 나타낸다. 비교기(99)는 카운터(95)로부터 카운트 값이 기준값(NL) 이하일 때 출력 P4에서 하이-레벨 신호 “H”를 발생시킨다. 제7(d)도에 도시된 것처럼, 비교기(99)는 출력 P4에서 로우-레벨 신호 “L”를 발생시킨다.
기준값(NS)을 나타내는 신호는 비교기(100)의 입력 단자 “B”에 공급된다. 이같은 기준값(NS)은 동기 클럭펄스의 소정의 주파수 범위에서 상한치 주파수를 나타낸다. 비교기(100)는 카운터(95)로부터의 카운트 값이 기준값(NS) 이상일 때 출력(P3)에 하이-레벨 신호 “H”를 발생시킨다. 제7(c)도에 도시된 것처럼, 비교기(100)는 출력 P3에서 로우-레벨 신호 “L”를 발생시킨다.
AND 회로(101)는 비교기(100)의 출력 P3에 접속된 입력 및 비교기(99)의 출력 P4에 접속된 입력을 가진다. AND 회로(101)는 비교기(99)로부터의 하이-레벨 신호 “H” 및 비교기(100)로부터의 하이-레벨 신호 “H”가 입력될 때 출력 P5에서 하이-레벨 신호 “H”를 발생시킨다. 제7(e)도에 도시된 것처럼, AND회로(101)는 출력 P5에서 로우-레벨 신호 “L”를 발생시킨다.
제7(e)도에 도시된 것처럼, 플립-플롭(102)은 에지 검출 유니트(97)로부터 공급된 펄스의 상승 에지에 따라 AND회로(101)로부터의 출력을 래치한다. 플립-플롭(102)으로부터 출력된 하이-레벨 신호 “H”는 주파수 검출유니트(61)로부터 출력된 주파수 검출신호이다.
제7(a)도 내지 제7(f)도에 도시된 것처럼, 주파수 분할기(96)의 출력 P1에서의 동기 클럭신호는 t0로부터 t4까지의 주기를 가진다. “t0”에서, 플립-플립(102)은 주파수 분할기(96)로부터 출력된 동기 클럭신호의 이전 주기 동안 하이-레벨 신호 “H”를 출력한다.
에지 검출유니트(97)의 출력 P2에서의 펄스는 “t0”에서 발생되며, 카운터(95)는 이 펄스에 의해 리세트된다. 따라서, 이 시간에서 카운트 값은 제로가 된다. 비교기(100)은 로우-레벨 신호 “L”를 출력하며, 비교기(99)는 하이-레벨 신호 “H”를 출력한다. 카운터(95)가 리세트된 후, 시스템 클럭펄스에 카운트는 카운터(95)에 의해 시작된다.
카운터(95)에 의해 발생된 카운트값은 “t2”에서 기준값(NS)에 도달한다. 이 시간에, 비교기(100)의 출력 P3에서의 신호는 “L”에서 “H”로 변환된다. 따라서, AND회로(101)의 출력 P5에서의 신호는 “L”에서 “H”로 변환된다.
카운터(95)에 의해 발생된 카운트 값은 “t3”에서 기준값(NL)에 도달한다. 이 시간에, 비교기(99)의 출력 P4에서의 신호는 “H”에서 “L”로 변환된다. 따라서 AND회로(101)의 출력 P5에서의 신호는 “H”에서 “L”로 변화된다.
에지 검출유니트(97)의 출력 P2에서의 다음 펄스는 “t4”에서 발생된다. AND회로(101)로부터 출력된 신호는 플립-플롭(102)에 의해 유지된다. 이 경우, “t3”로부터 “t4”까지의 시간동안 AND회로(101)의 출력은 로우-레벨 신호 “L”이며, 플립-플롭(102)은 “t4”에서 로우-레벨 신호 “L”를 출력한다.
제8도는 본 발명의 실시예 2에 따른 CD-ROM 재생 시스템(65)을 도시한다. 제2도의 부재와 동일한 제8도의 부재는 제2도의 부재와 동일한 부호를 가지며, 그것의 설명은 생략할 것이다.
CD-ROM 재생 시스템(65)은 제8도에서 일점 쇄선으로 표시된 집적된 신호 프로세서(31)를 포함한다. 집적된 신호 프로세서(31)는 파형 정형 유니트(32), 동기 클럭 발생 유니트(33), 동기상태 검출 유니트(34), 디지털 신호처리 유니트(35), 비동기상태 모터 제어유니트(41), 동기상태 모터 제어 유니트(67) 및 스위치(43,44)를 포함하는 단일 집적회로이다.
집적된 신호 프로세서(31)는 동기상태 모터 제어 유니트(67)를 포함한다. 동기상태 모터 제어유니트(67)는 그것이 동기 클럭펄스의 위상 및 시스템 클럭펄스의 위상사이의 위상차를 검출하는 유니트를 포함하지 않는 것을 제외하고, 동기상태 모터 제어유니트(42)와 동일하다.
동기상태 모터 제어유니트(67)는 동기 클럭펄스가 동기상태에 있을 때 스위치(43,44)를 통해 스위치(70)에 모터속도 제어신호를 공급한다.
동기상태 모터 제어유니트(68)는 집적된 신호 프로세서(31)의 외부에 제공된다. 동기상태 모터 제어유니트(68)는 시스템 클럭펄스의 수정된 주파수(시스템 클럭 발생 유니트(58)로부터의 시스템 클럭 펄스 주파수의 1/N배)와 동기 클럭펄스의 수정된 주파수(동기 클럭발생 유니트(33)으로부터의 동기 클럭펄스 주파수의 1/M배)를 비교한다. 동기상태 모터 제어 유니트(68)는 비교의 결과를 나타내는 모터 속도 제어신호를 발생시킨다. 동기 상태 모터 제어 유니트(68)로부터의 모터 속도 제어신호는 스위치(70)에 공급된다.
스위치(70)는 스위치(44)에 접속된 입력, 동기상태 모터 제어유니트(68)에 접속된 입력 및 스핀들 모터(23)에 접속된 출력을 포함한다. 스위치(44)로부터의 모터 속도제어신호 및 동기상태 모터 제어유니트(68)로부터의 모터속도 제어신호중의 하나는 스위치(70)를 통해 스핀들 모터(23)에 선택적으로 공급된다.
AND 회로(69)는 주파수 검출유니트(61)에 접속된 입력, 동기상태 검출유니트(34)에 접속된 입력 및 스위치(70)에 접속된 출력을 포함한다. 주파수 검출 유니트(61)로부터의 검출신호는 반전되며, 반전된 검출신호는 AND 회로(69)에 공급된다. 동기상태 검출유니트(34)로부터의 검출신호는 AND회로(69)에 공급된다.
AND 회로(69)는 주파수 검출 유니트(61)로부터의 반전된 검출신호 및 동기 상태 검출 유니트(34)로부터의 검출신호의 AND를 나타내는 스위칭 제어신호를 발생시킨다. AND회로(69)로부터의 스위칭 제어신호는 스위치(70)에 공급된다.
따라서, 동기 클럭 발생 유니트(33)로부터의 동기 클럭펄스가 EFM신호와 동기상태에 있으며 동기 클럭펄스의 주파수가 소정범위밖에 있을 때, 동기상태 모터제어 유니트(68)로부터의 모터속도 제어신호는 스위치(70)를 통해 스핀들 모터(23)에 공급된다. 동기 클럭 발생 유니트(33)로부터의 동기 클럭펄스가 EFM신호와 동기상태에 있으며 동기 클럭펄스의 주파수가 소정 범위내에 있을 때, 동기상태 모터 제어유니트(67)로부터의 모터속도 제어신호는 스위치(70)를 통해 스핀들 모터(23)에 공급된다.
실시예 2에 따른 CD-ROM 재생 시스템(65)은 제8도에서 점선으로 표시된 스핀들 모터 제어유니트(66)를 포함한다. 스핀들 모터 제어유니트(66)는 비동기상태 모터 제어유니트(41), 스위치(43),44)(실시예 1과 동일함), 동기상태 모터 제어유니트(67,68), AND 회로(69) 및 스위치(70)(앞서 기술됨)를 포함한다.
이전에 기술된 실시예 1과 유사하게, 실시예 2에 따른 CD-ROM 재생 시스템(65)은 시스템 클럭 발생 유니트(58)로부터의 시스템 클럭펄스 및 클럭 변환 유니트(62)로부터의 제2동기 클럭 펄스중의 하나를 판독기준 클럭펄스로서 스위치(63)를 통해 디지털 신호처리 유니트(35)에 공급한다.
동기 클럭 발생유니트(33)로부터의 동기 클럭펄스가 동기상태에 있으며 동기 클럭펄스의 주파수가 소정범위밖에 있을 때, 동기상태 모터 제어유니트(68)로부터의 모터속도 제어신호는 스위치(70)를 통해 스핀들 모터(23)에 공급된다. 스핀들 모터(23)의 회전속도는 동기 클럭펄스의 주파수가 정규 주파수와 일치하도록 모터속도 제어신호에 의해 제어된다.
동기 클럭발생 유니트(33)로부터의 동기 클럭펄스가 동기상태에 있으며 동기 클럭펄스의 주파수가 소정범위내에 있을 때, 동기상태 모터 제어유니트(67)로부터의 모터속도 제어신호는 스위치(70)를 통해 스핀들 모터(23)에 공급된다. 스핀들 모터(23)의 회전속도는 동기 클럭펄스의 주파수가 정규 주파수와 일치하도록 모터속도 제어신호에 의해 제어된다.
전술한 실시예 2에있어서, 동기 클럭펄스의 주파수가 소정범위밖에 있을 때조차, 스핀들 모터(23)의 회전속도는 동기상태 모터 제어유니트(68)로부터의 모터속도 제어신호에 의해 정확하게 제어될 수 있다.
전술한 실시예 2에 있어서, 자체-클럭 주파수의 가변범위가 넓게 설정될 때도, 디지털 신호 처리유니트(35)는 RAM(53)에 기억되며 RAM(53)으로부터 판독될 데이터의 용량이 RAM(53)의 기억용량을 초과하는 문제점을 야기시키지 않고 에러보정 및 데이터 전송처리를 정확하게 실행한다.
스핀들 모터(23)의 회전속도가 픽업(24)의 탐색동작동안 변화되는 원하는 회전속도는 제어 CPU(45)에 의해 자유롭게 결정될 수 있다. 이 경우에, 원하는 회전속도는 속도가 동기 클럭펄스의 최대 주파수와 일치하는 디스크(21)의 원하는 트랙에서 스핀들 모터(23)의 최대 회전속도로 설정되며, 동기 클럭펄스의 최대 주파수에서 동기 클럭펄스의 위상은 EFM신호의 위상에 로크될 수 있다. 이것은 탐색동작의 종료후 데이터 재생에 대한 액세스 시간을 감소시킬 수 있다.
제9도는 본 발명의 원리를 따르는 광 디스크용 재생속도 제어장치를 도시한다.
제9도를 참조하면, 데이터 피스 및 각각의 데이터 피스에 대한 클럭 정보를 일정 선형속도로 디스크(1)상에 기록하는 광 디스크(1)는 디스크 회전 제어유니트(4)에 의해 회전된다. 디스크 회전 제어 유니트(4)는 디스크(1)의 회전 속도가 기준선 회전속도로 유지되도록 디스크(1)의 회전속도를 제어된다.
재생속도 제어장치에서는, 광 픽업(2)이 디스크(1)로부터 재생신호를 발생시킨다. 디지털화 유니트(3)는 픽업(2)으로부터 출력된 재생 신호에서 디지털 재생신호를 발생시킨다.
디지털화 유니트(3)의 출력에 접속된 동기 클럭발생 유니트(5)는 디지털 재생신호의 비트 주파수가 동기 클럭 재생유니트(5)에 포함된 발진기로부터의 자체-클럭 주파수에 중심을 둔 소정의 주파수 범위내에 있을 때 디지털 재생신호의 위상에 로크된 위상을 가진 동기 클럭펄스를 발생시킨다.
디지털화 유니트(3)의 출력 및 동기 클럭 발생유니트(5)의 출력에 접속된 동기상태 검출유니트(6)는 동기 클럭펄스가 디지털 재생신호와 동기상태에 있는지의 여부를 검출한다.
동기상태 검출유니트(6)의 출력에 접속된 자체-클럭 주파수 제어유니트(7)는 동기 클럭펄스가 디지털 재생신호와 비동기상태에 있을 때 동기 클럭발생 유니트(5)에 주파수 제어신호를 공급한다. 디지털 재생신호와 동기 클럭 발생유니트(5)로부터 동기 클럭펄스가 위상 로크될 시간은 자체-클럭 주파수 제어유니트(7)로부터 동기 클럭 발생유니트(5)로 주파수 제어신호를 공급함으로서 감소된다.
디지털 유니트(3)의 출력 및 동기 클럭 발생유니트(5)의 출력에 접속된 신호처리 유니트(8)는 동기 클럭펄스에 따라 디지털 재생신호로부터 복조된 데이터 신호를 발생시킨다. 신호처리 유니트(8)에서, 복조된 데이터 신호는 동기 클럭펄스에 따라 메모리에 기억되며, 판독 기준 클럭펄스에 따라 메모리로부터 판독되며, 판독된 복조 데이터 신호는 처리된 복조 데이터 신호가 출력되도록 에러보정을 통해 처리된다.
제1클럭 발생유니트(9)는 발진기로부터 초기주파수를 가진 제1판독 기준 클럭펄스를 발생시킨다.
동기 클럭 발생 유니트(5)의 출력에 접속된 제2클럭 발생 유니트(10)는 동기 클럭펄스의 주파수에 비례하는 제2주파수를 가진 제2판독기준 클럭펄스를 발생시킨다.
동기 클럭 발생유니트(5)의 출력에 접속된 주파수 검출유니트(11)는 동기 클럭펄스의 주파수가 정규 주파수에 중심을 둔 소정의 주파수범위내에 있는지의 여부를 검출한다.
제1클럭 발생 유니트(9)의 출력 및 제2클럭 발생 유니트(10)의 출력에 접속된 스위칭 유니트(12)는 주파수 검출 유니트(11)에 의한 검출결과에 따라 제1판독기준 클럭펄스 및 제2판독기준 클럭펄스중의 하나를 신호처리 유니트(8)에 출력한다.
전술한 재생속도 제어장치에서, 동기 클럭펄스의 주파수가 소정범위내에 있을 때 제1판독기준 클럭펄스는 스위칭 유니트(12)로부터 신호처리 유니트(8)로 공급되며, 동기 클럭펄스의 주파수가 소정범위밖에 있을 때 제2판독기준 클럭펄스는 스위칭 유니트(12)로부터 신호처리 유니트(8)로 공급된다.
본 발명은 자체-클럭 주파수의 스위핑이 자체-클럭 주파수 스위핑 유니트(46)에 의해 실행되는 CD-ROM 재생 시스템의 전술한 실시예에 제한되지 않는다. 다양한 변형 및 수정은 본 발명의 범위로부터 벗어남이 없이 만들어질 수 있다. 예를들어, 본 발명은 자체-클럭 주파수가 탐색동작의 끝에서 EFM 신호의 주파수의 편차에 따라 변화되는 CD-ROM 재생 시스템에 적용가능하다.
더욱이, 본 발명의 전술한 실시예에 따른 CD-ROM 재생 시스템은 오디오 CD플레이어로서 사용될 수 있다. 오디오CD 디스크가 CD-ROM 재생 시스템으로 로드될 때, 자체-클럭 주파수 스위핑 유니트(46)의 동작은 정지된다. CD-ROM 재생 시스템의 자체-클럭 주파수는 임의의 주파수로 유지되며, 지터를 포함하지 않는 오디오 신호는 오디오 CD디스크로부터 재생될 수 있다.

Claims (10)

  1. 데이터 피스들 및 상기 각각의 데이터 피스에 대한 클럭 정보가 일정한 선속도로 디스크상에 기록된 광 디스크용 재생속도 제어장치에 있어서, 광 픽업에 의해 상기 디스크로부터 발생되는 재생신호로부터 디지털 재생신호를 발생시키는 디지털화 수단과; 상기 디지털화 수단의 출력에 접속되어, 상기 디지털 재생 신호의 위상에 로크된 위상을 가진 동기 클럭펄스를 발생시키는 동기 클럭 발생수단과; 상기 디지털화 수단의 출력 및 상기 동기 클럭 발생수단의 출력에 접속되어 상기 동기 클럭펄스에 따라 상기 디지털 재생신호로부터 복조된 데이터 신호를 발생시키는 신호처리수단을 포함하는데, 상기 복조된 데이터 신호는 상기 동기 클럭펄스에 따라 메모리에 기억되고 판독기준 클럭펄스에 따라 메모리로부터 판독되며, 상기 판독된 복조 데이터 신호는 에러보정 처리되어 출력되며; 상기 동기 클럭 발생수단의 출력에 접속되어, 상기 동기 클럭펄스의 주파수가 정규 주파수에 중심을 둔 소정의 주파수 범위내에 있는 지의 여부를 검출하는 주파수 검출수단과; 발진기로부터 초기주파수를 가진 제1판독 기준 클럭펄스를 발생시키는 제1클럭 발생수단과; 상기 동기 클럭 발생수단의 출력에 접속되어, 상기 동기 클럭펄스의 주파수에 비례하는 제2주파수를 가진 제2판독기준 클럭펄스를 발생시키는 제2클럭 발생수단과; 상기 제1클럭 발생수단의 출력 및 상기 제2클럭 발생수단의 출력에 접속되어, 상기 주파수 검출수단에 의한 검출 결과에 따라 상기 제1판독 기준 클럭펄스 및 상기 제2판독기준 클럭펄스중의 하나를 상기 신호처리수단에 선택적으로 출력하는 스위칭 수단을 포함하며, 상기 동기 클럭펄스의 주파수가 소정범위내에 있을 때 상기 제1판독 기준 클럭펄스가 상기 스위칭 수단으로부터 상기 신호처리수단으로 공급되며, 상기 동기 클럭펄스의 주파수가 소정범위내에 있지 않을 때 상기 제2판독기준 클럭펄스가 상기 스위칭 수단으로부터 상기 신호처리수단으로 공급되는 것을 특징으로 하는 재생속도 제어장치.
  2. 제1항에 있어서, 상기 디지털화 수단의 출력 및 상기 동기 클럭 발생수단의 출력에 접속되어, 상기 동기 클럭펄스가 상기 디지털 재생신호와 동기상태에 있는지의 여부를 검출하는 동기상태 검출수단을 더 포함하는 것을 특징으로 하는 재생속도 제어장치.
  3. 제1항에 있어서, 상기 동기상태 검출수단에 접속되어 있으며, 상기 동기 클럭펄스가 상기 디지털 재생 신호와 비동기상태에 있을 때 상기 동기 클럭발생수단에 주파수 제어신호를 공급하여 상기 동기 클럭발생수단으로부터의 동기 클럭 펄스가 상기 디지털 재생신호와 위상 로크되는 시간을 감소시키는 자체-클럭 주파수 제어수단을 더 포함하는 것을 특징으로 하는 재생속도 제어장치.
  4. 제1항에 있어서, 상기 신호처리수단은, 복조된 데이터 신호를 기억하는 메모리와; 상기 디지털화 수단의 출력 및 상기 동기 클럭발생수단의 출력에 접속되어, 상기 동기 클럭펄스에 따라 상기 디지털 재생신호로부터 복조된 데이터 신호를 발생시키는 복조기 수단과; 상기 메모리로부터 판독된 상기 복조된 데이터 신호를 에러보정 처리하여, 처리된 복조 데이터 신호를 출력하는 에러보정 수단과; 상기 메모리, 상기 복조기 수단 및 상기 에러보정수단을 상호접속하는 버스를 포함하는 것을 특징으로 하는 재생속도 제어장치.
  5. 제4항에 있어서, 상기 신호처리수단은, 상기 동기 클럭 발생수단의 출력 및 상기 스위칭 수단의 출력에 접속되어, 상기 동기 클럭펄스와 동기로 기억 타이밍 신호를 발생시키며 상기 판독기준 클럭펄스와 동기로 판독 타이밍 신호를 발생시키는 타이밍 제어수단과; 상기 타이밍 제어수단의 출력에 접속되어 있으며, 상기 기억 타이밍 신호에 응답하여 상기 복조된 데이터 신호가 기억된 메모리의 위치를 표시하는 어드레스 신호를 발생시키며 상기 판독 타이밍 신호에 응답하여 상기 복조된 데이터 신호가 판독되는 메모리의 위치를 표시하는 어드레스 신호를 발생시키는 어드레스 발생수단을 더 포함하는 것을 특징으로 하는 재생속도 제어장치.
  6. 제1항에 있어서, 상기 주파수 검출수단은 상기 동기 클럭펄스의 주파수가 소정의 주파수 범위의 하한치 이상일 때 ON신호를 발생시키는 제1비교기와 동기 클럭펄스의 주파수가 소정의 주파수 범위의 상한치 이하일 때 ON신호를 발생시키는 제2비교기를 포함하는 것을 특징으로 하는 재생속도 제어장치.
  7. 제1항에 있어서, 상기 제2클럭 발생수단은 1/M배 주파수를 가진 동기 클럭펄스를 발생시키는 제1주파수 분할기와 1/N배 주파수를 가진 동기 클럭펄스를 발생시키는 제2주파수 분할기를 포함하며, 상기 M 및 N은 정수인 것을 특징으로 하는 재생속도 제어장치.
  8. 제7항에 있어서, 상기 제2클럭 발생수단은 상기 제1주파수 분할기로부터의 클럭펄스 및 상기 제2주파수 분할기로부터의 클럭펄스사이의 위상차를 나타내는 전압신호를 발생시키는 위상차 검출기와 위상차 검출기의 출력에 접속된 전압제어 발진기를 더 포함하는 것을 특징으로 하는 재생속도 제어장치.
  9. 제1항에 있어서, 상기 제2클럭 발생 수단은 상기 동기 클럭 발생수단으로부터 출력되는 “M” 동기 클럭펄스가 공급될 때 하이-레벨 신호를 발생시키는 제1카운터와 상기 동기 클럭 발생수단으로부터 출력되는 “N” 동기 클럭펄스가 공급될 때 하이-레벨 신호를 발생시키는 제2카운터를 포함하며, 상기 M 및 N은 정수이고 M＞N인 것을 특징으로 하는 재생속도 제어장치.
  10. 제9항에 있어서, 상기 클럭 발생수단은 상기 제1카운터로부터 출력된 하이-레벨 신호의 상승 에지에 응답하여 펄스를 발생시키는 에지 검출유니트를 더 포함하는 것을 특징으로 하는 재생속도 제어장치.
KR1019950043480A 1994-11-24 1995-11-24 광디스크용 재생속도 제어장치 KR100232423B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6289839A JP2891125B2 (ja) 1994-11-24 1994-11-24 光ディスク再生装置
JP1994-289839 1994-11-24

Publications (2)

Publication Number Publication Date
KR960019219A KR960019219A (ko) 1996-06-17
KR100232423B1 true KR100232423B1 (ko) 2000-01-15

Family

ID=17748442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043480A KR100232423B1 (ko) 1994-11-24 1995-11-24 광디스크용 재생속도 제어장치

Country Status (4)

Country Link
US (1) US5602812A (ko)
JP (1) JP2891125B2 (ko)
KR (1) KR100232423B1 (ko)
TW (1) TW278182B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608180B1 (ko) * 1996-07-16 2007-01-31 소니 가부시끼 가이샤 광 디스크 장치 및 광 디스크 기록 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848306B2 (ja) * 1995-01-19 1999-01-20 松下電器産業株式会社 光ディスク再生方法及び光ディスクドライブ装置
JP3403283B2 (ja) * 1995-11-24 2003-05-06 ミネベア株式会社 情報記憶装置
KR100217745B1 (ko) * 1996-05-31 1999-09-01 윤종용 디지탈 비디오 디스크 재생장치의 시스템 디코더
JP3363712B2 (ja) 1996-08-06 2003-01-08 株式会社リコー 光ディスク装置
KR100528108B1 (ko) * 1996-11-22 2006-03-16 산요덴키가부시키가이샤 고정밀동기화를실현할수있는동기회로및광디스크재생장치
JPH10188463A (ja) * 1996-12-12 1998-07-21 Samsung Electron Co Ltd ディスク形記憶装置
JP4636635B2 (ja) * 1997-03-19 2011-02-23 株式会社日立製作所 ディスク再生装置およびディスク再生方法
JP3983871B2 (ja) * 1997-12-09 2007-09-26 松下電器産業株式会社 光ディスク再生装置
JP2001167523A (ja) 1999-12-08 2001-06-22 Matsushita Electric Ind Co Ltd データ復調回路及びこの回路を組み込む半導体装置
JP2003257171A (ja) * 2002-03-04 2003-09-12 Teac Corp 再生装置
US7043166B2 (en) * 2003-07-08 2006-05-09 Hewlett-Packard Development Company, L.P. Methods and systems for providing firmware to a printing device
US7778125B2 (en) 2006-02-06 2010-08-17 Mediatek Inc. System and method for generating output signal indicating specific area on optical disc
US7929648B2 (en) * 2006-03-31 2011-04-19 Ati Technologies Inc. Clock error detection apparatus and method
JP2009277298A (ja) 2008-05-15 2009-11-26 Renesas Technology Corp ディジタル信号再生装置及び方法並びにディジタル信号記録装置及び方法
US9700366B2 (en) * 2008-08-01 2017-07-11 Covidien Lp Polyphase electrosurgical system and method
FR2952770B1 (fr) * 2009-11-13 2011-11-25 Thales Sa Circuit de commutation d'horloges sans parasites

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8303061A (nl) * 1983-09-02 1985-04-01 Philips Nv Inrichting voor het uitlezen van een optisch uitleesbare registratiedrager.
US5212678A (en) * 1989-11-23 1993-05-18 U.S. Philips Corporation System for recording and reading information on a record carrier at a constant scanning speed independent of the bit rate of such information
JP2679568B2 (ja) * 1992-03-26 1997-11-19 ヤマハ株式会社 光ディスクのアクセス方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100608180B1 (ko) * 1996-07-16 2007-01-31 소니 가부시끼 가이샤 광 디스크 장치 및 광 디스크 기록 방법

Also Published As

Publication number Publication date
TW278182B (ko) 1996-06-11
KR960019219A (ko) 1996-06-17
US5602812A (en) 1997-02-11
JP2891125B2 (ja) 1999-05-17
JPH08147896A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
KR100232423B1 (ko) 광디스크용 재생속도 제어장치
US5233589A (en) Method for recording/reproducing information having a function of correcting variations in the interval in reproduced data and apparatus for realizing same
EP0638900B1 (en) Disc data reproducing apparatus and signal processing circuit
US4672597A (en) Clock signal reproducing circuit for a player reproducing information of a disc
US5347506A (en) Optical disk player including a plurality of independent pick-ups
KR100282182B1 (ko) 디스크데이타재생장치및신호처리회로
KR100502461B1 (ko) 위상동기루프회로및이것이내장된재생장치
JPS61232786A (ja) 映像再生装置
JPH0773367B2 (ja) 記録情報再生装置
JP2542097B2 (ja) クロック生成用ｐｌｌ回路を含む読取線速度可変型ディスク記録情報再生装置
JPS63228464A (ja) 読取信号の時間軸制御装置
JP4005150B2 (ja) デイスク装置
JPH01211368A (ja) ディスク演奏装置におけるスピンドルサーボ装置
JP2712195B2 (ja) 光ディスク再生装置
US5065385A (en) Time base control system with coarse and fine correction for a spindle servo
JP2839620B2 (ja) クロック生成用ｐｌｌ回路
KR900003604B1 (ko) 디지탈 정보 복조시스템
JPS60195778A (ja) デイジタル情報復調装置
JPH0628441B2 (ja) 高速再生機能を有する情報再生装置
JPH0465470B2 (ko)
JPH0636470A (ja) ディスク情報再生方法および装置
JPS6344359A (ja) デジタルデ−タ再生装置におけるバツフアメモリのアドレス制御回路
JPS62195766A (ja) 再生装置
JPH1069730A (ja) 光ディスク再生装置
JPH0785332B2 (ja) ディスク再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee