JPH08147896A - 光ディスク再生装置 - Google Patents

光ディスク再生装置

Info

Publication number
JPH08147896A
JPH08147896A JP6289839A JP28983994A JPH08147896A JP H08147896 A JPH08147896 A JP H08147896A JP 6289839 A JP6289839 A JP 6289839A JP 28983994 A JP28983994 A JP 28983994A JP H08147896 A JPH08147896 A JP H08147896A
Authority
JP
Japan
Prior art keywords
clock
frequency
circuit
signal
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6289839A
Other languages
English (en)
Other versions
JP2891125B2 (ja
Inventor
Toru Miura
徹 三浦
Mitsumasa Kubo
充正 久保
Tsuguaki Mashita
著明 真下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teac Corp
Original Assignee
Teac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teac Corp filed Critical Teac Corp
Priority to JP6289839A priority Critical patent/JP2891125B2/ja
Priority to TW084111687A priority patent/TW278182B/zh
Priority to US08/554,736 priority patent/US5602812A/en
Priority to SG1995001845A priority patent/SG33591A1/en
Priority to KR1019950043480A priority patent/KR100232423B1/ko
Publication of JPH08147896A publication Critical patent/JPH08147896A/ja
Application granted granted Critical
Publication of JP2891125B2 publication Critical patent/JP2891125B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G11B19/28—Speed controlling, regulating, or indicating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/005—Reproducing at a different information rate from the information rate of recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/002—Recording, reproducing or erasing systems characterised by the shape or form of the carrier
    • G11B7/0037—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005—Reproducing

Abstract

(57)【要約】 【目的】 本発明は光ディスク再生装置に関し、再生Ｐ
ＬＬ回路の自走周波数の可変範囲を大きくする場合でも
問題なくデータ処理を行えることを目的とする。 【構成】 再生ＰＬＬ回路５は同期クロックを生成し、
同期検出手段６は再生ＰＬＬ回路５の同期／非同期を検
出し、自走周波数制御手段７は再生ＰＬＬ回路５の自走
周波数を制御する。信号処理手段８は復調データを同期
クロックに同期して内蔵バッファに書き込み、読み出し
基準クロックに同期して読み出して出力する。切替手段
１２は、周波数検出手段１１による検出結果に応じて、
同期同期クロックの周波数が規定範囲内の場合第１の基
準クロック生成手段９による第１の読み出し基準クロッ
クを選択し、規定範囲外の場合第２の基準クロック生成
手段１０による同期クロックに周波数が比例した第２の
読み出し基準クロックを選択して読み出し基準クロック
として信号処理手段８に供給する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は光ディスク再生装置に係
り、特に、ＣＤ−ＲＯＭ等のＣＬＶ記録方式の光ディス
クを再生する光ディスク再生装置に関する。
【０００２】
【従来の技術】一般に、ＣＤ−ＲＯＭと呼ばれる光ディ
スクは、オーディオ用のＣＤ（コンパクトディスク）と
同様に、ディジタル信号（データ）がＥＦＭ（Eight to
Fourteen Modulation) と呼ばれる変調方式で記録され
ている。ＣＤ−ＲＯＭ（以下、単にディスクと記す）で
は、単位ビット及び単位フレームのディスク上の記録長
が、ディスク内周と外周で同一である。従って、ＣＤ−
ＲＯＭ再生装置では、光ピックアップによりディスクが
線速度一定（ＣＬＶ）に走査されるように、光ピックア
ップのディスク半径方向の位置に応じてディスクの回転
速度を変えている。
【０００３】このように、ディスクをＣＬＶ再生するＣ
Ｄ−ＲＯＭ再生装置では、ディスクの回転速度を変える
必要があるため、アクセス時間がスピンドルモータの応
答時間により制限される。そこで、再生されたＥＦＭ信
号から同期クロックを生成する再生ＰＬＬ回路の自走周
波数を制御して、スピンドルモータの回転速度が規定回
転数に達する前から再生ＰＬＬ回路をＥＦＭ信号に同期
させて、データの読み出しを可能とする方法が考えられ
ている。
【０００４】図９は、自走周波数の制御を行う、一例の
ＣＤ−ＲＯＭ再生装置１１０の構成図を示す。ＣＤ−Ｒ
ＯＭ（以下、単にディスクと記す）２１には、ディジタ
ル信号がＥＦＭ方式で、全領域でビット密度一定で記録
されている。ＣＤ−ＲＯＭ再生装置１１０では、データ
の再生動作時には、光ピックアップ（以下、単にピック
アップと記す）２４により線速度一定（ＣＬＶ）でディ
スク２１を走査して、一定のビットレートでデータを再
生する。
【０００５】ディスク２１は、スピンドルモータ２３に
より直接回転駆動される。スピンドルモータ制御部１１
１は、後述するように、ピックアップ２４により基準線
速度でディスク２１が走査されるように、スピンドルモ
ータ２３の回転数を制御する。ピックアップサーボ回路
２５は、ピックアップ２４からの再生信号を基に、ピッ
クアップ２４のフォーカス制御を行い、また、制御用Ｃ
ＰＵ４５の指令に従って、ピックアップ２４のトラッキ
ング制御，及びピックアップ２４をディスク２１の半径
方向に移動させるシーク制御を行う。
【０００６】ピックアップ２４は、レーザビームをディ
スク２１のトラックに照射して、その反射光を検出する
ことにより、ディスク２１に記録されている信号を読み
取り、再生信号を出力する。波形整形回路３２は、ピッ
クアップ２４から供給される再生信号を増幅及び波形整
形して、再生ディジタル信号としてのＥＦＭ信号を生成
する。
【０００７】再生ＰＬＬ回路３３は、波形整形回路３２
から供給されるＥＦＭ信号に対して位相同期して、同期
クロックを生成する。同期クロックは、ＥＦＭ信号のビ
ットクロックである。再生ＰＬＬ回路３３は、ＶＣＯ
（電圧制御発振器），ＥＦＭ信号とＶＣＯクロックを位
相比較する位相比較器，位相比較器から供給される位相
誤差電圧中の不要高周波成分を除去すると共に位相誤差
電圧を増幅してＶＣＯ制御電圧としてＶＣＯに供給する
ローパスフィルタ等を備えている。再生ＰＬＬ回路３３
は、ＶＣＯクロックをそのまま同期クロックとして出力
する。
【０００８】自走周波数掃引回路４６は、再生ＰＬＬ回
路３３が非同期時に、再生ＰＬＬ回路３３の自走周波数
をロックレンジの範囲内で三角波状に掃引させる。同期
検出回路３４は、同期クロックとＥＦＭ信号を供給され
て、再生ＰＬＬ回路３３が、ＥＦＭ信号に同期した正し
い同期クロックを生成しているかどうかを判定し、同期
判定信号を出力する。より具体的には、ディスク２１に
記録されているフレーム同期パターンである，“１１Ｔ
／１１Ｔ／２Ｔ”（ここで、Ｔは、１ビットの周期とす
る）のパルスからなるパターンを検出し、同期クロック
と同期パターンとが同期しているかを判定し、同期判定
信号を出力する。同期判定信号は、ディジタル信号処理
回路３５，スピンドルモータ制御部１１１，自走周波数
掃引回路４６に供給される。
【０００９】システムクロック生成回路５８は、水晶発
振子により周波数精度の高いシステムクロックを生成し
て、ディジタル信号処理回路３５、スピンドルモータ制
御部１１１等に供給する。ディジタル信号処理回路３５
に対しては、システムクロックは読み出し基準クロック
として供給される。スピンドルモータサーボ制御部１１
１は、再生動作時で再生ＰＬＬ回路３３がＥＦＭ信号に
同期している場合には、再生ＰＬＬ回路３３から供給さ
れる同期クロックを所定比（１／Ｍ）で分周した信号
を、システムクロックを所定比（１／Ｎ）で分周したク
ロックと周波数比較及び位相比較して、回転数制御電圧
を生成し、スピンドルモータ２３に供給する。この回転
数制御電圧により、ディスク２１が基準線速度で回転す
るようにスピンドルモータ２３の回転数が制御される。
【００１０】また、スピンドルモータサーボ制御部１１
１は、ピックアップ２４のシーク後で再生ＰＬＬ回路３
３がＥＦＭ信号に同期していない場合には、ＥＦＭ信号
中の最長パルス幅を持つ“１１Ｔ”を検出して、１１Ｔ
の時間幅に逆比例した周波数の疑似同期信号を生成す
る。この疑似同期信号を所定比（１／Ｍ）で分周した信
号を、システムクロックを所定比（１／Ｎ）で分周した
クロックと周波数比較して回転数制御電圧を生成し、ス
ピンドルモータ２３に供給する。
【００１１】なお、Ｍ，Ｎの値は、同期クロックの周波
数が規定周波数に一致しているときに、同期クロックと
システムクロックの夫々を分周した上記２つの信号の周
波数が等しくなる値に設定される。また、スピンドルモ
ータ制御部１１１は、ピックアップ２４をディスク２１
の半径方向に移動させるシーク動作中には、制御用ＣＰ
Ｕ４５からの指令に従って、ピックアップ２４の移動距
離に応じた時間だけスピンドルモータ２３を加減速する
オープンループ制御を行う。
【００１２】ディジタル信号処理回路３５は、復調回路
５１，サブコード復調回路５２，ＲＡＭ５３，アドレス
制御回路５５，エラー訂正回路５４，タイミング回路１
１３等から構成される。復調回路５１は、再生ＰＬＬ回
路３３がＥＦＭ信号に同期しているときに、同期クロッ
クを用いてＥＦＭ信号の復調処理を行う。この復調処理
により、１４ビットのＥＦＭデータは８ビットの復調デ
ータに変換される。復調された復調データは、バス５６
を介してＲＡＭ５３に供給される。また、サブコード復
調回路５２は、復調データからサブコードを復調する。
このサブコードデータは、制御用ＣＰＵ４５に供給され
る。
【００１３】タイミング制御回路１１３は、再生ＰＬＬ
回路３３からの同期クロックとシステムクロック生成回
路５８からの読み出し基準クロックを受けて、バス５６
に接続されている復調回路５１，エラー訂正回路５４，
ＣＤ−ＲＯＭ制御回路５７，及びアドレス制御回路５５
に対して、ＲＡＭ５３へのデータの読み書きのタイミン
グクロックを供給する。
【００１４】アドレス制御回路５５は、タイミング回路
１１３が生成するタイミングクロックに応じて、バス５
６に接続されているＲＡＭ５３に対して、データの読み
書きのアドレス信号を供給する。復調回路５１から供給
される復調データは、ＲＡＭ５３の所定エリアに書き込
まれる。
【００１５】エラー訂正回路５４は、タイミング回路１
１３が生成するタイミングクロックに応じて、バス５６
を介してＲＡＭ５３の所定エリアに蓄積されている復調
データを読み出し、エラー訂正処理を施す。また、エラ
ー訂正済のデータをバス５６を介してＲＡＭ５３の所定
エリアに書き込む。エラー訂正済のデータはバス５６を
介してＣＤ−ＲＯＭ制御回路５７に出力される。
【００１６】即ち、データの流れは以下の通りである。 (1) 復調回路５１からＲＡＭ５３への復調データの転
送。 (2) ＲＡＭ５３からエラー訂正回路５４への復調データ
の転送。 (3) エラー訂正回路５４からＲＡＭ５３へのエラー訂正
済データの転送。 (4) ＲＡＭ５３からＣＤ−ＲＯＭ制御回路５７へのエラ
ー訂正済データの転送。
【００１７】復調回路５１からＲＡＭ５３へ復調データ
を書き込む際のタイミングクロック及びアドレス信号
は、同期クロックを基準とした第１のタイミングクロッ
クと第１のアドレス信号である。ＲＡＭ５３からエラー
訂正回路５４へ復調データを読み出す際のタイミングク
ロック及びアドレス信号は、読み出し基準クロックを基
準とした第２のタイミングクロックと第２のアドレス信
号である。
【００１８】エラー訂正回路５４からＲＡＭ５３へエラ
ー訂正済データを書き込む際のタイミングクロック及び
アドレス信号は、読み出し基準クロックを基準とした第
３のタイミングクロックと第３のアドレス信号である。
ＲＡＭ５３からＣＤ−ＲＯＭ制御回路５７へデータを読
み出す際のタイミングクロック及びアドレス信号は、読
み出し基準クロックを基準とした第４のタイミングクロ
ックと第４のアドレス信号である。
【００１９】ここで、復調回路５１から供給される復調
データの転送速度は、ピックアップ２４から読み出され
るデータの転送速度そのものであり、ジッタ成分を含ん
でいる。一方、通常のオーディオＣＤプレーヤ等では、
ジッタ成分は取り除かなければならないため、ジッタ成
分の除去のために安定した読み出し基準クロックを用い
て、Ｄ／Ａコンバータへ出力する。その際にジッタ成分
の除去のためのバッファとしてメモリが必要であり、Ｒ
ＡＭ５３がこの機能を担っている。
【００２０】ディジタル信号処理回路３５に接続された
ＣＤ−ＲＯＭ制御回路５７には、上記のように、ＲＡＭ
５３から読み出されたエラー訂正済のデータと第４のタ
イミングクロックが供給される。これにより、ＣＤ−Ｒ
ＯＭ制御回路５７は、ディジタル信号処理回路３５から
エラー訂正済の読み出しデータを取り込むことができ
る。読み出しデータは、ＣＤ−ＲＯＭ制御回路５７から
ホストシステムに転送される。
【００２１】制御用ＣＰＵ４５は、ＣＤ−ＲＯＭ制御回
路５７からの指令に従って、再生動作，シーク動作の制
御を行う。制御用ＣＰＵ４５は、ディジタル信号処理回
路３５で復調されたサブコードデータ中のアドレスデー
タを用いて、シーク動作時には、目標トラックまでピッ
クアップ２４を移動させる指令を、ピックアップサーボ
回路２５に与える。また、シーク動作中に、スピンドル
モータ２３のオープンループ制御を行わせる指令をスピ
ンドルモータ制御部１１１に与える。
【００２２】また、制御用ＣＰＵ４５は、再生動作時
に、ディジタル信号処理回路１１１から供給されるサブ
コードデータ中のアドレスデータを、トラック位置の判
定等に用いる。次に、ＣＤ−ＲＯＭ再生装置１１１にお
ける、シーク動作について説明する。ＣＬＶ方式のＣＤ
−ＲＯＭ再生装置１１１では、ディスク２１の回転速度
をピックアップ２４のディスク半径方向の位置に対応し
た速度に制御する。このため、目標アドレスにシークを
行う場合は、スピンドルモータ２３の回転数を、現在ア
ドレスにおける回転数から目標アドレスにおける回転数
まで制御する必要がある。
【００２３】制御用ＣＰＵ４５からピックアップサーボ
回路２５に対するシーク指令により、ピックアップ２４
の移動が開始され、同時にスピンドルモータ制御部１１
１に対する指令により、スピンドルモータ２３のオープ
ンループ制御による加減速が開始される。制御用ＣＰＵ
４５は、ピックアップ２４が目標トラック付近に到達す
ると、スピンドルモータ２３のオープンループ制御を停
止し、同時に、ピックアップ２４の移動を停止させる。
【００２４】ピックアップ２４の移動停止直後に、トラ
ッキングがオンとなり、波形整形回路３２によりＥＦＭ
信号が生成される。この直後にスピンドルモータ制御部
１１１内では、１１Ｔの時間幅に対応した疑似同期信号
が生成される。通常、トラッキングがオンとなった時点
では、ＥＦＭ信号の周波数が再生ＰＬＬ回路３３のキャ
プチャレンジから外れており、再生ＰＬＬ回路３３はロ
ックが外れた非同期状態にある。このとき、スピンドル
モータ制御部１１１では、疑似同期信号を用いて回転数
制御電圧を生成し、ＥＦＭ信号の周波数が再生ＰＬＬ回
路３３のキャプチャレンジ内に入るように、スピンドル
モータ２３の回転数を制御する。
【００２５】疑似同期信号を基にしたスピンドルモータ
２３の回転数制御より、ＥＦＭ信号の周波数が再生ＰＬ
Ｌ回路３３のキャプチャレンジ内に入ると、再生ＰＬＬ
回路３３がＥＦＭ信号に位相同期（ロック）する。前記
のように、再生ＰＬＬ回路３３が非同期時には、自走周
波数掃引回路４６により自走周波数がロックレンジ内で
掃引されるため、自走周波数が固定されている従来の装
置に比べて、再生ＰＬＬ回路３３は短時間でロックする
ことができる。
【００２６】再生ＰＬＬ回路３３がロックした後は、前
記のように、スピンドルモータ制御部１１１では、同期
クロック（ＶＣＯクロック）を分周した信号とシステム
クロックを分周した信号とを周波数比較及び位相比較し
て、回転数制御電圧を生成し、ディスク２１が基準線速
度で走査されるように、スピンドルモータ２３の回転数
を制御する。
【００２７】再生ＰＬＬ回路３３がロックした時点で、
ディジタル信号処理回路３５は、データの復調処理が可
能となる。制御用ＣＰＵ４５は、ディジタル信号処理回
路３５から供給されるサブコードデータ中のアドレスデ
ータを取得し、目標トラックのアドレスに一致している
かどうかを判断し、目標トラックのアドレスに一致して
いない場合には、ピックアップ２４を目標トラックまで
移動させるため、ピックアップサーボ回路２５を制御し
て再シークを行わせる。通常、１回のシーク動作では目
標トラックに到達せず、再シークが行われる。
【００２８】目標トラックに到達して、ピックアップ２
４による連続した信号再生が可能となった時点から、デ
ィジタル信号処理回路３５は、復調処理，エラー訂正処
理，エラー訂正済データの読み出し処理を連続して行
う。復調されたデータは、同期クロックに同期した第１
のタイミングクロックと第１のアドレス信号によりＲＡ
Ｍ５３に書き込まれる。
【００２９】この後、前記のように、読み出し基準クロ
ックに同期した第２のタイミングクロックと第２のアド
レス信号により、エラー訂正回路５４へのデータの読み
出し、また読み出し基準クロックに同期した第３のタイ
ミングクロックと第３のアドレス信号により、エラー訂
正回路５４からＲＡＭ５３へのデータの書き込みによる
エラー訂正処理が行われる。
【００３０】更に、エラー訂正後にＲＡＭ５３に格納さ
れたデータは、第４のタイミングクロックと第４のアド
レス信号により、ＣＤ−ＲＯＭ制御回路５７への読み出
しが行われる。前記のように、ピックアップ２４の移動
後にトラッキングがオンとなった後、ＥＦＭ信号のビッ
ト周波数が自走周波数を中心とするキャプチャレンジ内
に入るようにスピンドルモータ２３の回転数が制御され
て、再生ＰＬＬ回路３３がロックした後でデータの再生
が可能となる。
【００３１】ＣＤ−ＲＯＭ再生装置１１０では、自走周
波数を掃引しているため、ＥＦＭ信号のビット周波数が
規定周波数に極近接する（±１％程度）よりもかなり前
の時点で、再生ＰＬＬ回路３３がＥＦＭ信号に同期して
同期クロックを生成することができる。これにより、早
い時点で、復調処理、エラー訂正処理、読み出し処理を
開始することができ、アクセス時間を短縮することがで
きる。
【００３２】
【発明が解決しようとする課題】ＣＤ−ＲＯＭ再生装置
１１０では、読み出し基準クロックの周波数は一定であ
るので、第２のタイミングクロック，第３のタイミング
クロック，第４のタイミングクロックの周波数も一定で
ある。このため、ＲＡＭ５３からデータが読み出される
速度も一定である。
【００３３】仮に、再生ＰＬＬ回路３３の自走周波数が
固定であるとすると、同期クロックの周波数はジッタ成
分を含むがほぼ一定となり、よって第１のタイミングク
ロックの周波数も一定であり、第２〜第４のタイミング
クロックともバランスが取れることとなる。即ち、再生
時の時間軸補正が正常に行われる。しかし、ＣＤ−ＲＯ
Ｍ再生装置１１０では、同期クロックの周波数は、自走
周波数の可変範囲を大きくする程、規定周波数からのず
れが大きくなる。このため、自走周波数の可変範囲をあ
まり大きくすると、復調データのＲＡＭ５３への書き込
み速度が速くなってＲＡＭ５３の容量が不足したり、復
調データのＲＡＭ５３への書き込み速度が遅くなってＲ
ＡＭ５３から読み出すデータが底をつく問題が生じる。
【００３４】本発明は、上記の点に鑑みてなされたもの
で、再生ＰＬＬ回路の自走周波数の可変範囲を大きくす
る構成とした場合でも、データ処理に問題が生じない光
ディスク再生装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】図１は、本発明の原理構
成図を示す。クロック情報を含むディジタル変調信号が
記録密度一定に記録された光ディスク１は、ディスク駆
動制御手段４により基準線速度で回転するように制御さ
れる。光ピックアップ２は光ディスク１より再生信号を
生成する。ディジタル化手段３は、再生信号をディジタ
ル化した再生ディジタル信号を生成する。
【００３６】再生ＰＬＬ回路５は、内蔵する電圧制御発
振器の自走周波数を含むキャプチャレンジ内に前記再生
ディジタル信号のビット周波数が入ったときに、前記再
生ディジタル信号に位相同期した同期クロックを生成す
る。同期検出手段６は、前記再生ＰＬＬ回路５の同期ク
ロックと前記再生ディジタル信号との同期／非同期を検
出する。
【００３７】自走周波数制御手段７は、前記同期検出手
段６により前記再生ＰＬＬ回路５の非同期が検出されて
いる場合に、前記再生ＰＬＬ回路５が再生ディジタル信
号に同期するまでの時間が短縮されるように、自走周波
数を制御する。信号処理手段８は、前記再生ディジタル
信号と同期クロックから生成した復調データを、前記同
期クロックに同期して内蔵のバッファに一旦書き込んだ
後、読み出し基準クロックに同期して前記復調データを
前記バッファから読み出して所定のデータ処理を実行し
た後に、データ処理後の復調データを出力する。
【００３８】第１の基準クロック生成手段９は、周波数
が一定である第１の読み出し基準クロックを生成する。
第２の基準クロック生成手段１０は、前記同期クロック
の周波数に周波数が比例した第２の読み出し基準クロッ
クを生成する。周波数検出手段１１は、前記同期クロッ
クの周波数が規定範囲内にあるかどうかを検出する。
【００３９】切替手段１２は、前記周波数検出手段１１
による検出結果により、前記同期クロックの周波数が規
定範囲内にある場合は、前記第１の読み出し基準クロッ
クを選択し、前記同期クロックの周波数が規定範囲内に
ない場合は、前記第２の読み出し基準クロックを選択し
て、前記読み出し基準クロックとして前記信号処理手段
８に供給する。
【００４０】
【作用】本発明では、ＣＤ−ＲＯＭ再生装置のようなデ
ータ供給機器の場合、オーディオＣＤプレーヤとは違
い、接続される機器はジッタ成分を気にしないものであ
る点に着目している。同期クロックの周波数が規定範囲
外にある場合には、同期クロックに周波数が比例した第
２の読み出し基準クロックを読み出し基準クロックとし
て、信号処理手段に供給する。これにより、同期クロッ
クの周波数により決まるバッファへの復調データの書き
込み速度と、読み出し基準クロックの周波数により決ま
るバッファからの読み出し速度のバランスが取れる。
【００４１】このため、再生ＰＬＬ回路の自走周波数の
可変範囲を大きく設定する場合でも、復調データのバッ
ファへの書き込み速度が速くなってバッファの容量が不
足したり、復調データのバッファへの書き込み速度が遅
くなってバッファから読み出す復調データが底をつく問
題が生じず、エラー訂正処理等のデータ処理と、後段の
回路への復調データの転送処理を正常に行うことを可能
とする。
【００４２】なお、このように再生ＰＬＬ回路から得ら
れる同期クロックから読み出し基準クロックを作成する
と、ジッタ成分がそのまま（エラー訂正処理等を施し
た）読み出しデータの転送速度に現れてしまうが、ＣＤ
−ＲＯＭ再生装置のようなデータ供給機器の場合、接続
される機器はコンピュータ装置等のデータ処理装置であ
り、オーディオ機器とは違い、ジッタ成分はほとんど気
にならず問題はない。
【００４３】
【実施例】図２は本発明の第１実施例のＣＤ−ＲＯＭ再
生装置２０の構成図を示す。図２において、図９と同一
構成部分には、同一符号を付し、適宜説明を省略する。
ＣＤ−ＲＯＭ再生装置２０では、データの再生動作時に
は、光ピックアップ（以下、単にピックアップと記す）
２４により線速度一定（ＣＬＶ）でディスク２１を走査
して、一定のビットレートでデータを再生する。
【００４４】ディスク２１は、スピンドルモータ２３に
より直接回転駆動される。スピンドルモータ制御部４０
は、ピックアップ２４により基準線速度でディスク２１
が走査されるように、回転数制御電圧によりスピンドル
モータ２３の回転数を制御する。ディスク駆動制御手段
は、スピンドルモータ２３とスピンドルモータ制御部４
０により構成される。
【００４５】ピックアップサーボ回路２５は、ピックア
ップ２４からの再生信号を基に、ピックアップ２４のフ
ォーカス制御を行い、また、制御用ＣＰＵ４５の指令に
従って、ピックアップ２４のトラッキング制御，及びピ
ックアップ２４をディスク２１の半径方向に移動させる
シーク制御を行う。ピックアップサーボ回路２５は、通
常の再生動作時には、ピックアップ２４がディスク２１
のトラックに追従するように制御し、シーク動作時に
は、ピックアップ２４を目標トラック方向に移動させる
ように制御する。
【００４６】制御用ＣＰＵ４５は、シーク動作時には、
ピックアップサーボ回路２５で得られるトラッキング誤
差信号を用いてピックアップ２４の移動量を把握し、現
在トラックから目標トラックまでの距離だけピックアッ
プ２４が移動するまで、ピックアップ２４の移動動作を
行わせる。波形整形回路３２（ディジタル化手段）は、
ピックアップ２４から供給される再生信号を増幅及び波
形整形して、再生ディジタル信号としてのＥＦＭ信号を
生成する。
【００４７】再生ＰＬＬ回路３３は、波形整形回路３２
から供給されるＥＦＭ信号に対して位相同期して、同期
クロックと同期データを生成する。同期クロック（ＰＬ
Ｌクロック）は、同期データのビットクロックである。
自走周波数掃引回路４６（自走周波数制御手段）は、再
生ＰＬＬ回路３３が非同期のときに、自走周波数を再生
ＰＬＬ回路３３のロックレンジの範囲内で三角波状に掃
引させるため、自走周波数制御信号を再生ＰＬＬ回路３
３に供給する。
【００４８】同期検出回路３７（同期検出手段）は、同
期クロックとＥＦＭ信号を供給されて、再生ＰＬＬ回路
３６が、ＥＦＭ信号に同期した正しい同期クロックを生
成しているかどうかを判定し、同期判定信号を出力す
る。同期判定信号は、ディジタル信号処理回路３５、ス
ピンドルモータ制御部４０、自走周波数掃引回路４６に
供給される。
【００４９】システムクロック生成回路５８（第１の基
準クロック生成手段）は、水晶発振子により周波数精度
の高いシステムクロックを生成して、ディジタル信号処
理回路３５、スピンドルモータ制御部４０等に供給す
る。ディジタル信号処理回路３５に対しては、システム
クロックは第１の読み出し基準クロックとして供給され
る。
【００５０】スピンドルモータサーボ制御部４０は、ス
ピンドルモータ制御回路４２、非同期時用モータ制御回
路４１、スイッチ４３、スイッチ４４から構成される。
図３は、スピンドルモータ制御回路４２の構成図を示
す。スピンドルモータ制御回路４２は、分周器７２，７
３、周波数比較器７４、位相比較器７５、加算器７６か
ら構成される。
【００５１】再生ＰＬＬ回路３３から供給される同期ク
ロックは、分周器７２で所定比（１／Ｍ）に分周され
て、周波数比較器７４と位相比較器７５に供給される。
また、システムクロックは、分周器７３で所定比（１／
Ｎ）に分周されて、周波数比較器７４と位相比較器７５
に供給される。なお、Ｍ，Ｎの値は、同期クロックが規
定周波数に一致しているときに、同期クロックとシステ
ムクロックの夫々を分周した上記２つの信号の周波数が
等しくなる値に設定される。
【００５２】周波数比較器７４は、同期クロックを１／
Ｍに分周したクロックとシステムクロックを１／Ｎに分
周したクロックとを周波数比較して比較結果の信号を加
算器７６に供給する。位相比較器７５は、同期クロック
を１／Ｍに分周したクロックとシステムクロックを１／
Ｎに分周したクロックとを位相比較して比較結果の信号
を加算器７６に供給する。加算器７６は、周波数比較及
び位相比較した結果による回転数制御電圧を出力する。
【００５３】スピンドルモータ制御回路４２により生成
された回転数制御電圧は、スイッチ４３の一方の入力端
子に供給される。なお、位相比較器７５は、周波数検出
回路６１（後述）から周波数検出信号が供給されない場
合には、動作を停止する。非同期時用モータ制御回路４
１は、ＥＦＭ信号中の最長パルス幅を持つ“１１Ｔ”を
検出して、この検出した１１Ｔの時間幅に逆比例した周
波数の疑似同期信号を生成する。この疑似同期信号を基
準信号と周波数比較して、スピンドルモータ２３を規定
回転数に接近させる回転数制御電圧を生成する。この回
転数制御電圧は、スイッチ４３の他方の入力端子に供給
される。
【００５４】スイッチ４３は、同期判定信号により切り
替えられる。即ち、スイッチ４３は、再生ＰＬＬ回路３
３が同期している場合は、スピンドルモータ制御回路４
２からの回転数制御電圧を選択し、再生ＰＬＬ回路３３
が同期していない場合は、非同期時用モータ制御回路４
１からの回転数制御電圧を選択して出力する。スイッチ
４３で選択された回転数制御電圧はスイッチ４４の入力
端子に供給される。スイッチ４４は、制御用ＣＰＵ４５
からの制御信号により切り替えられる。スイッチ４４で
選択された回転数制御電圧は、スピンドルモータ２３に
供給される。
【００５５】シーク動作時以外は、スイッチ４４では、
スイッチ４３からの回転数制御電圧が選択されて、スピ
ンドルモータ２３に供給される。ピックアップ２４のシ
ーク後で再生ＰＬＬ回路３３がＥＦＭ信号に同期してい
ない場合には、非同期時用モータ制御回路４１で生成さ
れた回転数制御電圧がスピンドルモータ２３に供給され
る。この回転数制御電圧により、ディスク２１が基準線
速度に接近するようにスピンドルモータ２３の回転数が
制御される。
【００５６】再生動作時で再生ＰＬＬ回路３３がＥＦＭ
信号に同期している場合には、スピンドルモータ制御回
路４２で生成された回転数制御電圧が、スピンドルモー
タ２３に供給される。この回転数制御電圧により、ディ
スク２１が基準線速度で回転するようにスピンドルモー
タ２３の回転数が制御される。また、ピックアップ２４
をディスク２１の半径方向に移動させるシーク動作中に
は、制御用ＣＰＵ４５は、ピックアップ２４の移動方向
に応じて、加速電圧Ｖ 1 又は減速電圧Ｖ2 をスイッチ４
４に選択させる。これにより、加速電圧Ｖ1 又は減速電
圧Ｖ2 がスピンドルモータ２３に供給されて、ピックア
ップ２４の移動中にスピンドルモータ２３を加減速する
オープンループ制御が行われる。
【００５７】クロック変換回路６２（第２の基準クロッ
ク生成手段）は、再生ＰＬＬ回路３３から供給される同
期クロックのＮ／Ｍ倍の周波数の変換ＰＬＬクロック
（第２の読み出し基準クロック）を生成する。なお、
Ｍ，Ｎの値は、同期クロックが規定周波数に一致してい
るときに、変換ＰＬＬクロックの周波数がシステムクロ
ックの周波数と等しくなる値に設定される。
【００５８】周波数検出回路６１（周波数検出手段）
は、同期クロックの周波数が規定周波数に対して規定範
囲内にあるかどうかを検出する。即ち、同期クロックの
周波数が規定周波数に対して規定範囲内にある場合には
周波数検出信号を生成する。この規定範囲は、規定周波
数に対して狭い値に設定し、例えば、規定周波数に対し
て±１％に設定する。
【００５９】周波数検出信号は、スイッチ６３に切替制
御信号として供給され、また、スピンドルモータ制御回
路４２に、位相比較のオン／オフ制御信号として供給さ
れる。スイッチ６３（切替手段）は、周波数検出信号が
供給されている場合は、システムクロックを選択して出
力し、周波数検出信号が供給されない場合は、変換ＰＬ
Ｌクロックを選択して出力する。スイッチ６３で選択さ
れたクロックは、読み出し基準クロックとして、ディジ
タル信号処理回路３５のタイミング回路１１３に供給さ
れる。
【００６０】ディジタル信号処理回路３５（信号処理手
段）の復調回路５１は、再生ＰＬＬ回路３３がＥＦＭ信
号に同期しているときに、同期クロックを用いてＥＦＭ
信号の復調処理を行い、復調データを生成する。復調デ
ータは、バス５６を介してＲＡＭ５３（バッファ）に供
給される。また、サブコード復調回路５２は、復調デー
タからサブコードを復調して、制御用ＣＰＵ４５に供給
する。
【００６１】タイミング回路１１３は、同期クロックに
同期して、第１のタイミングクロックを生成して、アド
レス制御回路５５に供給する。アドレス制御回路５５
は、これに呼応して、第１のアドレス信号を生成する。
これにより、ＲＡＭ５３には、第１のアドレス信号と第
１のタイミングクロックによって、各アドレスに復調回
路５１から供給される復調データが書き込まれる。
【００６２】また、タイミング回路１１３は、読み出し
基準クロックに同期して、第２のタイミングクロックと
第３のタイミングクロックと第４のタイミングクロック
を生成する。第２のタイミングクロック，第３のタイミ
ングクロック，及び第４のタイミングクロックは、アド
レス制御回路５５に供給されて、夫々に応じて第２のア
ドレス信号，第３のアドレス信号，第４のアドレス信号
を生成する。
【００６３】ＲＡＭ５３は、この第２のアドレス信号と
第２のタイミングクロックによって、各アドレスからデ
ータが読み出され、バス５６を介してエラー訂正回路５
４へ復調データが供給される。エラー訂正回路５４は、
第２のタイミングクロックに呼応してバス５６を介して
得られる復調データに対してエラー訂正処理を施す。エ
ラー訂正処理後のデータは、第３のタイミングクロック
に呼応して第３のアドレス信号により、再びＲＡＭ５３
の所定エリアに書き込まれる。
【００６４】タイミング回路１１３は、エラー訂正済の
データをＲＡＭ５３から読み出してＣＤ−ＲＯＭ制御回
路５７に転送するため、アドレス制御回路５５に第４の
タイミングクロックを供給する。アドレス制御回路５５
は、これに呼応して、第４のアドレス信号を生成してＲ
ＡＭ５３に供給する。そして同時に、第４のタイミング
クロックはＣＤ−ＲＯＭ制御回路５７に供給される。こ
れにより、第４のタイミングクロックに同期して、エラ
ー訂正済のデータがＲＡＭ５３からＣＤ−ＲＯＭ制御回
路５７に転送される。
【００６５】前記のように、同期クロックの周波数が規
定範囲内にあるときは、システムクロックが読み出し基
準クロックとしてディジタル信号処理回路３５に供給さ
れ、タイミング回路１１３とアドレス制御回路５５は、
夫々、システムクロックに同期した、第２のタイミング
クロックと第２のアドレス信号，第３のタイミングクロ
ックと第３のアドレス信号，第４のタイミングクロック
と第４のアドレス信号を生成する。
【００６６】同期クロックの周波数が規定範囲外にある
ときは、変換ＰＬＬクロックが読み出し基準クロックと
してディジタル信号処理回路３５に供給され、タイミン
グ回路１１３とアドレス制御回路５５は、夫々、変換Ｐ
ＬＬクロックに同期した、第２のタイミングクロックと
第２のアドレス信号，第３のタイミングクロックと第３
のアドレス信号，第４のタイミングクロックと第４のア
ドレス信号を生成する。
【００６７】このように、同期クロックが規定周波数か
ら大きくずれている場合には、システムクロックの代わ
りに、同期クロックと周波数が比例した変換ＰＬＬクロ
ックを読み出し基準クロックとすることにより、ＲＡＭ
５３への復調データの書き込み速度と、ＲＡＭ５３から
の読み出し速度のバランスをとることができる。従っ
て、自走周波数の可変範囲を大きく設定する場合でも、
正常なエラー訂正処理，データ転送処理を行うことがで
きる。
【００６８】制御用ＣＰＵ４５は、ＣＤ−ＲＯＭ制御回
路５７からの指令に従って、再生動作，シーク動作の制
御を行う。制御用ＣＰＵ４５は、ディジタル信号処理回
路３５で復調されたサブコードデータ中のアドレスデー
タを用いて、シーク動作時には、目標トラックまでピッ
クアップ２４を移動させる指令を、ピックアップサーボ
回路２５に与える。また、シーク動作中に、スピンドル
モータ２３のオープンループ制御を行わせる指令をスピ
ンドルモータ制御部４０に与える。
【００６９】次に、ＣＤ−ＲＯＭ再生装置２０におけ
る、シーク動作と復調データの生成について説明する。
ＣＬＶ方式のＣＤ−ＲＯＭ再生装置２０では、ディスク
２１の回転速度をピックアップ２４のディスク半径方向
の位置に対応した速度に制御する。このため、目標アド
レスにシークを行う場合は、スピンドルモータ２３の回
転数を、現在アドレスにおける回転数から目標アドレス
における回転数まで制御する必要がある。
【００７０】制御用ＣＰＵ４５からピックアップサーボ
回路２５に対するシーク指令により、ピックアップ２４
の移動が開始され、同時にスピンドルモータ制御部４０
のスイッチ４４に対する指令により、スピンドルモータ
２３のオープンループ制御による加減速が開始される。
制御用ＣＰＵ４５は、ピックアップ２４が目標トラック
付近に到達すると、スイッチ４４をスイッチ４３側に切
り替えてスピンドルモータ２３のオープンループ制御を
停止し、同時に、ピックアップ２４の移動を停止させ
る。
【００７１】ピックアップ２４の移動停止直後に、トラ
ッキングがオンとなり、波形整形回路３２によりＥＦＭ
信号が生成される。この直後に非同期時モータ制御回路
４１内では１１Ｔの時間幅に対応した疑似同期信号を生
成し、疑似同期信号を用いて回転数制御電圧を生成す
る。通常、トラッキングがオンとなった時点では、ＥＦ
Ｍ信号の周波数が再生ＰＬＬ回路３３のキャプチャレン
ジから外れており、再生ＰＬＬ回路３３はロックが外れ
た非同期状態にある。このとき、非同期時モータ制御回
路４１で生成された回転数制御電圧が、スイッチ４３，
４４を介してスピンドルモータ２３に供給される。これ
により、ＥＦＭ信号の周波数が再生ＰＬＬ回路３３のキ
ャプチャレンジ内に入るように、スピンドルモータ２３
の回転数が制御される。
【００７２】疑似同期信号を基にしたスピンドルモータ
２３の回転数制御より、ＥＦＭ信号の周波数が再生ＰＬ
Ｌ回路３３のキャプチャレンジ内に入ると、再生ＰＬＬ
回路３３がＥＦＭ信号に位相同期（ロック）する。前記
のように、再生ＰＬＬ回路３３が非同期時には、自走周
波数掃引回路４６により自走周波数がロックレンジ内で
掃引されるため、自走周波数が固定されている従来の装
置に比べて、再生ＰＬＬ回路３３は短時間でロックする
ことができる。
【００７３】再生ＰＬＬ回路３３がロックした後は、前
記のように、スピンドルモータ制御回路４２では、同期
クロックを分周した信号とシステムクロックを分周した
信号とを周波数比較及び位相比較して、回転数制御電圧
を生成する。なお、スピンドルモータ制御回路４２は、
同期クロックの周波数が規定範囲外にあり周波数検出信
号が供給されない場合は、位相比較を停止して周波数比
較のみを行う。この回転数制御電圧は、スイッチ４３，
４４を介してスピンドルモータ２３に供給される。これ
により、ディスク２１が基準線速度で走査されるよう
に、スピンドルモータ２３の回転数が制御される。
【００７４】再生ＰＬＬ回路３３がロックした時点で、
ディジタル信号処理回路３５は、データの復調処理が可
能となる。制御用ＣＰＵ４５は、ディジタル信号処理回
路３５から供給されるサブコードデータ中のアドレスデ
ータを取得し、目標トラックのアドレスに一致している
かどうかを判断し、目標トラックのアドレスに一致して
いない場合には、ピックアップ２４を目標トラックまで
移動させるため、ピックアップサーボ回路２５を制御し
て再シークを行わせる。通常、１回のシーク動作では目
標トラックに到達せず、再シークが行われる。
【００７５】目標トラックに到達して、ピックアップ２
４による連続した信号再生が可能となった時点から、デ
ィジタル信号処理回路３５は、復調処理，エラー訂正処
理，エラー訂正済データの読み出し処理を連続して行
う。復調回路５１で復調されたデータは、同期クロック
に同期した第１のタイミングクロックと第１のアドレス
信号によりＲＡＭ５３に書き込まれる。この後、前記の
ように、読み出し基準クロックに同期した第２のタイミ
ングクロックと第２のアドレス信号により、エラー訂正
回路５４への復調データの供給、そして第３のタイミン
グクロックと第３のアドレス信号により、エラー訂正済
データのＲＡＭ５３への供給が行われる。
【００７６】ＲＡＭ４５３から読み出されたエラー訂正
済データは、第４のタイミングクロックと第４のアドレ
ス信号に同期して、ＣＤ−ＲＯＭ制御回路５７に供給さ
れる。ＣＤ−ＲＯＭ再生装置２０では、自走周波数を掃
引しているため、ＥＦＭ信号のビット周波数が規定周波
数に極近接する（±１％程度）よりもかなり前の時点
で、再生ＰＬＬ回路３３がＥＦＭ信号に同期して同期ク
ロックを生成することができる。これにより、早い時点
で、復調処理、エラー訂正処理、読み出し処理を開始す
ることができ、アクセス時間を短縮することができる。
【００７７】ＥＦＭ信号のビット周波数が規定周波数か
らずれた状態で再生ＰＬＬ回路３３が同期した時点で
は、同期クロックの周波数も規定周波数からずれてい
る。この場合、復調データのＲＡＭ５３への書き込み速
度が、規定速度からずれる。前記のように、同期クロッ
クの周波数が規定範囲外にある場合には、周波数検出回
路６１により周波数検出信号が生成されないため、スイ
ッチ６３で選択された変換ＰＬＬクロックが読み出し基
準クロックとして、アドレス制御回路５５とエラー訂正
回路５４に供給される。
【００７８】変換ＰＬＬクロックを読み出し基準クロッ
クとすることにより、同期クロックの周波数に比例して
読み出し基準クロックの周波数が変化する。これによ
り、同期クロックの周波数により決まるＲＡＭ５３への
復調データの書き込み速度と、読み出し基準クロックの
周波数により決まるＲＡＭ５３からの読み出し速度のバ
ランスがとれる。
【００７９】従って、自走周波数の可変範囲を大きく設
定する場合でも、復調データのＲＡＭ５３への書き込み
速度が速くなってＲＡＭ５３の容量が不足したり、復調
データのＲＡＭ５３への書き込み速度が遅くなってＲＡ
Ｍ５３から読み出すデータが底をつく問題が生じず、エ
ラー訂正処理とＣＤ−ＲＯＭ制御回路５７へのデータ転
送処理を正常に行うことができる。
【００８０】再生ＰＬＬ回路３３がＥＦＭ信号に同期し
た後、スピンドルモータ制御回路４２の回転数制御電圧
によりスピンドルモータ２３が制御されて、同期クロッ
クの周波数が規定周波数に一致するように制御される。
同期クロックの周波数が規定範囲（例えば、規定周波数
±１％）に入った時点で、周波数検出回路６１が周波数
検出信号を生成する。これにより、スイッチ６３で選択
されたシステムクロックが読み出し基準クロックとし
て、アドレス制御回路５５とエラー訂正回路５４に供給
される。以後、システムクロックの周波数で決まる規定
速度で、ＲＡＭ５３からのデータの読み出し、エラー訂
正処理、ＣＤ−ＲＯＭ制御回路５７へのデータ転送処理
が行われる。
【００８１】図４は、クロック変換回路の一例の構成図
を示す。図４のクロック変換回路は、分周器８１、位相
比較器８２、ローパスフィルタ８２、ＶＣＯ８４、分周
器８５から構成される。ＶＣＯから出力されるＶＣＯク
ロックは、分周器８５で１／Ｎに分周されて、位相比較
器８２の一方の入力端子に供給される。同期クロック
は、分周器８１で１／Ｍに分周されて、位相比較器８２
の一方の入力端子に供給される。位相比較器８２は、分
周器８１から供給される信号と分周器８５から供給され
る信号の位相差に応じた位相差電圧を生成する。この位
相差電圧は、ローパスフィルタ８２で不要周波数成分を
除去された後、ＶＣＯ８４の制御電圧としてＶＣＯ８４
に供給される。これにより、分周器８１から供給される
信号と分周器８５から供給される信号の位相差がなくな
るように、ＶＣＯ８４が制御される。
【００８２】従って、同期クロックの周波数のＮ／Ｍ倍
の周波数のＶＣＯクロックが、変換ＰＬＬクロックとし
て生成される。図５は、Ｍ＞Ｎの場合に適用できる、ク
ロック変換回路の他の一例の構成図を示す。図５のクロ
ック変換回路は、カウンタ８７、９１、エッジ検出回路
８８、アンド回路９０、インバータ回路８９，９２から
構成される。
【００８３】カウンタ８７は、同期クロックをＭ個カウ
ントすると“Ｈ”レベルの信号を出力する。また、カウ
ンタ９１は、アンド回路９０から出力される同期クロッ
クをＮ個カウントすると“Ｈ”レベルの信号を出力す
る。カウンタ８７，９１がリセット状態から同期クロッ
クのカウントを開始すると、先に、カウンタ９１がＮ個
カウントして出力が“Ｈ”となる。これによりインバー
タ回路９２の出力が“Ｌ”となり、アンド回路９０から
の同期クロックの出力が禁止される。
【００８４】その後、カウンタ８７が同期クロックをＭ
個カウントすると、カウンタ８７の出力が“Ｈ”とな
る。これにより、エッジ検出回路８８がカウンタ８７の
出力の立ち上がりを検出してパルス幅の短い“Ｈ”のエ
ッジ検出パルスを生成する。エッジ検出パルスは、イン
バータ８９で反転されてカウンタ８７とカウンタ９１の
リセット端子に供給される。これにより、カウンタ８
７，９１がリセットされてもとの状態に戻る。
【００８５】上記のようにして、同期クロックのＭ個の
パルス中、Ｎ個のパルスがアンド回路９０を通過して、
変換ＰＬＬクロックとして出力される。図６は、周波数
検出回路６１の一例の構成図を示す。図６の周波数検出
回路は、分周器９６、エッジ検出回路９７、カウンタ９
５、コンパレータ９９，１００、インバータ回路９８、
アンド回路１０１、フリップフロップ１０２から構成さ
れる。図７は、図６の各点Ｐ1 〜Ｐ6 の信号を示す。
【００８６】分周器９６は、同期クロックを１／Ｍに分
周したクロックを出力する（図７（Ａ））。エッジ検出
回路９７は、分周器９６から供給されるクロックの立ち
上がりエッジを検出して“Ｈ”の短いエッジ検出パルス
を生成する（図７（Ｂ））。エッジ検出パルスは、イン
バータ９８で反転されて、リセットパルスとしてカウン
タ９５のリセット端子に供給され、また、フリップフロ
ップ１０２にクロックとして供給される。
【００８７】カウンタ９５は、リセット後にシステムク
ロックをカウントし、カウント値を出力する。このカウ
ント値は、コンパレータ９９のＢ入力端子とコンパレー
タ１００のＡ入力端子に供給される。コンパレータ９９
のＡ入力端子には、基準値Ｎ L が与えられている。基準
値ＮL は、同期クロックの周波数の規定範囲の下限を決
める基準値であり、例えば、規定周波数に対してマイナ
ス１％を下限とする場合は、Ｎに対してプラス１％の値
に設定する。コンパレータ９９は、Ｂ入力端子の値が基
準値ＮL 以下の場合に、“Ｈ”の信号を出力する（図７
（Ｄ））。
【００８８】コンパレータ１００のＢ入力端子には、基
準値ＮS が与えられている。基準値ＮS は、同期クロッ
クの周波数の規定範囲の上限を決める基準値であり、例
えば、規定周波数に対してプラス１％を上限とする場合
は、Ｎに対してマイナス１％の値に設定する。コンパレ
ータ１００は、Ａ入力端子の値が基準値ＮS 以上の場合
に、“Ｈ”の信号を出力する（図７（Ｃ））。
【００８９】アンド回路１０１は、コンパレータ９９，
１００の出力が共に“Ｈ”の場合だけ、“Ｈ”の信号を
出力する（図７（Ｅ））。フリップフロップ１０２は、
エッジ検出回路９７から供給されるクロックの立ち上が
りで、アンド回路１０１の出力データをラッチして出力
する（図７（Ｆ））。フリップフロップ１０２の“Ｈ”
の出力データが、周波数検出信号に相当する。
【００９０】次に、図７に沿って動作例を説明する。図
７（Ａ）に示すように、分周器９６の出力点（点Ｐ1 ）
の信号は、時刻ｔ0 〜ｔ4 を１周期とするパルスであ
る。時刻ｔ0 では、それ以前の分周器９６の出力パルス
の１周期に対して、フリップフロップ１０２が“Ｈ”の
周波数検出信号を出力している。時刻ｔ0 でＰ2 点にエ
ッジ検出パルスが生成されて、カウンタ９５がリセット
される。リセット時点でカウンタ９５から出力されるカ
ウント値は０であり、コンパレータ１００の出力が
“Ｌ”で、コンパレータ９９の出力が“Ｈ”である。リ
セット以後カウンタ９５は、システムクロックのカウン
トを開始する。
【００９１】時刻ｔ2 でカウント値が基準値ＮS に達す
るため、コンパレータ１００の出力（点Ｐ3 ）が“Ｌ”
から“Ｈ”に変化し、同時にアンド回路１０１の出力
（点Ｐ 5 ）も“Ｈ”となる。その後、時刻ｔ3 でカウン
ト値が基準値ＮL に達するため、コンパレータ９９の出
力が“Ｈ”から“Ｌ”に変化し、同時にアンド回路１０
１の出力も“Ｌ”となる。
【００９２】この後、時刻ｔ4 で再びエッジ検出パルス
が生成されて、フリップフロップ１０２は、アンド回路
１０１の出力データをラッチする。図７の例では、時刻
ｔ3以降アンド回路１０１の出力が“Ｌ”であるため、
時刻ｔ4 で、“Ｌ”の信号を出力する。時刻ｔ4 で再び
カウンタ９５がリセットされて、次のカウントを開始す
る。
【００９３】図７の時刻ｔ0 〜ｔ4 の例では、同期クロ
ックの周波数が規定範囲下限よりも低い場合であり、時
刻ｔ4 では、“Ｈ”の周波数検出信号が生成されない。
仮に、時刻ｔ2 から時刻ｔ3 の間に分周器９６の出力パ
ルスの１周期が終わる場合には、同期クロックの周波数
が規定範囲内にある場合であり、“Ｈ”の周波数検出信
号が生成される。
【００９４】図８は本発明の第２実施例のＣＤ−ＲＯＭ
再生装置６５の構成図を示す。図８において、図２と同
一構成部分には、同一符号を付し、適宜説明を省略す
る。第２実施例では、波形整形回路３２、再生ＰＬＬ回
路３３、同期検出回路３４、ディジタル信号処理回路３
５、非同期時モータ制御回路４１、スピンドルモータ制
御回路６７、スイッチ４３，４４から構成される信号処
理ＩＣ３１が、一つの集積回路として構成されている。
【００９５】スピンドルモータ制御回路６７は、位相比
較器の動作のオン／オフ制御ができない点を除いて、第
１実施例のスピンドルモータ制御回路４２と同様の構成
であり、再生ＰＬＬ回路３３の同期時に、回転数制御電
圧を生成する。信号処理ＩＣ３１の外部に設けられた、
スピンドルモータ制御回路６８は、同期クロックを所定
比（１／Ｍ）で分周したクロックと、システムクロック
を所定比（１／Ｎ）で分周した信号とを周波数比較し
て、回転数制御電圧を生成する。
【００９６】スイッチ７０は、スイッチ４４から供給さ
れる回転数制御電圧と、スピンドルモータ制御回路６８
から供給される回転数制御電圧とを切り替える。周波数
検出信号の反転信号と同期判定信号の論理積をアンド回
路６９でとった信号が、切替制御信号としてスイッチ７
０に供給される。スイッチ７０は、再生ＰＬＬ回路３３
がＥＦＭ信号に同期しており、かつ、同期クロックの周
波数が規定範囲外にある場合に、スピンドルモータ制御
回路６８からの回転数制御電圧を選択して出力し、これ
以外の場合は、スイッチ４４からの回転数制御電圧を選
択して出力する。スイッチ７０で選択された回転数制御
電圧はスピンドルモータ２３に供給される。
【００９７】第２実施例におけるスピンドルモータ制御
部６６は、非同期時モータ制御回路４１、スピンドルモ
ータ制御回路６７、スイッチ４３，４４、スピンドルモ
ータ制御回路６８、アンド回路６９、及びスイッチ７０
から構成される。第１実施例と同じく、スイッチ６３で
選択されたシステムクロック又は変換ＰＬＬクロック
が、読み出し基準クロックとしてディジタル信号処理回
路３５に供給される。
【００９８】再生ＰＬＬ回路３３が同期しており、同期
クロックが規定周波数範囲外である場合には、スイッチ
７０により、スピンドルモータ制御回路６８による回転
数制御電圧が選択される。これにより、スピンドルモー
タ制御回路６８により、同期クロックの周波数が規定周
波数に接近するように、スピンドルモータ２３の回転数
を制御することができる。
【００９９】同期クロックの周波数が規定範囲内に入っ
た後は、スイッチ７０により、スピンドルモータ制御回
路６７による回転数制御電圧が選択される。これによ
り、スピンドルモータ制御回路６７により、同期クロッ
クの周波数が規定周波数に一致するように、スピンドル
モータ２３の回転数を制御することができる。上記のよ
うに、第２実施例では、再生ＰＬＬ回路３３の同期時に
動作するスピンドルモータ制御回路６７が信号処理ＩＣ
３１内に入っている構成において、信号処理ＩＣ３１の
外部に周波数比較のみを行うスピンドルモータ制御回路
６８とスイッチ７０を設けることにより、同期クロック
の周波数が規定範囲外にある場合でも、正常にスピンド
ルモータ２３を制御することができる。
【０１００】なお、ＲＡＭ５３への復調データの書き込
みと読み出しの動作は、第１実施例と同様である。従っ
て、第１実施例と同様に、自走周波数の可変範囲を大き
く設定する場合でも、ＲＡＭ５３の容量が不足したり、
ＲＡＭ５３から読み出すデータが底をつく問題が生じ
ず、エラー訂正処理とＣＤ−ＲＯＭ制御回路５７へのデ
ータ転送処理を正常に行うことができる。
【０１０１】なお、シーク時のスピンドルモータ２３の
オープン制御におけるスピンドルモータ２３の目標回転
速度を、制御用ＣＰＵ４５により自由に設定できる構成
としてもよい。この場合、目標回転速度を、再生ＰＬＬ
回路３３が位相同期可能な最高周波数に対応した目標ト
ラックでの最高回転速度に設定することにより、シーク
後のデータの再生速度を最大速度とすることができ、よ
り、アクセス時間を短縮することができる。
【０１０２】また、本発明は、自走周波数掃引回路４６
により自走周波数を掃引する構成に限らず、シーク終了
時点でのＥＦＭ信号周波数のずれに合わせて自走周波数
を変化させる構成に対しても適用することができる。更
に、オーディオＣＤプレーヤとしても兼用できるように
するために、オーディオＣＤが装着された場合には自走
周波数掃引回路４６を停止させ、一定の自走周波数にす
る構成とすることによって、ジッタ成分を含まない正常
な再生オーディオ信号を得ることができる。
【０１０３】
【発明の効果】上述の如く、本発明によれば、同期クロ
ックの周波数が規定範囲外にある場合には、同期クロッ
クに周波数が比例した第２の読み出し基準クロックを読
み出し基準クロックとすることで、バッファへの復調デ
ータの書き込み速度とバッファからの読み出し速度のバ
ランスがとれるため、再生ＰＬＬ回路の自走周波数の可
変範囲を大きく設定する場合でも、バッファの容量が不
足したり、バッファから読み出す復調データが底をつく
問題が生じず、エラー訂正処理と、後段の回路への復調
データの転送処理を正常に行うことができる。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明の第１実施例のＣＤ−ＲＯＭ再生装置の
構成図である。
【図３】第１実施例におけるスピンドルモータ制御回路
の構成図である。
【図４】クロック変換回路の一例の構成図である。
【図５】クロック変換回路の他の一例の構成図である。
【図６】周波数検出回路の一例の構成図である。
【図７】図６中の各点の信号を示す図である。
【図８】本発明の第２実施例のＣＤ−ＲＯＭ再生装置の
構成図である。
【図９】自走周波数の制御を行う、一例のＣＤ−ＲＯＭ
再生装置の構成図である。
【符号の説明】
１ 光ディスク ２ 光ピックアップ ３ ディジタル化手段 ４ ディスク駆動制御手段 ５ 再生ＰＬＬ回路 ６ 同期検出手段 ７ 自走周波数制御手段 ８ 信号処理手段 ９ 第１の基準クロック生成手段 １０ 第２の基準クロック生成手段 １１ 周波数検出手段 １２ 切替手段 ２０ ＣＤ−ＲＯＭ再生装置 ２１ 光ディスク ２３ スピンドルモータ ２４ 光ピックアップ ２５ ピックアップサーボ回路 ３１ 信号処理ＩＣ ３２ 波形整形回路 ３３ 再生ＰＬＬ回路 ３４ 同期検出回路 ３５ ディジタル信号処理回路 ４０ スピンドルモータ制御部 ４１ 非同期時用モータ制御回路 ４２ スピンドルモータ制御回路 ４３，４４ スイッチ ４５ 制御用ＣＰＵ ４６ 自走周波数掃引回路 ５１ 復調回路 ５２ サブコード復調回路 ５３ ＲＡＭ ５４ エラー訂正回路 ５５ アドレス制御回路 ５６ バス ５７ ＣＤ−ＲＯＭ制御回路 ５８ システムクロック生成回路 ６１ 周波数検出回路 ６２ クロック変換回路 ６３ スイッチ ６６ スピンドルモータ制御部 ６７，６８ スピンドルモータ制御回路 ７０ スイッチ １１３ タイミング回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 クロック情報を含むディジタル変調信号
    が記録密度一定に記録された光ディスクを基準線速度で
    回転させるように制御し、光ピックアップにより再生さ
    れた再生信号をディジタル化した再生ディジタル信号を
    基に、復調データを生成する光ディスク再生装置におい
    て、 内蔵する電圧制御発振器の自走周波数を含むキャプチャ
    レンジ内に前記再生ディジタル信号のビット周波数が入
    ったときに、前記再生ディジタル信号に位相同期した同
    期クロックを生成する再生ＰＬＬ回路と、 前記再生ＰＬＬ回路の同期クロックと前記再生ディジタ
    ル信号との同期／非同期を検出する同期検出手段と、 前記同期検出手段により前記再生ＰＬＬ回路の非同期が
    検出されている場合に、前記再生ＰＬＬ回路が再生ディ
    ジタル信号に同期するまでの時間が短縮されるように、
    自走周波数を制御する自走周波数制御手段と、 前記再生ディジタル信号と同期クロックから生成した復
    調データを、前記同期クロックに同期して内蔵のバッフ
    ァに一旦書き込んだ後、読み出し基準クロックに同期し
    て前記復調データを前記バッファから読み出して所定の
    データ処理を実行した後に、データ処理後の復調データ
    を出力する信号処理手段と、 周波数が一定である第１の読み出し基準クロックを生成
    する第１の基準クロック生成手段と、 前記同期クロックの周波数に周波数が比例した第２の読
    み出し基準クロックを生成する第２の基準クロック生成
    手段と、 前記同期クロックの周波数が規定範囲内にあるかどうか
    を検出する周波数検出手段と、 前記周波数検出手段による検出結果により、前記同期ク
    ロックの周波数が規定範囲内にある場合は、前記第１の
    読み出し基準クロックを選択し、前記同期クロックの周
    波数が規定範囲内にない場合は、前記第２の読み出し基
    準クロックを選択して、前記読み出し基準クロックとし
    て前記信号処理手段に供給する切替手段とを有すること
    を特徴とする光ディスク再生装置。
  2. 【請求項２】 前記信号処理手段は、前記再生ディジタ
    ル信号と前記同期クロックから復調データを生成する復
    調回路と、 前記復調データが書き込まれるバッファと、 前記バッファから読み出された復調データに対してエラ
    ー訂正処理を施すエラー訂正回路と、 前記同期クロックに同期した書き込みタイミング信号と
    アドレス信号により、前記バッファに対する前記復調デ
    ータの書き込みを制御し、前記読み出し基準クロックに
    同期した読み出しタイミング信号とアドレス信号によ
    り、前記バッファからの前記復調データの読み出しを制
    御するアドレス制御回路とを有することを特徴とする請
    求項１記載の光ディスク再生装置。
JP6289839A 1994-11-24 1994-11-24 光ディスク再生装置 Expired - Fee Related JP2891125B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6289839A JP2891125B2 (ja) 1994-11-24 1994-11-24 光ディスク再生装置
TW084111687A TW278182B (ja) 1994-11-24 1995-11-03
US08/554,736 US5602812A (en) 1994-11-24 1995-11-07 Reproducing rate control apparatus for optical disk
SG1995001845A SG33591A1 (en) 1994-11-24 1995-11-15 Reproducing rate control apparatus for optical disk
KR1019950043480A KR100232423B1 (ko) 1994-11-24 1995-11-24 광디스크용 재생속도 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6289839A JP2891125B2 (ja) 1994-11-24 1994-11-24 光ディスク再生装置

Publications (2)

Publication Number Publication Date
JPH08147896A true JPH08147896A (ja) 1996-06-07
JP2891125B2 JP2891125B2 (ja) 1999-05-17

Family

ID=17748442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6289839A Expired - Fee Related JP2891125B2 (ja) 1994-11-24 1994-11-24 光ディスク再生装置

Country Status (4)

Country Link
US (1) US5602812A (ja)
JP (1) JP2891125B2 (ja)
KR (1) KR100232423B1 (ja)
TW (1) TW278182B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293155A (ja) * 1995-01-19 1996-11-05 Matsushita Electric Ind Co Ltd 光ディスク再生方法及び光ディスクドライブ装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3403283B2 (ja) * 1995-11-24 2003-05-06 ミネベア株式会社 情報記憶装置
KR100217745B1 (ko) * 1996-05-31 1999-09-01 윤종용 디지탈 비디오 디스크 재생장치의 시스템 디코더
JP3861269B2 (ja) * 1996-07-16 2006-12-20 ソニー株式会社 光ディスク装置、光ディスクの記録方法、光ディスク及び光ディスクの製造方法
JP3363712B2 (ja) * 1996-08-06 2003-01-08 株式会社リコー 光ディスク装置
KR100528108B1 (ko) * 1996-11-22 2006-03-16 산요덴키가부시키가이샤 고정밀동기화를실현할수있는동기회로및광디스크재생장치
JPH10188463A (ja) * 1996-12-12 1998-07-21 Samsung Electron Co Ltd ディスク形記憶装置
JP4636635B2 (ja) * 1997-03-19 2011-02-23 株式会社日立製作所 ディスク再生装置およびディスク再生方法
JP3983871B2 (ja) * 1997-12-09 2007-09-26 松下電器産業株式会社 光ディスク再生装置
JP2001167523A (ja) 1999-12-08 2001-06-22 Matsushita Electric Ind Co Ltd データ復調回路及びこの回路を組み込む半導体装置
JP2003257171A (ja) * 2002-03-04 2003-09-12 Teac Corp 再生装置
US7043166B2 (en) * 2003-07-08 2006-05-09 Hewlett-Packard Development Company, L.P. Methods and systems for providing firmware to a printing device
US7778125B2 (en) * 2006-02-06 2010-08-17 Mediatek Inc. System and method for generating output signal indicating specific area on optical disc
US7929648B2 (en) * 2006-03-31 2011-04-19 Ati Technologies Inc. Clock error detection apparatus and method
JP2009277298A (ja) * 2008-05-15 2009-11-26 Renesas Technology Corp ディジタル信号再生装置及び方法並びにディジタル信号記録装置及び方法
US9700366B2 (en) * 2008-08-01 2017-07-11 Covidien Lp Polyphase electrosurgical system and method
FR2952770B1 (fr) * 2009-11-13 2011-11-25 Thales Sa Circuit de commutation d'horloges sans parasites

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8303061A (nl) * 1983-09-02 1985-04-01 Philips Nv Inrichting voor het uitlezen van een optisch uitleesbare registratiedrager.
US5212678A (en) * 1989-11-23 1993-05-18 U.S. Philips Corporation System for recording and reading information on a record carrier at a constant scanning speed independent of the bit rate of such information
JP2679568B2 (ja) * 1992-03-26 1997-11-19 ヤマハ株式会社 光ディスクのアクセス方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08293155A (ja) * 1995-01-19 1996-11-05 Matsushita Electric Ind Co Ltd 光ディスク再生方法及び光ディスクドライブ装置

Also Published As

Publication number Publication date
TW278182B (ja) 1996-06-11
US5602812A (en) 1997-02-11
KR960019219A (ko) 1996-06-17
KR100232423B1 (ko) 2000-01-15
JP2891125B2 (ja) 1999-05-17

Similar Documents

Publication Publication Date Title
US4679181A (en) Method for detecting an error in loading a recording disc
JP2891125B2 (ja) 光ディスク再生装置
JP2589370B2 (ja) 光ディスク装置
JP2583645B2 (ja) 情報記録再生装置
JPH06101199B2 (ja) デイスク装置
JPH0845174A (ja) 光ディスク再生装置
JP2926900B2 (ja) ディスク再生装置
KR100502461B1 (ko) 위상동기루프회로및이것이내장된재생장치
EP0967612B1 (en) Optical disk recording apparatus and method for recording data on optical disk
JPH09306092A (ja) ディスク再生方法とディスク再生装置
JP4005150B2 (ja) デイスク装置
JPH0877691A (ja) ディスク再生装置及び信号処理回路
JP2712195B2 (ja) 光ディスク再生装置
JP2907022B2 (ja) 光ディスク再生装置
JPH0955015A (ja) 光ディスク再生装置
JPH06150569A (ja) 光ディスク装置
JP2839620B2 (ja) クロック生成用ｐｌｌ回路
JPH10112141A (ja) Ｐｌｌ回路とこれを具備する光ディスク装置
JPH10269694A (ja) ディスク再生装置の信号処理回路
JPH0757384A (ja) ディスクプレーヤ
JPH0628441B2 (ja) 高速再生機能を有する情報再生装置
KR100267224B1 (ko) 최대배속재생회전서보장치및방법
JPH08106727A (ja) ディスク再生装置
JP2612632B2 (ja) 情報記録／再生装置
JPH0877723A (ja) 光ディスク再生装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees