JPS6344359A - デジタルデ−タ再生装置におけるバツフアメモリのアドレス制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、例えばコンパクトディスクプレーヤ等のよ
うなデジタルデータ再生装置に係り、特にその再生され
たデジタル化データを一旦記憶するためのバッファメモ
リのアドレス制御回路の改良に関する。

（従来の技術） 周知のように、音響機器の分野では、可及的に高密度か
つ高忠実度記録再生化を図るために、情報信号をＰＣＭ
（パルス　コード　モジュレーション）技術によりデジ
タル化データに変換して、例えばディスクや磁気テープ
等の記録媒体に記録し、これを再生するようにしたデジ
タル配録再生システムが普及している。このうち、記録
媒体としてディスクを使用するものでは、直径１２ＣＩ
のディスクにデジタル化データに対応したビット列を形
成し、これを光学式に読み取るようにしてなるコンパク
トディスクが、現在では主流となっている。

一方、上記のようなコンパクトディスクを再生するコン
パクトディスクプレーヤは、半導体レーザ及び光電変換
素子等を内蔵した光学式ピックアップを、ディスクの内
周側から外周側に向けてリニアトラッキング式に移動さ
せるとともに、コンパクトディスクを線速度一定（ＣＬ
Ｖ）方式で回転させることによって、コンパクトディス
クに記録されたデータの読み取りを行なうようにしてい
るものである。

ここで、上記コンパクトディスクプレーヤでは、再生さ
れたデジタル化データに含まれるジッタ成分を吸収する
ために、デジタル化データをバッフ７メモリに一旦書き
込み、このバッフ７メモリから一定のタイミングでデジ
タル化データを読み出すようにしている。この場合、コ
ンパクトディスクプレーヤで再生されたデジタル化デー
タには、細かいジッタ成分の外に、時間軸上でがなり長
いうねりの成分が含まれているので、上記バッフ７メモ
リの容量は、このような点を考慮して設定されている。

第５図は、コンパクトディスクプレーヤのバッファメモ
リに対する、従来のアドレス生成手段を示すものである
。すなわち、図中１１は入力端子で、図示しない光学式
ピックアップから出力されたＲＦ倍信号、所定のスライ
スレベルとレベル比較して得られるデジタル化データが
供給されている。

なお、このデジタル化データには、ＥＦＭ（エイト　ト
ウ　フォーティーン　モジュレーション）変調が施され
ている。

ここで、上記入力端子１１に供給されたデジタル化デー
タは、データ処理回路１２．同期信号検出回路１３及び
ＰＬＬ　（位相同期ループ）回路１４にそれぞれ供給さ
れる。このうち、同期信号検出回路１３は、入力された
デジタル化データに含まれる同期信号成分を検出して、
フレーム同期信号５ＹＮＣを生成するものである。また
、上記ＰＬＬ回路１４は、入力されたデジタル化データ
に同期したデータ抜き取り用クロック信号ＰＬＣＫを生
成するものである。

そして、上記フレーム同期信＠５ＹＮＣ及びデータ抜き
取り用クロ・ツク信号ＰＬＣＫは、カウンタ回路１５に
供給される。このカウンタ回路１５は、データ抜き取り
用クロック信号ＰＬＣＫをカウントし、フレーム同期信
号５ＹＮＣでそのカウント値をクリアすることにより、
データ分離信号ＤＶを生成して上記データ処理回路１２
に出力するものである。

ここで、データ処理回路１２は、入力されたデジタル化
データをＥＦＭＩ調し、データ分離信号ＤＶに基づいて
、コントロールデータ、オーディオデータＡＤ及びエラ
ー訂正用のＣＲＣデータ等に分離するものである。そし
て、このうちオーディオデータＡＤが、出力端子１６を
介して図示しないバッファメモリに供給されるようにな
されている。

また、上記カウンタ回路１５のカウント動作に同期して
、書き込みアドレス発生回路１１が、上記バッファメモ
リに対する書き込みアドレスＷＡを生成している。

一方、図中１８は入力端子で、図示しない水晶邊勤子で
発生された一定周期の基準クロック信号が供給されてい
る。この入力端子１８に供給された基準クロック信号は
、分周回路１９により所定の分局比で分周され、読み出
しアドレス発生回路２ｏに供給されて、上記バッファメ
モリに対する読み出しアドレスＲＡの生成に供されてい
る。

そして、上記書き込みアドレス発生回路１７がら出力さ
れる層き込みアドレスＷ　Ａ　、及び読み出しアドレス
発生回路２０から出力される読み出しアドレスＲＡが、
スイッチ回路２１によって選択的に出力端子２２を介し
て、上記バッファメモリに供給されるようになされてい
る。

このため、入力端子１１に供給されるデジタル化データ
に同期したタイミングで、オーディオデータＡＤが上記
バッファメモリに書き込まれるとともに、水晶振動子で
生成されるｉｉＩ！クロック信号に同期した一定のタイ
ミングで、バッファメモリに記憶されたオーディオデー
タＡＤが読み出され、ここにジッタ成分の吸収が行なわ
れるものである。

しかしながら、上記のような従来のアドレス生成手段で
は、デジタル化データが正常に得られているときには何
ら問題がないが、例えばディスク上の傷によりドロップ
アウトが生じたり、デジタル化データに雑音が混入され
たりした場合、次のような問題が生じる。

すなわち、第６図（ａ）に点線で示すように、入力端子
１１に供給されるデジタル化データが不確定になると、
ＰＬＬ回路１４がロックされなくなり、データ抜き取り
用クロック信号ＰＬＣＫが同図（ｂ）に示すように不規
則な周期で発生されるようになる。このため、上記デー
タ抜き取り用クロック信号ＰＬＣＫをカウントするカウ
ンタ回路１５のカウント動作が、第６図（Ｃ）に示すよ
うに不規則な周期となり、これにより、貫き込みアドレ
ス発生回路１７から出力される書き込みアドレスＷＡの
発生タイミングも、同図（ｄ）に示すように不規則にな
るものである。

一方、ＰＬＬ回路１４がロックされなくなっても、ディ
スクの回転速度は急激に変動されないため、データ処理
回路１２からは、第６図（ｅ）に示すように、略正常な
周期でオーディオデータＡＤが発生されている。このた
め、書き込みアドレスＷＡとオーディオデータＡＤとの
発生タイミングが一致せず、第６図中点線の矢印で示す
ように、書き込みアドレスＷＡが発生されたときに、そ
のアドレスＷＡに書き込み得るタイミングで発生されて
いるオーディオデータＡＤのみが、バッファメモリに書
き込まれることになる。

すなわち、デジタル化データが不確定になりＰＬＬ回路
１４がロックされなくなると、正常な書き込みアドレス
ＷＡの生成が行なえなくなり、全てのオーディオデータ
ＡＤをバッファメモリに書き込むことかでとなくなって
、例えばデーインターリーブミスの発生やエラー訂正不
能等の事態が発生し、正確な再生動作ができなくなるも
のである。

また、ＰＬＬ回路１４が一旦ロツクされなくなると、デ
ジタル化データが正常に得られるようになっても、再び
ロック状態となるまでに時間がかかるので、その間も正
確な再生を行なうことができないものである。

ここで、ＰＬＬ回路１４が正常なロック状態にある場合
には、書き込みアドレス発生回路１７からは、第６図（
ｆ）に示すように、オーディオデータＡＤに同期して書
き込みアドレスＷＡが発生されるので、同図中実線の矢
印で示すように、全てのオーディオデータＡＤがバッフ
ァメモリに書き込まれるようになるものである。

また、ＰＬＬ回路１４がロックされなくなった場合でも
、分周回路１９は水晶撮動子の基準りＯツク信号を分周
しているので、その出力クロック信号は第６図（Ｑ）に
示すように一定周期となっており、読み出しアドレスＲ
Ａは同図（ｈ）に示すように正常なタイミングで発生さ
れているものである。

（発明が解決しようとする問題点） 以上のように、バッファメモリに対する従来のアドレス
生成手段では、再生されたデジタル化データが不確定に
なったりドロップアウト等によって得られなくなり、Ｐ
ＬＬ回路１４がロックされなくなると、バッファメモリ
への書き込みアドレスが正常に生成されなくなり、正確
な再生が行なえなくなるという問題を有している。

そこで、この発明は上記事情を考慮してなされたもので
、ＰＬＬ回路がロックされなくなっても、略正常な書き
込みアドレスを発生させることができ、正確な再生動作
を行なわせることのできる也めて良好なデジタルデータ
再生装置におけるバッフ７メモリのアドレス制御回路を
提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） すなわち、この発明に係るデジタルデータ再生装置にお
けるバッファメモリのアドレス制御回路は、位相同期ル
ープがロック状態からずれたことを検出して、一定周期
の基準クロック信号に基づいて書き込みアドレス生成手
段を動作させるようにしたものである。

（作用） そして、上記のような構成によれば、位相同期ループが
ロックされなくなったことが検出されたとき、基準クロ
ック信号に基づいて書き込みアドレスを生成するように
しているので、書き込みアドレスを略正常な状態で発生
させることができ、正確な再生動作が行なえるようにな
るものである。

また、一旦ロツクされなくなった位相同期ループが、デ
ジタル化データが得られるようになって再びロック状態
になるまでの間も、基準クロック信号に基づいて書き込
みアドレスを生成するため、正確な再生動作を行なうこ
とができるものである。

（実施例） 以下、この発明の一実施例について図面を参照して詳細
に説明する。第１図において、第５図と同一部分には同
一記号を付して示し、ここでは異なる部分についてのみ
説明する。すなわち、通常は、ＰＬＬ回路１４から出力
されるデータ抜き取り用クロック信号ＰＬＣＫを、スイ
ッチ回路２３を介してカウンタ回路１５に供給するよう
にしておき、ＰＬＬ回路１４がロックされなくなったこ
とがロック検出部２４で検出された状態で、スイッチ回
路２３を切換え、入力端子２５に供給された例えば図示
しない水晶振動子で発生される一定周期の基準クロック
信号を、カウンタ回路１５に供給するようにしたことが
、従来と異なる部分である。

ここで、上記ロック検出部２４は、カウンタ回路２６と
検出回路２７とから構成されている。このうち、上記カ
ウンタ回路２６は、データ抜き取り用り０ツク信号ＰＬ
ＣＫをカウントし、フレーム同期信号５ＹＮＣでそのカ
ウント値をクリアする動作を行なうもので、そのカウン
ト値を検出回路２７に出力している。

そして、上記検出回路２７は、フレーム同期信号５ＹＮ
Ｃの１周期期間内、つまりデジタル化データの１フレー
ム（５８８ビツト）期間内における、カウンタ回路２６
のカウント値が１フレームに対応する５８８となってい
るか否かを判別し、５８８になっていればＰＬＬ回路１
４がロック状態であると判別して、スイッチ回路２３を
図示の状態に切換制御し、５８８になっていない場合、
ＰＬＬ回路１４がロックされていないと判別してスイッ
チ回路２３を図示と逆の状態に切換制御するものである
。

したがって、上記実施例のような構成によれば、ＰＬＬ
回路１４がロック状態にある場合には、該ＰＬＬ回路１
４から出力されるデータ後き取り用クロック信号ＰＬＣ
Ｋをカウンタ回路１５に供給させ、ＰＬＬ回路１４がロ
ック状態からはずれた場合に、例えば水晶振動子等から
得られる基準クロック信号をカウンタ回路１５に供給す
るようにしている。

このため、ＰＬＬ回路１４が非ロツク状態になっても、
カウンタ回路１５のカウント動作は、上記基準クロック
信号に基づいて略正常に行なわれるので、該カウンタ回
路１５の動作に同期して駆動される書き込みアドレス発
生回路１７からも、略正常な周期で書き込みアドレスＷ
Ａが発生されるようになり、前記オーディオデータＡＤ
をバッフ７メモリに正しく書き込むことができるように
なり、正確な再生動作を継続することができるものであ
る。

次に、第２図は、この発明の他の実施例を示すものであ
る。すなわち、ＰＬＬ回路１４がロック状態にあるとき
には、カウンタ回路１５の出力をスイッチ回路２８を介
して書き込みアドレス発生回路１７に供給し、書き込み
アドレスＷＡを生成させる。

そして、ＰＬＬ回路１４が非ロツク状態になったことが
検出回路２９で検出されたとき、スイッチ回路２８を図
示と逆の状態に切換え、入力端子３０に供給された例え
ば水晶振動子等から得られる基準クロック信号をカウン
トするカウンタ回路３１の出力を、書き込みアドレス発
生回路１７に供給するようにしたものである。

ここで、上記検出回路２９は、前述したのと同様に、フ
レーム同期信号５ＹＮＣの１周期期間内、つまりデジタ
ル化データの１フレーム（５８８ビツト）期間内におけ
る、カウンタ回路１５のカウント値が１フレームに対応
する５８８となっているか否かを判別し、５８８になっ
ていればＰＬＬ回路１４がロック状態であると判別して
、スイッチ回路２８を図示の状態に切換Ｍｍ　Ｌ、、５
８８になっていない場合、ＰＬＬ回路１４がロックされ
ていないと判別してスイッチ回路２８を図示と逆の状態
に切換＠御するものである。

また、上記カウンタ回路３１は、入力端子３０に供給さ
れる基準クロック信号をカウントし、フレーム同期信号
５ＹＮＣでそのカウント値をクリアしているものである
。

そして、第２図に示すような構成によっても、上記実施
例と同様な効果が得られることは言うまでもないことで
ある。

次に、第３図及び第４図は、それぞれ前記ＰＬＬ回路１
４が非ロツク状態になったことを検出する検出手段の変
形例を示すものである。まず、第３図に示すものは、デ
ジタル化データとデータ抜き取り用クロック信号ＰＬＣ
Ｋとを、ランレングス検出回路３２に供給してデジタル
化データの最少及び最大極性反転間隔（ランレングス）
をそれぞれ検出する。

そして、コンパクトディスクの場合、ランレングスは、
３Ｔ〜ＩＩＴの範囲内に規定されているため、この規定
値に違反する状態が発生したことを違反検出回路３３で
検出し、カウンタ回路３４で違反発生頻度を判別して、
その頻度が所定ｌｉ１以上になったとき、出力端子３５
を介して前記スイッチ回路２３、２８等の切換信号を発
生させるようにしたものである。

この場合、上記カウンタ回路３４は、入力端子３６に供
給さるタイマー信号により、一定時間内に違反が発生し
た回数をカウントして違反発生頻度を調べるものである
。

また、第４図に示すものは、光学式ピックアップ３７か
ら得られるＲＦ倍信号、増幅回路３８で増幅した後、デ
ータスライス回路３９でデジタル化データに変換して出
力端子４０を介して出力する際に、増幅回路３８から出
力されるＲＦ倍信号レベルをレベル検出回路４１で検出
し、そのレベルが所定値以下になったとき、出力端子４
２を介して前記スイッチ回路２３．２８等の切換信号を
発生させるようにしたものである。

なお、この発明は上記各実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。

［発明の効果］ したがって、以上詳述したようにこの発明によれば、Ｐ
ＬＬ回路がロックされなくなっても、略正常な履き込み
アドレスを発生させることができ、正確な再生動作を行
なわせることのできる極めて良好なデジタルデータ再生
装置におけるバッフ７メモリのアドレス制御回路を提供
することができる。

【図面の簡単な説明】

第１図はこの発明に係るデジタルデータ再生装置におけ
るバッファメモリのアドレス制御回路の一実施例を示す
ブロック構成図、第２図はこの発明の他の実施例を示す
ブロック構成図、第３図及び第４図はそれぞれこの発明
に使用される位相同期ループの非ロツク状態を検出する
手段の変形例を示すブローツタ構成図、第５図及び第６
図はそれぞれ従来のバッファメモリのアドレス生成手段
を示すブロック構成図及びその問題点を説明するための
タイミング図である。 １１・・・入力端子、１２・・・データ処理回路、１３
・・・同期信号検出回路、１４・・・ＰＬＬ回路、１５
・・・カウンタ回路、１６・・・出力端子、１７由書き
込みアドレス発生回路、１８・・・入力端子、１９・・
・分周回路、２ｏ・・・読み出しアドレス発生回路、２
１・・・スイッチ回路、２２・・・出力端子、２３・・
・スイッチ回路、２４・・・ロック検出部、２５・・・
入力端子、２６・・・カウンタ回路、２７・・・検出回
路、２８・・・スイッチ回路、２９・・・検出回路、３
０・・・入力端子、３１・・・カウンタ回路、３２・・
・ランレングス検出回路、３３・・・違反検出回路、３
４・・・カウンタ回路、３５・・・出力端子、３６・・
・入力端子、３７・・・光学式ピックアップ、３８・・
・増幅回路、３９・・・データスライス回路、４ｏ・・
・出力端子、４１・・・レベル検出回路、４２・・・出
力端子。 出願人代理人　弁理士　鈴江武彦 第４図

Claims (1)

【特許請求の範囲】
1. 記録媒体を再生して得られるデジタル化データに同期し
   たデータ抜き取り用のクロック信号を生成する位相同期
   ループと、前記デジタル化データに含まれる同期信号成
   分を検出する同期信号検出手段と、前記位相同期ループ
   及び同期信号検出手段の出力に基づいてデータ分離信号
   を生成する計数手段と、この計数手段から出力されるデ
   ータ分離信号に基づいて前記デジタル化データを複数の
   データ成分に分離するデータ処理手段と、前記計数手段
   の計数動作に同期して前記データ処理手段から出力され
   るデータをバッファメモリに書き込むためのアドレスを
   生成する書き込みアドレス生成手段と、一定周期の第１
   の基準クロック信号に同期して前記バッファメモリに書
   き込まれたデータを読み出すためのアドレスを生成する
   読み出しアドレス生成手段と、前記書き込みアドレス生
   成手段及び読み出しアドレス生成手段の各出力を選択的
   に前記バッファメモリに供給する切換手段とを備えたデ
   ジタルデータ再生装置におけるバッファメモリのアドレ
   ス制御回路において、前記位相同期ループがロック状態
   からずれたことを検出する検出手段と、この検出手段の
   検出結果に応じて一定周期の第２の基準クロック信号に
   周期させて前記書き込みアドレス生成手段を動作させる
   制御手段とを具備してなることを特徴とするデジタルデ
   ータ再生装置におけるバッファメモリのアドレス制御回
   路。