JPS63272146A - デ−タ再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル伝送または記録されたデータの再生
に用いて好適なるデータ再生装置に関する。

従来の技術 従来、ディジタル記録されたデータの復元には位相同期
ループ周波数復調回路（以下、ＰＬＬ回路と称す。）が
用いられる。すなわち、第３図に示す受信データ列Ａの
位相変化情報Ｂを検出し、この位相変化情報に位相同期
したクロックＣを生成するのがＰＬＬ回路の役割である
。時間変動（ジッタ）を含んだデータはＰＬＬ回路から
のクロックにより、クロック単位に整形される。

第４図はこのＰＬＬ回路のブロック図を示すものであり
、８は位相比較器、９はローパスフィルタ（以下、ＬＰ
Ｆと称する。）１ｏは電圧制御発振器（以下、ＶＣＯと
称する。）で、位相比較器８には受信データ列の位相変
化情報と■Ｃｏ１０の出力が入力として加わり、帰還回
路を構成している。

位相比較器８はデータの位相変化情報と、ＶＣＯｌｏか
らのクロックの位相差に応じた電圧を発生する。ＬＰＦ
９は位相比較器８からの電圧の不要な高周波成分を除去
し、■Ｃ０１Ｑに制伍電圧金印加する。すなわち、ＰＬ
Ｌ回路からのクロックは受信データの高周波変動には追
従しない。

この結果、通常の状、態ではＰＬＬ回路からのクロック
は受信データのゆるやかな時間変動には追従するが、受
信データに含まれるノイズなどの高周波の外乱には追従
せず、これによりほぼ正しくデータを再生することがで
きる。

なお、固定クロックによるデータの再生はたとえ時間変
動がゆるやかであっても、変動幅が大きけ八ば正しいデ
ータの再生は不可能になるため、亮密度記録を行う機器
には用いられない。

発明が解決しようとする問題点 従来のＰＬＬ回路を用いたデータの再生は、通常の状態
ではほとんど問題なく行える。しかし、例えば、磁気記
録においてしばしば発生するドロップアウトなどにより
、受信データ列そのものが乱れてしまうと、ＰＬＬ回路
からのり０７りは制訊全失なってフリーラン状態となる
。

ドロップアウトが終わシ、受信データ列が正常に戻った
としても、ＰＬＬ回路に含まれるＬＰＦ等により、ＰＬ
Ｌ回路からのクロックは直ちに受信データに位相同期は
せず、いくらかの時間遅れを生じてしまう。

これにより、受信データが正常に戻った後、ＰＬＬ回路
が位相同期するまでの間の受信データは本来のデータと
は異なり、誤りとなって現れる。

特に、制御信号の後に必要なデータ信号が送られる受信
データ列の系においては、ドロップアウトの後であって
ＰＬＬ回路の同期していない状態で制御信号が送られて
きても、その後のデータ信号に関してはＰＬＬ回路の同
期いかんにかかわらず正しく処理する事ができない。こ
のような場合、結果的には誤りが拡大してしまう。

本発明はかかる点に鑑み、受信データの時間変動にもよ
く追従し、かつ、ドロップアウト等による誤りや誤りの
拡大の生じないデータ再生装置全提供することを目的と
する。

問題点を解決するだめの手段 本発明は、ある基準ビット長をもって変調され、伝送さ
れたデータ列の位相変化情報を抽出する位相変化情報抽
出手段と、前記位相変化情報における位相変化の時間間
隔全計測する計測手段と、前記計測手段により計測され
た前記時間間隔に、前記基準ビット長のビットの含まれ
る数を求めるビットａ検出手段と、前記ビット数検出手
段の出力データを記憶する記憶手段と、前記ビット数検
出手ＪＸの出力データを前記記憶手段より取υ出して、
前記基準ビット長の前記ビット数検出手段の出力データ
が示すビット数倍の長さの信号を発生する信号発生手段
を備えたデータ再生装置である。

作　　　用 ディジタルデータの送信または記録レートは再生側にお
いてもは知である。したがって受信データ列の一つの位
相変化点と次の位相変化点の時間間隔を知ることができ
れば、その間に何ビットのデータがあるかが分かる。

そこで、本発明は前記した構成により、受信データ列の
位相変化情報全抽出し、この時間間隔を到定することに
よりこの時間間隔に含まれるビット数を求め、そのビッ
ト数のビット長を有する信号を発生する。

実施例 第１図は本発明の実施例におけるＮＲＺＬ変調された受
信データのデータ再生装置のブロック図である。図にお
いて、１は受信データ列の位相変化情報を抽出する回路
で、ここでは整流回路を備えた微分回路、２は微分回路
１の出力である位相変化情報の位相変化の時間間隔に応
じたアナログ値を発生させる計時情報生成回路、３は計
時情報生成回路２のアナログ出力値をディジタル値に変
換するＡ／Ｄ変換回路、４はＡ／Ｄ変換回路３のディジ
タル値出力と受信データ列の２進値を順次記憶する記憶
回路、６は記憶回路４の記憶している前記ディジタル値
で示された前記位相変化の時間間隔を、記録レートによ
る基準の単位ビット長と比較し、前記時間間隔に含まれ
るピア）数を求め、前記単位ビット長の前記ビット数倍
の長さのパルスを発生させる比較回路、６は比較回路５
の出力信号と記憶回路４の２進値判別データをもとに、
再生データ列を出力する２進値発生回路、７は記憶回路
４、比較回路６及び２進値発生回路６に必要な受信デー
タ列の記録レートと同じ周波数のクロックを発生させる
クロック発振回路である。

例えば磁気テープからのデータであればテープ走行の駆
動系、磁気ディスクや光ディスク等からのデータであれ
ば、その回転駆動系と同期がとれている。第２図はこの
実施例の各部における信号波形の例を示すタイムチャー
ト図で、ａは受信データ列の波形図、ｂは微分回路１の
出力波形図、Ｃは計時情報生成回路２の出力波形図、ｄ
は記憶回路４に入力するデータとデータの発生の時刻を
示す図、ｅは２進値発生回路６の出力波形図である。

以下、この実施例のデータ再生装置について、その動作
を説明する。

微分回路１は、第２図ａに示すような受信データ列より
位相変化情報を抽出し、第２図すに示すように、位相変
化がない場合は○全、位相変化がある場合には短期間１
をそれぞれ出力する。

計時情報生成回路２は、微分回路１の出力が１から０に
変化する時点Ｔ１ｏで、単調減少の三角波全発生する。

逆に、微分回路１の出力が０から１に変化する時点Ｔ。

１で、計時情報生成回路２はリセットされる（第２図Ｃ
）。

Ａ　／　Ｄ変換回路３は、微分回路１の出力がＯから１
に変化する時点Ｔ。１で、計時情報生成回路２のアナロ
グ出力値を保持し、ディジタル値に変換すム記憶回路４
は、微分回路１の出力が０から１に変化する時点Ｔ。１
でＡ／Ｄ変換回路３からの出力を順次記憶する。また、
微分回路１の出力が０から１に変化する時点Ｔ。１直前
の受信データ列を入力し、この２進値データを記憶する
。

比較回路５は、記憶回路４に記憶したビット長の情報を
取シ出し、基準となるビット長と比較し、これに相当す
るビット長のパルスを有する信号を出力する。

２進値発生回路６は比較回路５の出力のビット長の信号
を入力し、記憶回路４から取９出した２進値データに従
ってこれ全出力する（第２図ｅ）。

以上の動作によジ、２進値発生回路６の出力にば、受信
データをビット単位で整形した再生データが得られる。

さらにこの実施例によれば、帰還回路等により受信デー
タとの同期をとるのではなく、受信データを直接整形し
ているので、受信データの始まりにもデータ上の遅れな
く再生データ全出力でき、ドロップアウト等のクロック
異常が発生しても誤りなくデータの整形が可能である。

なお、受信データ列がＮＲＺＩ変調されている場合は、
２進値発生回路６の入力に記憶回路４の２進値データの
出力は必要なく、比較回路６の出力のみから、データを
再生、整形することができる。（ＮＲＺＩ変調されたデ
ータ列に関しては、受信データ列が１から０、および０
から１へ変化していることだけが必要であり、受信デー
タの２進値データが１であるかＱであるかは問題となら
ない。〕 また、この実施例においては計時情報生成回路２として
単調減少の三角波生成回路を用いたが、微分回路１の出
力である位相変化情報の位相変化の時間間隔全正確に計
測できれば良いので、単調増加の三角波生成回路でも良
いし、その他の波形生成回路でも良い。

発明の詳細 な説明したように、本発明によれば、従来のＰＬＬ回路
を用いた回路の重大な欠点である、受信データ受信開始
時の出力再生デ〜りの誤シや、その後の処理における誤
りの拡大等の問題を完全に解消することができる。した
がって、媒体欠損が比較的多く、大小のドロップアウト
が頻発する磁気ディスクや光ディスク、磁気テープ等に
記録されたディジタルデータの再生に際し、従来よシ誤
９率を低減でき、非常に有効である。さらに、一度記憶
回路に記憶する事により、従来の固定クロックを用いた
回路では再生不可能な変動幅の大きい時間変動について
も再生が可能となｐ１受信データ列の時間変動に強いデ
ータ再生装置全実現できる。また、回路構成も回路規模
も極めて小さくできるので、充分な実用性がある。

【図面の簡単な説明】

第１図は本発明における一実／ｌ′ｉ！ｉ例のデータ再
生装置のブロック図、第２図は同実施例のタイムチャー
ト図、第３図は従来のＰＬＬ回路回路−用データ再生装
置における信号の波形図、第４図はＰＬＬ回路のブロッ
ク図である。 １・・・・・・微分回路、２・・・・・・計時情報生成
回路、３・・・・・・Ａ／Ｄ変換回路、４・・・・・・
記憶回路、６・・・・・・比較回路、６・・・・・・２
進値発生回路、７・・・・・・発振回路。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第２
図

Claims (1)

【特許請求の範囲】
1. ある基準ビット長をもって変調され、伝送されたデータ
   列の位相変化情報を抽出する位相変化情報抽出手段と、
   前記位相変化情報における位相変化の時間間隔を計測す
   る計測手段と、前記計測手段により計測された前記時間
   間隔に前記基準ビット長のビットの含まれる数を求める
   ビット数検出手段と、前記ビット数検出手段の出力デー
   タを記憶する記憶手段と、前記ビット数検出手段の出力
   データを前記記憶手段より取り出して、前記基準ビット
   長の前記ビット数検出手段の出力データが示すビット数
   倍の長さの信号を発生する信号発生手段を備えたデータ
   再生装置。