JPH01307317A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は間欠的に入力されるディジタル信号に同期し
たクロックを出力するＰＬＬ回路の改良に関するもので
ある。

〔従来の技術〕

従来、この種のクロック信号発生装置として、第９図に
示す位相同期回路が一般に使用されてきた。

同図において、１は位相比較回路、２は電圧制御発振器
のような可変周波数発振回路で、位相比較回路ｌにおい
て、この回路１へのピッ１ｌＮＩ波Ｂｆｂのディジタル
入力信号Ａと、可変周波数発振回路２の出力クロック信
号Ｃとの位相差を検出し、その位相差に応じた信号Ｂで
可変周波数発振回路２の出力周波数１位相を制御し、該
可変周波数発振回路２より入力ディジタル信号Ａと同期
したクロック信号Ｃを得ていた。

この第９図に示された装置は第１０図に示すような動作
特性を有している。即ち第１０図は上記回路における入
力信号へのビット伝送速度、即ちビット周波数ｆｂ／秒
を変化させた場合の位相差信号Ｂの変化を示したもので
、ｆｂを十分低いところから徐々に高くしていくと当初
はクロック信号Ｃはディジタル信号Ａと同期せずに発振
中心周波数ｆＯなるクロック信号となっている。ひき続
きｆｂを徐々に高くしていくと、ｂ２においてクロック
信号はディジタル信号Ａと同期する。即ちクロック信号
Ｃの周波数ｆｃはｆｂと同一となる。

さらにｆｂを高くしていくとｂ４においてクロック信号
Ｃとディジタル信号Ａとの同期は外れ、ｆｃ＝ｆＯとな
る。逆にｆｂを十分高いところから下降させていくと、
ｂ３において両信号は同期し、ｂｌにて同期が外れる。

〔発明が解決しようとする課題〕

以上のような位相同期回路をディジタルクロック信号発
生装置として使用した場合、次のようになる。

まず第１に入力信号がディジタル信号であるため、ディ
ジタル信号の反転数がビ・ノド周波数ｆｂ。

クロツタ周波数ｆｃより相当少ない（ディジタル信号が
１０１０１０・・・とビット毎に反転する場合が最高で
、このときの周波数がｆｂに等しい）ため、入力ディジ
タル信号中に含まれるクロック信号と位相比較される情
報が少ない。そのために可変周波数発振回路として十分
安定度の高いものを使用しないと誤制御を生じたり同期
外れを起こす頻度が大となる。

第２に可変周波数発振回路が温度変化等によって特性変
化を住すると、第１０図に示した特性も左右にずれ、あ
る温度では同期が得られたディジタル信号Ａに対しても
、温度が変化すると同期が得られないような場合もある
。

第３に上記のように入力ディジタル信号の反転数が少な
くても同期外れが生じず、かつ温度変化に対しても特性
を変化させないためには安定度の高い可変周波数発振回
路とする必要があるが、このように安定度の高い可変周
波数発振回路では、第１Ｏ図に示した同期化可能な周波
数範囲、゛・即ち、キャプチャレンジ（Ｃａｐｔｕｒｅ
　Ｒａｎｇｅ）が広くとれず、これを広くとるように設
計すれば安定度の高い回路は得られない。

第４にディジタル信号Ａを時間軸圧縮して記録再生を行
うシステムではディジタル信号は間欠的に人力され、無
信号期間が生じることがある。このことをディジタルオ
ーディオテープレコーダ（以下ＤＡＴと略す）を−例と
して第１１図に示す。

この無信号区間内では第１０図の位相比較回路１の出力
はＯＶ＊となり、低域フィルタフの入力端子Ｂはある一
定値となる。ここで可変周波数発振回路２に安定度の低
いものを用いた場合、ディジタル信号へのノイズ等によ
り低域フィルタ７が誤動作し、次の有信号区間では位相
同期がかかりにりく、回路の信鎖度が著しく低下してし
まうことがある。そこで、この無信号区間で、ディジタ
ル信号Ａが人力されなくなったことを何らかの方法で検
出し、かつ無信号区間内の可変周波数発振回路の自走周
波数を安定化し、次の有信号区間内で容易に位相同期が
かかるようにするための装置が必要であるという問題が
あった。

本発明は以上のような問題点を解決するためになされた
もので、入力されるディジタル信号に容易に同期した安
定なりロックを得ることを目的とする。

（課題を解決するための手段） この発明は間欠的に入力されるディジタル信号に同期し
たクロックを出力するＰＬＬ回路であって、上記ディジ
タル信号の不在を示す信号を出力する不在検出手段と、
上記クロックと他の基準クロックとの周波数比較を上記
不在信号に応動して行う周波数比較手段と、上記ディジ
タル信号と上記クロックとの位相差を検出する位相比較
手段と、上記不在信号の存在時には上記周波数比較手段
の出力信号が入力され、上記不在信号の不在時には上記
周波数手段の出力信号と上記位相比較手段の上記位相差
検出結果が加算的に人力され、前記ディジタル信号に同
期したクロ・ツクを出力する可変周波数発生手段とを備
えたものである。

〔作用〕

この発明においては、ディジタル信号の不在期間が不在
検出手段により示され、この期間に周波数補正動作が行
われる。

〔実施例〕

第１図は本発明の一実施例によるＩ’ＬＬ回路を示すブ
ロック図である。１は位相比較回路、２は可変周波数発
振回路、３は１／Ｎ分周回路、４は基準信号発生回路、
５は周波数比較回路、６は開閉器、７は低域フィルタで
ある。また８は基準信号９を入力して再生信号中に含ま
れるディジタル信号が入力される期間を示すエリア信号
５０４を作成するクロック発生回路で、基準信号発生回
路４とクロック発生回路８は不在検出手段１１を構成し
ている。また６は周波数比較回路５の周波数差出力を貯
えるラッチであり、ラッチ６はエリア信号５０４が存在
しないとき上記周波数差出力を入力する。さらに１０は
ラッチ６の出力を低域フィルタフに周波数制御信号とし
て入力する周波数制御信号発生手段である。

次に動作について説明する。可変周波数発振回路２の出
力クロツクは１／Ｎ分周回路３で分周されるので該出力
クロックの周波数をｆｃとすると１／Ｎ分周回路３の出
力クロックの周波数はｆｃ／Ｎとなる。また基準信号発
生回路４の出力周波数ｆ、を入力ディジタル信号のビッ
ト周波数ｆｂにほぼ等しい値に設定すればｆＦ：ｆｂと
なる。

そこでｆ、とｆｃ／Ｎの周波数比較で比較回路５で行う
と、上記出力クロックと入力ディジタル信号が同期して
いるときはｆ　ｂＡ：ｆ、Ａ：ｆ　ｃ／Ｎとなる。従っ
て、上記出力クロックとディジタル信号が同期していな
いときは比較回路５の周波数比較結果がラッチ６に一旦
入力され、この出力に応じてｆ、＞ｒｅ／Ｎのときは上
記出力クロツクの周波数ｆｃを増加させ、ｆ、＜ｆｃ／
Ｎのときはｆｃを減少させる信号が周波数制御信号発生
手段１０より低域フィルタフに出力される。この信号発
生手段１０はラッチ６の内容により“Ｈ”又は“Ｌ″を
出力するＰＷＭ回路で構成され、“Ｈ”のとき可変周波
数発振回路２の印加電圧は増大してｆｃが増加し、“Ｌ
”のときは印加電圧が減少するのでｆｂ’！：ｆｃとな
るように制御される。

以下、無信号区間を検出してラッチ６を制御する動作に
ついて説明する。第４図はＤＡＴにおける回転ドラムの
形状を示したものである。２０１ａ、２０１ｂは磁気ヘ
ッド、２は磁気テープ、２０３は回転ドラム１．２０４
ａ、２０４’ｂはテープガイドピンであり、回転ドラム
２０３に対して磁気テープ２０２は９０″′回転期間だ
け当接している。

従って、第２図に示されている再生信号波形図によれば
回転ドラム２′の９０°回転区間毎に無信号区間が発生
している。ここで１０１，１０２はヘッド２０１ａ、２
０１ｂにより交互に記録された信号が９０°当接朋間内
で再生されていることを示す。

第３図はヘッド２０１ａ及び２０１ｂによって信号が磁
気テープ２０２に対してそれぞれ斜め方向のトラックを
形成するように記録されていることを示したものであり
、１０３はヘッド２０１ａにより記録された信号、１０
４はヘッド２０１ｂにより記録された信号を示す。

また第５図は第３図におけるｌトラック分の信号のフォ
ーマットを示した。ものであり、付加情報５１１とＰＣ
Ｍ領域５１３に記録された信号が第１図のディジタル信
号Ａに相当する。さらに５１２．５１４は回転ドラム２
０２の回転速度及び磁気テープ２の走行速度を制御する
ためのサーボ用信号が記録される部分、５１０，５１６
はトラックのマージン部を示す信号が記録される部分で
ある。なお、１トラツクの信号は全体で１９６ブロツク
の信号から構成されている。

第６図は第１図に示したクロック発生回路８の内容を示
したブロック図である。７０７は回転ドラム２０３上に
例えばパルスジェネレータを設け、ドラム１回転毎に再
生信号の入力開始時点で、パルスを発生させ、第７図の
信号５０１を入力する入力端子で、信号５０１はヘッド
２０１ａにより再生信号が入力開始する時点で出力され
、この信号５０１によりカウンター７０２，７０３，７
０４がリセットされるように構成されている。従って、
カウンター７０２，７０３，７０４は上記再生信号入力
開始時点より、所定数計測動作を行い、付加情報５１１
，５１５及びＰＣＭデータ５１３の入力期間検出に用い
られている。カウンターの計数クロックとして入力端子
７０７より入力された基準信号９によりカウンター７０
２で１０分周、カウンター７０３で３６分周、カウンタ
ー７０４で１９６分周されることにより、ディジタル信
号Ａとクロック信号Ｃが同期しているとき、クロック信
号と基準信号の周波数が等しいならばクロック７０３ａ
の出力信号は１周期が再生信号１ブロツクに、７０４ａ
の出力信号は１トラツクに相当するように構成されてい
る。ここでクロック発生回路７０８では出力信号７０３
ａ及び７０４ａを用いて再生信号が人力されてから、付
加情報５１１及び５１５が入力される期間を計測しての
信号５０２を生成し、ＰＣＭオーディオ信号５１３が入
力される期間を計測して信号５０３を生成し、信号５０
２，５０３より第７図に示されたエリア信号５０４を発
生する。エリア信号５０４は入力端子７０７に人力され
たパルスと実際に入力開始される再生信号の時間差、基
準信号９に対するクロック信号Ｃのジッタ等を考慮して
数ブロック分マージンを設けである。従ってエリア信号
５０４がクロック発生回路８より出力されている区間内
に付加情９１！５１１，５１５及びＰＣＭ信号５１３が
入力されることになる。

このエリア信号は不在検出手段１１の出力である不在検
出信号として第１図のラッチ６に入力するように構成さ
れているので、エリア信号５０４がないときにラッチ６
は比較回路５の比較結果によりクロック信号Ｃの周波数
ｆｃが再生信号のビットレートｆｂに対してｆｂαｆｃ
となるように制御される。また信号５０４があるときは
ラッチ６の内容がそのまま周波数制御信号発生手段１０
を通して低域フィルタフに印加される。このとき付加情
報５１１，５１５及びＰＣＭデータ５１３が人力される
と位相比較回路ｌの位相差出力′と上記信号発生手段１
０の出力信号は低域フィルタ７で抵抗加算されるので、
ｆｂΣｆｃとなって・、いる状態を保持しつつ該位相差
出力により可変周波数発振回路２が制御され、クロック
信号Ｃとデータ５１１．５１５，５１３は容易に位相同
期する。

上記が実施例においてはディジタルオーディオテープレ
コーダ（ＤＡＴ）を例として無信号区間を検出するため
の不在検出手段を、ディジタルデータが人力される期間
であることを示すエリア信号５０４を利用する方法を用
いて構成したが、ＤＡＴ以外の他の機器でもこの方法を
用い基準信号を用いてディジタルデータが人力される期
間を示す信号を作成すれば、これをディジタルデータの
処理に使用するとともにラッチ６を制御する信号として
用いることができる。その際、ディジタルデータが入力
されない期間において周波数制御動作が行われ、可変周
波数発振回路２の出力の周波数がディジタルデータのビ
ット周波数にほぼ等しくなり、ディジタルデータが入力
される期間では比較的安定度の低い可変周波数発振回路
２を用いた場合でも容易に位相同期がかかる。またディ
ジタルデータの入力期間の検出には基準信号に限らず、
標準となるクロックを用いて所定の期間計数動作を行う
カウンターを用いてその計数結果を出力するように構成
した不在検出手段でもよく、その場合再生信号のジッタ
等を考慮に入れ、ディジタルデータ入力区間を示す信号
は実際にディジタルデータが入力される期間よりも数カ
ウント分広めに作成すれば所望の不在区間検出動作を行
わせることができる。

〔発明の効果〕

以上のように本発明にかかるＰＬＬ回路によれば、間欠
的に人力されるディジタル信号に同期したクロックを出
力するＰＬＬ回路であって、上記ディジタル信号の不在
を示す不在信号を出力する不在検出手段と、上記クロッ
クと他の基準クロックとの周波数比較を上記不在信号に
応動して行う周波数比較手段と、上記ディジタル信号と
上記クロックとの位相差を検出する位相比較手段と、上
記不在信号の存在時には上記周波数比較手段の出力信号
が入力され、上記不在信号の不在時には上記周波数比較
手段の出力信号と上記位相比較手段の上記位相差検出結
果が加算的に入力され、前記ディジタル信号に同期した
クロックを出力する可変周波数発生手段とを備えたので
、ディジタル信号の不在期間内に上記可変周波数発生手
段の周波数補正動作が行われ、もって入力ディジタル信
号に容易、確実にロックしたクロックを得ることができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例によるＰＬＬ回路を示した
ブロック図、第２図はこの発明の一実施例の説明のため
の説明図でＤＡＴの再生信号波形を示した図、第３図は
この発明の一実施例の説明のための説明図でＤＡＴにお
いて記録信号がテープ上に記録された状態を示す図、第
４図はこの発明の一実施例の説明のための説明図で、Ｄ
ＡＴヘッド形状を示した図、第５図はこの発明の一実施
例の説明のための説明図で、ＤＡＴのトラックフォーマ
ントを示した図、第６図はこの発明の一実施例における
クロック発生回路の内容を示した図、第７図はこの発明
の一実施例におけるクロック発生回路内で生成される信
号を示したタイミングチャート図、第８図は従来例にお
けるＰＬＬ回路を示したブロック図、第９図は従来例に
おいて入力されたディジタル信号に応じたクロックを得
る回路を示したブロック図、第１Ｏ図は第９図の回路動
作説明のための説明図、第１１図は従来装置において時
間軸圧縮して記録再生するシステムにおいて無信号区間
が生じることを示した説明図である。 １は位相比較回路、２は可変周波数発振回路、３は１／
Ｎ分周回路、４は基準信号発生回路、５は周波数弁別回
路、６は開閉器、７は低域フィルタ、８はクロック発生
回路、９は基準信号、５゜４はエリア信号、１０は周波
数制御信号発生手段、１１は不在検出手段である。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）間欠的に入力されるディジタル信号に同期したク
   ロックを出力するＰＬＬ回路であって、上記ディジタル
   信号の不在を示す不在信号を出力する不在検出手段と、 上記クロックと他の基準クロックとの周波数比較を上記
   不在信号に応動して行う周波数比較手段と、 上記ディジタル信号と上記クロックとの位相差を検出す
   る位相比較手段と、 上記不在信号の存在時には上記周波数比較手段の出力信
   号が入力され、上記不在信号の不在時には上記周波数比
   較手段の出力信号と上記位相比較手段の上記位相差検出
   結果が加算的に入力され、前記ディジタル信号に同期し
   たクロックを出力する可変周波数発生手段とを備えたこ
   とを特徴とするＰＬＬ回路。