JPH01155571A - クロック発生回路 - Google Patents
クロック発生回路Info
- Publication number
- JPH01155571A JPH01155571A JP31193487A JP31193487A JPH01155571A JP H01155571 A JPH01155571 A JP H01155571A JP 31193487 A JP31193487 A JP 31193487A JP 31193487 A JP31193487 A JP 31193487A JP H01155571 A JPH01155571 A JP H01155571A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- phase
- reproduction data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000428 dust Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタルＶＴＲの再生回路に係り、特に高速
なディジタル信号識別用クロック回路に好適なりロック
発生回路に関する。
なディジタル信号識別用クロック回路に好適なりロック
発生回路に関する。
従来の装置は特開昭５９−１９８５１６号に記載のよう
に、ディジタル信号識別用クロック回路の位相比較回路
においては、入力再生データと、電圧制御発振器出力が
位相比較され、再生データに位相ロックしたクロック信
号を電圧制御発振器から得ている。このクロックによっ
て再生データが識別される。特に上記従来例ではさらに
、再生テープ速度を可変した時にも有効な位相ロック回
路の構成を示している。
に、ディジタル信号識別用クロック回路の位相比較回路
においては、入力再生データと、電圧制御発振器出力が
位相比較され、再生データに位相ロックしたクロック信
号を電圧制御発振器から得ている。このクロックによっ
て再生データが識別される。特に上記従来例ではさらに
、再生テープ速度を可変した時にも有効な位相ロック回
路の構成を示している。
上記従来技術は再生データが極めて高くなった場合につ
いて配慮がされていない。例えば、高精細ディジタルＶ
ＴＲでは１チャネル当りの記録速度が１５０ Ｍ ｂ
／ ｓに達する。このような高速な転送速度を持つデー
タを識別するクロックの周波数は１５０ＭＨｚとなり、
１５０ＭＨｚで動作する位相比較器が必要となる。しか
し、現在重板の位相比較器にせいぜい８０ Ｍ Ｈｚで
動作するものが最も高速なものである。
いて配慮がされていない。例えば、高精細ディジタルＶ
ＴＲでは１チャネル当りの記録速度が１５０ Ｍ ｂ
／ ｓに達する。このような高速な転送速度を持つデー
タを識別するクロックの周波数は１５０ＭＨｚとなり、
１５０ＭＨｚで動作する位相比較器が必要となる。しか
し、現在重板の位相比較器にせいぜい８０ Ｍ Ｈｚで
動作するものが最も高速なものである。
きのため、再生データから狭帯域フィルタ等で抽出した
クロック成分を分周してから位相比較器に入力すること
になる。第２図にこの場合のクロック発生回路を示し、
第３図に各部の信号波形を示す。再生データは狭帯域フ
ィルターに入力され、クロック成分Ａを発生する。位相
比較器３に入力する前に一分周器２で分周する１分周後
の出力波形はＢとなる。クロック発生回路用位相クロッ
ク回路は位相比較器３．ローパスフィルタ４．電圧制御
発振器５ならびに一分周器６で構成される。
クロック成分を分周してから位相比較器に入力すること
になる。第２図にこの場合のクロック発生回路を示し、
第３図に各部の信号波形を示す。再生データは狭帯域フ
ィルターに入力され、クロック成分Ａを発生する。位相
比較器３に入力する前に一分周器２で分周する１分周後
の出力波形はＢとなる。クロック発生回路用位相クロッ
ク回路は位相比較器３．ローパスフィルタ４．電圧制御
発振器５ならびに一分周器６で構成される。
電圧制御発振器５の出力波形（Ｃ）がデータ識別器７に
入力され、再生データが識別される。
入力され、再生データが識別される。
再生データは磁気テープ等の記録媒体から再生手段を用
いて得られる。記録媒体にはキズ、ゴミなどがあり、こ
のために再生データが欠落することがある。この欠落は
狭帯域フィルターである程度防ぐことができるが、長期
間の欠落には対処できない。第３図（Ａ）に示すように
、クロック成分がたまたま欠落すると、欠落動量の長さ
に応じて、分周後の出力（Ｂ）は本来の位相と逆転する
ことがある。逆転した場合でも位相比較器３は入力信号
（Ｂ）を基準として位相比較するので、この誤動作はロ
ーパスフィルタ４のカットオフ周波数の値に対応した時
間がかかつて、再生データと識別用クロックの位相が正
常に戻る。
いて得られる。記録媒体にはキズ、ゴミなどがあり、こ
のために再生データが欠落することがある。この欠落は
狭帯域フィルターである程度防ぐことができるが、長期
間の欠落には対処できない。第３図（Ａ）に示すように
、クロック成分がたまたま欠落すると、欠落動量の長さ
に応じて、分周後の出力（Ｂ）は本来の位相と逆転する
ことがある。逆転した場合でも位相比較器３は入力信号
（Ｂ）を基準として位相比較するので、この誤動作はロ
ーパスフィルタ４のカットオフ周波数の値に対応した時
間がかかつて、再生データと識別用クロックの位相が正
常に戻る。
以上のように、再生データのクロック成分を単純に一分
周して位相ロック回路に入力すると、り０ツク成分にク
ロックぬけがあった場合に、クロックぬけの期間だけで
なく、その影響が伝播するという問題点が発生する。
周して位相ロック回路に入力すると、り０ツク成分にク
ロックぬけがあった場合に、クロックぬけの期間だけで
なく、その影響が伝播するという問題点が発生する。
よって１本発明の目的は、再生データのクロック成分を
分周してから、位相ロック回路に入力する際、クロック
成分のぬけによる誤動作の伝播を少なくする方法を提供
することである。
分周してから、位相ロック回路に入力する際、クロック
成分のぬけによる誤動作の伝播を少なくする方法を提供
することである。
上記目的のため、再生データのクロック成分にクロック
ぬけが起っている時でも、位相ロック回路の電圧制御発
振器はほぼ正常にクロックを発生している事を利用する
。
ぬけが起っている時でも、位相ロック回路の電圧制御発
振器はほぼ正常にクロックを発生している事を利用する
。
電圧制御発振器からｎ分周した分周出力波形から１分周
後を１周期して一位相を示す信号を複数個発生させ、こ
の複数の一位相を示す信号と再生データのクロック成分
の論理積を取ることによって、再生データのクロック成
分の大きな位相情報が得られる。この位相情報によって
、再生データのクロック成分を分周する回路の位相設定
を行ない、上記目的は達成される。
後を１周期して一位相を示す信号を複数個発生させ、こ
の複数の一位相を示す信号と再生データのクロック成分
の論理積を取ることによって、再生データのクロック成
分の大きな位相情報が得られる。この位相情報によって
、再生データのクロック成分を分周する回路の位相設定
を行ない、上記目的は達成される。
正常状態では、上記複数の一位相を示す信号波形と再生
データのクロック成分の論理積から得られる位相情報は
一定で、再生データのクロック成分を分周する分周回路
は初期状態を保持する６つぎに、再生データのクロック
成分にクロックぬけが発生した後、はじめて再生データ
のクロック成分が現われると、そのクロック成分と、電
圧制御発振器から作った一位相を示す信号波形との論理
積の出力によって再生データのクロック成分を分周する
分周回路が再設定され、クロックぬけによる分周回路の
誤動作を防ぐことができる。
データのクロック成分の論理積から得られる位相情報は
一定で、再生データのクロック成分を分周する分周回路
は初期状態を保持する６つぎに、再生データのクロック
成分にクロックぬけが発生した後、はじめて再生データ
のクロック成分が現われると、そのクロック成分と、電
圧制御発振器から作った一位相を示す信号波形との論理
積の出力によって再生データのクロック成分を分周する
分周回路が再設定され、クロックぬけによる分周回路の
誤動作を防ぐことができる。
以下、本発明の一実施例を第１図によって説明する。再
生データは狭帯域フィルターによって、そのクロック成
分Ａが抽出される。Ｄ形フリップフロップ２で一分周さ
れ、出力Ｅを得る。Ｄ形フリップフロップ２にはクロッ
ク入力波形と非同期で動作するセット、およびリセット
端子を有している。出力Ｅは位相比較器３に入力され、
ローパスフィルタ４．電圧制御発振器５．−分周器６（
Ｄ形フリップフロップで構成）で構成される位相ロック
回路によって、出力ＥとＤ形フリップフロップ６の出力
Ｇの位相が一致するようにフィードバックループが形成
される。
生データは狭帯域フィルターによって、そのクロック成
分Ａが抽出される。Ｄ形フリップフロップ２で一分周さ
れ、出力Ｅを得る。Ｄ形フリップフロップ２にはクロッ
ク入力波形と非同期で動作するセット、およびリセット
端子を有している。出力Ｅは位相比較器３に入力され、
ローパスフィルタ４．電圧制御発振器５．−分周器６（
Ｄ形フリップフロップで構成）で構成される位相ロック
回路によって、出力ＥとＤ形フリップフロップ６の出力
Ｇの位相が一致するようにフィードバックループが形成
される。
Ｄ形フリップフロップ６の出力Ｇとその反転出力Ｈはそ
れぞれＡＮＤ回路８，９に入力される。
れぞれＡＮＤ回路８，９に入力される。
さらに、クロック成分ＡがＡＮＤ回路８，９の他入力端
に入力される。ＡＮＤ回路８，９の出力はフリップフロ
ップ６の出力信号の位相を基準として、クロック成分Ａ
が出力Ｇのハイ（ｈｉｇｈ）側にあるか、出力Ｈのハイ
側にあるかを判別する。
に入力される。ＡＮＤ回路８，９の出力はフリップフロ
ップ６の出力信号の位相を基準として、クロック成分Ａ
が出力Ｇのハイ（ｈｉｇｈ）側にあるか、出力Ｈのハイ
側にあるかを判別する。
クロック成分Ａにクロックぬけが起っていない場合は、
クロック成分Ａと一分周出力Ｅの関係と電圧制御発振器
出力Ｆと一分周出力Ｇの関係は同相であり、出力Ｉ、Ｊ
が、Ｄ形フリップフロップ２のセット端子Ｓ、リセット
端子Ｒに入力されても、 １ クロック成分Ａによる一分周動作に影響を与えない。な
お、セットあるいはリセット端子にｈｉｇｈ入力が入っ
た時、タロツクとは非同期で、Ｄ形フリップフロップ２
はセットあるいはリセットされるものとする。
クロック成分Ａと一分周出力Ｅの関係と電圧制御発振器
出力Ｆと一分周出力Ｇの関係は同相であり、出力Ｉ、Ｊ
が、Ｄ形フリップフロップ２のセット端子Ｓ、リセット
端子Ｒに入力されても、 １ クロック成分Ａによる一分周動作に影響を与えない。な
お、セットあるいはリセット端子にｈｉｇｈ入力が入っ
た時、タロツクとは非同期で、Ｄ形フリップフロップ２
はセットあるいはリセットされるものとする。
クロック成分Ａにクロックぬけが発生すると、クロック
成分Ａがなく、また出力Ｉ、Ｊがロー（ｌｏｗ）のまま
であるのでＤ形フリップフロップ２は前の状態を保持し
ている。クロックぬけが終了しクロック成分Ａが現われ
ると、出力Ｉ、Ｊによって、電圧制御発振器Ｆ側の位相
に一致するように、Ｄ形フリップフロップ２がセットあ
るいはリセットされる。第４図の場合は、クロックぬけ
直後はＪパルスが現われ、Ｄ形フリップフロップ２をリ
セットして、クロックぬけによる誤動作を１クロツク内
で消滅させている。
成分Ａがなく、また出力Ｉ、Ｊがロー（ｌｏｗ）のまま
であるのでＤ形フリップフロップ２は前の状態を保持し
ている。クロックぬけが終了しクロック成分Ａが現われ
ると、出力Ｉ、Ｊによって、電圧制御発振器Ｆ側の位相
に一致するように、Ｄ形フリップフロップ２がセットあ
るいはリセットされる。第４図の場合は、クロックぬけ
直後はＪパルスが現われ、Ｄ形フリップフロップ２をリ
セットして、クロックぬけによる誤動作を１クロツク内
で消滅させている。
なお、回路規格を考慮して、ＡＮＤ回路８だけにした場
合は、２クロツク後で誤動作を消滅させることができる
。
合は、２クロツク後で誤動作を消滅させることができる
。
一般的には、ｎ分周回路を用いた時、−ずつの位相を示
す波形を形成すれば、ｎ個のＡＮＤ回路を用いて、１ク
ロツク内で誤動作を消滅できる。
す波形を形成すれば、ｎ個のＡＮＤ回路を用いて、１ク
ロツク内で誤動作を消滅できる。
以上、本発明によれば、記録媒体を用いる記録再生系で
避ける事のできない、信号欠落によるクロックぬけに対
処できる高速化位相ロック回路が構成でき、高速ビット
レートの゛記録再生が可能となる。
避ける事のできない、信号欠落によるクロックぬけに対
処できる高速化位相ロック回路が構成でき、高速ビット
レートの゛記録再生が可能となる。
第１図は本発明による高速化位相ロック回路の信号系統
を示すブロック図、第２図は従来の位相ロック回路の信
号系統を示すブロック図、第３図は第２図における各部
の信号波形図、第４図は第１図における各部の信号波形
図である。 １・・・狭帯域フィルタ、２・・・Ｄ形フリップフロッ
プ、３・・・位相比較器、４・・・ローパスフィルタ、
５・・・電圧制御発振器、６・・・Ｄ形フリップフロッ
プ、７・・・識別器、８，９・・・ＡＮＤ回路６ 第４図 ［Ａ）
を示すブロック図、第２図は従来の位相ロック回路の信
号系統を示すブロック図、第３図は第２図における各部
の信号波形図、第４図は第１図における各部の信号波形
図である。 １・・・狭帯域フィルタ、２・・・Ｄ形フリップフロッ
プ、３・・・位相比較器、４・・・ローパスフィルタ、
５・・・電圧制御発振器、６・・・Ｄ形フリップフロッ
プ、７・・・識別器、８，９・・・ＡＮＤ回路６ 第４図 ［Ａ）
Claims (1)
- １、入力クロックに位相ロックしたクロックを発生する
位相ロック回路の入力側にｎ分周回路Ａと、位相ロック
ループ内にｎ分周回路Ｂを設ける際、少なくとも、ｎ分
周回路Ｂから形成した１／ｎ位相を示す信号と、入力ク
ロックをアンド（ＡＮＤ）回路を介して、ｎ分周回路Ａ
のセット端子にフィードバックすることを特徴とするク
ロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31193487A JPH01155571A (ja) | 1987-12-11 | 1987-12-11 | クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31193487A JPH01155571A (ja) | 1987-12-11 | 1987-12-11 | クロック発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01155571A true JPH01155571A (ja) | 1989-06-19 |
Family
ID=18023191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31193487A Pending JPH01155571A (ja) | 1987-12-11 | 1987-12-11 | クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01155571A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2133429A1 (en) | 2008-03-06 | 2009-12-16 | Ajinomoto Co., Inc. | An L-cysteine-producing bacterium and a method for producing L-cysteine |
| EP2230302A1 (en) | 2009-03-12 | 2010-09-22 | Ajinomoto Co., Inc. | An L-cysteine-producing bacterium and a method for producing L-cysteine |
-
1987
- 1987-12-11 JP JP31193487A patent/JPH01155571A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2133429A1 (en) | 2008-03-06 | 2009-12-16 | Ajinomoto Co., Inc. | An L-cysteine-producing bacterium and a method for producing L-cysteine |
| EP2230302A1 (en) | 2009-03-12 | 2010-09-22 | Ajinomoto Co., Inc. | An L-cysteine-producing bacterium and a method for producing L-cysteine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0258042B1 (en) | Phase locked loop circuit with quickly recoverable stability | |
| US4795985A (en) | Digital phase lock loop | |
| US5157355A (en) | Phase-locked loop device having stability over wide frequency range | |
| US4520394A (en) | Horizontal scanning frequency multiplying circuit | |
| US4577241A (en) | Digital video tape recorder apparatus | |
| EP0395347B1 (en) | Sampling frequency reproduction system | |
| US6341193B1 (en) | Recording and reproduction of an information signal in/from a track on a record carrier | |
| GB2084415A (en) | Apparatus for regenerating a clock pulse signal from a stream of data | |
| JPH01155571A (ja) | クロック発生回路 | |
| CA1310756C (en) | 1,7,2,3, encoding/decoding employing 3/2 frequency division | |
| US4562394A (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
| JPS5829113A (ja) | デジタル信号処理装置の同期回路 | |
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| JP2840255B2 (ja) | 再生装置 | |
| JPH0247653Y2 (ja) | ||
| JPS63111724A (ja) | クロツク再生位相同期回路 | |
| Breikss | Computers: High-density data recording: Very high bit rates in the acquisition of digitized data are possible using this new technique | |
| JP2791309B2 (ja) | クロック発生装置 | |
| JPS63864A (ja) | クロツク再生回路 | |
| JPS63220472A (ja) | ディスク記録情報再生装置における位相同期回路 | |
| JPS6396778A (ja) | クロツク再生位相同期回路 | |
| JPH0453070A (ja) | ディジタル信号再生装置のクロック発生装置 | |
| JPH0211048B2 (ja) | ||
| JPH0628462B2 (ja) | 同期信号発生器 | |
| JPS6130115A (ja) | クロツク再生回路 |