JPS63111724A - クロツク再生位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は回転ヘッド型デジタルオーディオテープレコー
ダ（以下　Ｒ−ＤＡＴと言う）に用いて好適なりロック
信号の再生を行う位相同期回路に関する。

従来の技術 デジタルデータのより高効率な記録再生のために、ベー
スバンドでの各種の変調方式が開発されてきた。Ｒ−Ｄ
ＡＴでは８−１０変換という変調方式が用いられている
。８−１０変換された信号のランレングスは最小反転周
期をＴとしてＩＴ。

２Ｔ、３Ｔ、４Ｔの４種類である。このような信号では
クロック信号とデータ信号が混在しており、データ信号
の抽出をするためにクロック信号の再生が必要である。

クロック信号再生の方法としては位相同期回路を用いる
のが一般的であり、たとえば第５図に示すようなものが
ある。同図において１は入力信号たとえば８−１０変調
信号が供給される入力端子であって、この入力端子１か
らの８−１０変調信号は、遅延回路２０１へ入力される
。遅延回路２０１は入力信号を一定時間だけ遅延して出
力するものであり、ここでは入力信号の最小反転周期Ｔ
の半分すなわちＴ／２だけ遅延する。２０２はイクスク
ルーシブオア回路（以下、ＥＸＯＲ回路という）であり
、入力端子１からの８−１０変調信号は遅延回路２０１
を介するものと直接のものがＥＸＯＲ回路２０２の入力
端子へそれぞれ供給される。したがってＥＸＯＲ回路２
０２の出力には８−１０変調信号のエツジで立上がり一
定時間（Ｔ／２）後に立下がる一定時間幅のパルスが得
られる。３はＥＸＯＲ回路であり位相比較回路として動
作する。ＥＸＯＲ回路２０２の出力はＥＸＯＲ回路３の
一方の入力端子へ供給され、その出力は５のローパスフ
ィルタ（以下、ＬＰＦという）へ供給される。ＬＰＦ５
の出力は６の電圧制御発振回路（以下、ｖｃｏという）
の制御入力端子へ供給され、ＶＣＯ６の発振周波数を制
御する。ＶＣＯ６の出力は出力端子７から出力される。

これと同時にＶＣＯ６の出力はＥＸＯＲ回路３のもう一
方の入力端子へ供給される。このようにして位相同期回
路が構成される。

いま入力端子１に第６図ｆａｌに示すような信号Ｓａが
供給されると遅延回路２０１の出力にはＴ／２だけ遅延
した第６図（ｂｌのような信号ｓｂが得られる。これら
の信号Ｓａおよび信号ｓｂはＥＸＯＲ回路２０２へ供給
され、その出力端子から第６図Ｔｅｌに示すような信号
３ｃが取り出される。

この信号Ｓｃは入力端子１の信号の変移点（エツジ）に
よって起動されＴ／２のパルス幅を持つ信号である。信
号ＳｃはＥＸＯＲ回路３の一方の入力端子へ供給される
。ここで同期が安定であるとし、ＶＣＯ６の出力に第６
図＋ｄ）のようなデユーティ比５０パーセントの信号Ｓ
ｄが得られているとする。入力端子ｌの入力信号がＶＣ
Ｏ６の出力信号Ｓｄに対して丁度９０度進んだ場合であ
る。この信号ＳｄはＥＸＯＲ回路３の他方の入力端子へ
供給され、ＥＸＯＲ回路３の出力端子からは第６図（ｅ
ｌのような信号Ｓｓが取り出される。この信号ＳｅはＬ
ＰＦ５の入力端子へ供給され高周波成分を除去してＬＰ
Ｆ５の出力端子より出力される。

この信号はＶＣＯ６の周波数制御入力端子へ供給されＶ
ＣＯ６の発振周波数を制御する。ＶＣＯ６の出力の一部
は出力端子７より取り出されるが、同時に位相比較回路
であるＥＸＯＲ回路３の一方の入力端子へ供給されて位
相同期ループを形成する。

次に入力端子ｌの入力信号ＳａとＶＣＯ６の出力信号Ｓ
ｄの位相がずれて以前と変化した状態を考える。たとえ
ば入力信号がずれて結果としてＥＸＯＲ回路２０２の出
力信号が第６図（「）のような信号Ｓｃｌに変化したと
する。入力端子１の入力信号ＳａがＶＣＯ６の出力信号
Ｓｄに対して９０度以上進んだ場合である。そうすると
ＥＸＯＲ回路３から第６図（幻のような信号Ｓｏｌが出
力される。この信号Ｓｅｌは入力信号の変移点の近傍区
間でデユーティ比が変化しており、直流成分に着目する
と以前と比較して直流レベルが高くなっている。ＬＰＦ
５を通して得られる出力信号も同様に直流レベルが高く
なりＶＣＯ６の周波数制御入力端子へ供給される。ＶＣ
Ｏ６の制御電圧対発振周波数特性が正であれば、発振周
波数はより高くなろうとして発振出力信号Ｓｄの位相を
進めるように作用する。そうして発振出力信号Ｓｄの位
相が進むことにより相対的に入力端子１の入力信号Ｓａ
とＶＣＯ６の出力信号Ｓｄの位相差が小さくなり以前の
状態にもどって平衡する。

次にたとえば入力信号が逆にずれて結果としてＥＸＯＲ
回路２０２の出力信号が第６図［ｈｌのような信号Ｓｃ
２に変化したとする。入力端子１の入力信号ＳａがＶＣ
Ｏ６の出力信号Ｓｄに対して９０度以下進んだ場合であ
る。そうするとＥＸＯＲ回路３から第６図（１）のよう
な信号Ｓｅ２が出力される。この信号Ｓｅ２の直流成分
に着目すると以前と比較して直流レベルが低くなってい
る。ＬＰＦ５を通して得られる出力信号も同様に直流レ
ベルが低くなり、発振周波数はより低くなろうとして発
振出力信号Ｓｄの位相を遅らせるように作用する。この
ようにして入力端子１の入力信号ＳａとＶＣＯ６の出力
信号Ｓｄの位相差が相対的に小さくなり以前の状態にも
どって平衡する。

このように、入力端子１の入力信号ｓａとＶＣＯ６の出
力信号Ｓｄの位相がどちらにずれた場合でも位相誤差情
報による位相同期ループ制御が働いて、ＶＣＯ６の出力
信号Ｓｄは入力端子１の入力信号Ｓａに対して常に一定
の位相差を保つよう作用する。このようにしてクロック
信号を再生していた。

発明が解決しようとする問題点 Ｒ−ＤＡＴでは、再生時にはテープに記録された信号を
回転ヘッドで拾い、ヘッドの信号を増幅および波形等化
しレベルコンパレータで２植体号にしてから位相同期回
路へ供給する。Ｒ−ＤＡＴの標準規格に準拠するとすれ
ば、直径３０ｔｍのシリンダーに２個のヘッドを対向さ
せて配置し、シリンダーへのテープ巻付は角度を９０度
にし、毎分２０００回転で回すように設定できる。この
場合には、シリンダーの回転に伴ってヘッドとテープが
対接する状態と対接しない状態の２つの状態があり、再
生時にはそれらは７．５ｍＳ毎に交互に現れることにな
る。したがってヘッド信号は７．５ｍＳの間欠信号とな
る。

また、Ｒ−ＤＡＴはテープ上のトラックがななめ記録で
あることを活かして、早送りまたは巻戻し時にもテープ
上のデータ信号の一部を読み取ることができる。この場
合に信号処理の容易さを考慮すると、読み取り信号のビ
ット速度は一定であることが望ましく、再生時と同じに
できれば好適となる。そのためにはテープ走行速度に合
わせてシリンダー回転速度を加減すればよいが、テープ
走行負荷変動のために走行速度が一定ではないので、幾
分かの誤差を常に生ずる。特にテープ走行の加減速時に
はこのようなビット速度のずれが顕著である。

以上述べたように、位相同期回路に供給される信号は間
欠信号であり、ピント速度変動を有するものである。ま
たテープ上の欠陥やヘッドのよごれあるいは摩耗による
性能劣化で信号のＳ／Ｎ比は必ずしもよ（ない、したが
って位相同期回路としては、ビット速度変動に対するカ
バーレンジが広く、同期引き込み時間が短かく、かつ入
力信号のジッタを抑圧してジッタの少ないクロック信号
を再生できるものであければならない。

これに対して従来の位相同期回路は、位相誤差情報を出
力するのは全体の時間の中で入力信号エツジのＩＴの時
間だけであり、それ以外の時間にはＶＣＯ６の出力信号
のデユーティ比で決まる一定の電圧源が出力される。し
たがって位相誤差情報の時間密度が小さくなって位相同
期回路のループゲインが低い欠点と、人力信号によって
位相誤差情報の時間密度が変化して不安定になり、再生
クロック信号のシフタが大きくなる欠点があった。

またヘッドとテープが対接しない区間では全体に渡って
ＶＣ○６出力信号のデユーティ比が決まる一定の電圧源
が出力されるがこの電圧と、間欠的に供給される人力信
号のビア）速度に対応する位相誤差情報に隔たりがある
と、フリーラン周波数と入力のビット周波数がずれたこ
とになるのでこの差が大きい場合は同期引き込みができ
なくなる問題があった。

問題点を解決するための手段 本発明のクロック再生位相同期回路は入力信号のエツジ
によって起動されＴ／２　（Ｔは最小反転周期）のパル
スを発生する回路と、制御信号により周波数が制御され
るＶＣＯ回路と、位相比較回路と、ループフィルタとし
て作用するローパスフィルタと、アナログゲート回路を
具備し、アナログゲート回路は受動フィルタを構成する
回路中に配置し、入力信号のエツジによって起動される
Ｔ／２パルスの時間だけ位相比較回路の出力信号を受動
フィルタとインピーダンスバッファからなるローパスフ
ィルタへ供給するようにしたものである。

作用 本発明は上記した構成により、アナログゲート回路によ
って位相誤差情報のある時間にだけ位相誤差情報をＬＰ
Ｆに供給し、それ以外の時間には位相同期回路の出力を
ハイインピーダンスにするので後段のＬＰＦ回路ととも
にサンプルホールド回路を形成し、位相誤差情報の無い
区間を直前の情報で補間するよう動作する。これにより
ループゲインを高めると同時に位相誤差信号を平滑化す
る作用を生む、またヘッドとテープの対接しないデータ
の欠落した区間にも同様に補間できるので同期引き込み
時間を速（するとともに、入力のビフト周波数の同期引
き込み範囲を拡大する作用を生む。

実施例 以下本発明のクロック再生位相同期回路の一実施例につ
いて、図面を用いて、説明する。

第１図は本発明のクロック再生位相同期回路の基本概念
を示すブロック図である。第１図において第５図と同一
部には簡単のために同一番号を付した。以下第１図とと
もに説明する。同図において第５図と異なるのは、４の
アナログゲート回路を追加挿入している所である。アナ
ログゲート回路は位相比較回路３の出力端子とＬＰＦ５
の間に介挿し、Ｔ／２パルス発生回路の出力でアナログ
ゲート回路の制御をするようにしている。第２図は本発
明のより具体的な一実施例を示す回路図である。第２図
において第１図および第５図と同一部には簡単のために
同一番号を付した。第２図においてＬＰＦ５は抵抗５０
１．コンデンサ５０２゜抵抗５０３およびコンデンサ５
０４とからなるラグリード型の受動フィルタを形成して
いる。

５０８は演算増幅器でボルテージフォロワ回路として動
作する。これにより受動フィルタ部とＶＣＯ６の入力端
子の間のインピーダンス変換を行うインピーダンスバッ
ファとして動作する。受動フィルタとインピーダンスバ
ッファの構成としたのは、ミラー積分回路では高域で信
号がつつぬけになり減衰度が高くとれないことがあって
使用できなかったためである。アナログゲート回路４は
抵抗５０１とコンデンサ５０２の間に介挿している。こ
のようにしたのはアナログゲート回路４の入力端子に寄
生するストレー容量特に対地容量の影響を防止するため
である。また、抵抗５０５゜抵抗５０６および抵抗５０
７による分圧回路はアナログゲート回路が開いている時
にＶＣＯ６へ供給する信号が不定にならないよう、ＤＣ
オフセットバイアスを供給するためのものである。

いま入力端子１に第６図（ａ）のような信号Ｓａが供給
されると、同図Ｓｂ、Ｓｃ、ＳｄおよびＳｅは従来例と
同様になる。Ｔ／２パルス信号Ｓｃがハイの時には信号
Ｓｓは位相誤差情報であるのでこれをＬＰＦ５へ供給す
る。Ｔ／２パルス信号Ｓｃがローの時にはゲートを開い
てハイインピーダンスにするので、フィルタを構成する
コンデンサ５０２等にチャージされた電荷をほとんど保
持してホールド回路の働きをする。第３図に示すような
、アナログゲート回路４を位相比較回路３の直後に接続
すると、ゲートが開く直前の位相比較回路がアナログゲ
ート回路の出力端子に寄生するストレー容量にホールド
されてしまう、この様子を第４図に示す、第３図におけ
る信号Ｓｊは第４図Ｊに示す信号ｓｊのようになるが、
ストレー容量があると第４図Ｊ１に示す信号Ｓｊｌのよ
うになる。そのために、この不要成分により位相同期回
路が不安定となる。そこで本実施例では抵抗５０１を通
してからアナログゲート回路４を配置することによって
、アナログゲート回路の出力端子に寄生するストレー容
量をフィルタ容量と並列接続したのと等価となるように
したのでストレー容量を無視できるようになり、前記し
た問題を解決し安定な動作を可能にした。またこのよう
に接続することによりアナログゲート回路を通過する信
号振幅が小さくなるのでアナログゲート回路のオン抵抗
の非均一性の影響を受けにくくする効果も生む。

発明の効果 本発明のクロック再生位相同期回路は入力信号のエツジ
によって起動されＴ／２のパルスを発生する回路と、Ｖ
ＣＯ回路と、位相比較回路と、ローパスフィルタと、入
力信号のエツジによって起動されるＴ／２パルスの時間
だけ位相比較回路の出力信号をローパスフィルタへ供給
するアナログゲート回路を備えているのでアナログゲー
ト回路、によって位相誤差情報のある時間にだけ位相誤
差情報をＬＰＦに供給することができ、それ以外の時間
には位相同期回路の出力をハイインピーダンスにして後
段のＬＰＦ回路とともにサンプルホールド回路を形成し
、位相誤差情報の無い区間を直前の情報で補間すること
ができる。これによりループゲインを高めるとともに位
相誤差信号を平滑にして動作を安定にする効果を生む。

またヘソドとテープの対接しないデータの欠落した区間
にも補間して直前の情報を保持するので、同期引き込み
時間を速くできるとともに、入力信号ビット速度のカバ
ーレンジを拡大する効果を生じる。

また本発明のクロック再生位相同期回路のローパスフィ
ルタを受動フィルタとインピーダンスパンフッとで構成
することにより高域での減衰度を充分高く取ることがで
き、出力のレンジを少なくし動作を安定化できる。

また本発明のクロック再生位相同期回路のアナログゲー
ト回路は受動フィルタを構成する回路中に配置すること
により、アナログゲート回路の入出力端子に寄生するス
トレー容量をフィルタ容量と並列接続したのと等価とな
るようにできるので安定な動作を可能にした。またこの
ように接続することによりアナログゲート回路を通過す
る信号振幅を小さくすることができ、アナログゲート回
路のオン抵抗の非均一性の影響を受けにくくする効果を
生む。

【図面の簡単な説明】

第１図は本発明のクロック再生位相同期回路の基本概念
を示すブロック図、第２図は本発明のより具体的な一実
施例を示す回路図、第３図はアナログゲート回路の入出
力端子に寄生するストレー容量を模式的に示す回路図、
第４図は第３図の回路の信号波形図、第５図は従来例の
構成を示すブロック図、第６図は従来例のクロック再生
位相同期回路のタイミング波形図である。 ２・・・・・・Ｔ／２パルス発生回路、３・・・・・・
位相比較回路、４・・・・・・アナログゲート回路、５
・・・・・・ローパスフィルタ、６・・・・・・ｖＣＯ
回路、５０８・・・・・・演算増幅器。 代理人の氏名　弁理士　中尾敏男　はか１名第３図 −Ｔ−

Claims (1)

【特許請求の範囲】
1. 入力信号のエッジによって起動されＴ／２（Ｔは最小反
   転周期）のパルスを発生する回路と、制御信号により周
   波数が制御されるＶＣＯ回路と、位相比較回路と、ルー
   プフィルタとして作用するローパスフィルタと、アナロ
   グゲート回路を具備し、アナログゲート回路は受動フィ
   ルタを構成する回路中に配置し、入力信号のエッジによ
   って起動されるＴ／２パルスの時間だけ位相比較回路の
   出力信号を受動フィルタとインピーダンスバッファから
   なるローパスフィルタへ供給することを特徴とするクロ
   ック再生位相同期回路。